CN1409893A - 功率晶体管的补偿电路和方法 - Google Patents

Abstract

公开了一种电路和方法，用于偏置一个功率晶体管，由此来补偿运行特性中的不利变化。该电路包括一个校正晶体管，该校正晶体管具有与功率晶体管大体相同的器件特性。此外，该校正晶体管的至少一维尺寸与功率晶体管的相应尺寸成比例。偏置校正晶体管，使校正晶体管的漏极电流与功率晶体管的漏极电流的比例与尺寸的比例相同。这样，校正晶体管的输出信号是根据功率晶体管的运行特性的不利变化来决定的。校正晶体管的输出信号被放大，并连接到功率晶体管的控制端子上，使得施加到控制端子的变化信号补偿功率晶体管的运行特性中的不利变化。

Description

功率晶体管的补偿电路和方法

发明背景

                   本发明的技术领域

本发明涉及一种功率晶体管的补偿电路，特别是涉及一种用于偏置功率晶体管来抵消运行特性中不利变化的补偿电路。

                   发明背景

多年来，功率晶体管用于许多市场中的应用，如音频、视频、消耗器件、多媒体和无线通讯等提供相当高的电流水平。对于无线通讯，功率晶体管通常被用于无线电基站放大器的放大级和其它的射频(RF)的应用中。当用于高频功率放大时，这种晶体管在特定的供电电压和运行频率下，需要满足输出功率、增益、鲁棒性、效率、稳定性、带宽等许多细节要求。

至少一种用于功率应用的功率晶体管是场效应管，特别是MOS晶体管(金属氧化物晶体管)。与大多数晶体管的性能相类似，MOS功率晶体管的运行特性受到许多条件和/或环境的影响。温度和工艺变化可能会导致功率晶体管运行特性的变化。此外，MOS晶体管，如径向扩散MOS(LDMOS)晶体管，可能会出现栅极氧化物充电超时。尤其是，MOS晶体管的沟道区的电子可能被源-漏极电场加速，克服沟道区-栅极氧化物界面的势垒，被俘获在MOS晶体管的栅极氧化物区。被俘获在栅极氧化物区的电子改变了MOS晶体管的器件特性，包括由此引起的阈值电压漂移。对于加强模式的MOS晶体管，阈值电压随着栅极氧化物区的电荷数的增加而增加。MOS晶体管阈值电压的漂移可能引起静态电流水平的急剧变化。静态电流水平的变化影响到MOS晶体管的整体线性性能和小信号增益。可见，需要考虑由多种现象所引起的MOS晶体管性能的变化。

发明简介

本发明克服了先前的电路和系统的缺点，满足了对于功率晶体管的偏置电路的需要，在偏置功率晶体管时，该电路补偿功率晶体管的一个或多个运行特性的变化。该偏置电路向功率晶体管的栅极端子加偏压，以使晶体管按要求运行。该偏置电路包括一个校正晶体管，它具有一个与功率晶体管相似的器件结构。该校正晶体管可以与功率晶体管一样在相同的半导体衬底上制造，或者在一个遵循与构造功率晶体管的半导体衬底相同的半导体制作技术的半导体衬底上制造。按照与偏置功率晶体管相类似的方式，来偏置该校正晶体管。结果，该校正晶体管的运行特性大致反映了功率晶体管的运行特性。通过将该偏移电路的输出偏置电压作为校正晶体管的运行特性的函数，施加于功率晶体管的输出偏置电压提供了一个校正量，来补偿功率晶体管的运行特性中的不利变化。

本发明的一个优选实施方案包括一个运算放大器。该运算放大器的一个输入端子与校正晶体管的输出端子相连。运算放大器的输出端与功率晶体管的控制端子相连。这样，校正晶体管的运行特性的变化(发映了功率晶体管的运行特性)改变运算放大器的输入，使得产生的施加于功率晶体管的控制端子的输出信号补偿功率晶体管的运行特性的变化。换句话说，即改变出现在功率晶体管控制端子上的电压，来补偿功率晶体管运行特性的不利变化。

附图简述

结合附图，通过下面的详细描述，可以对本发明的系统和方法有一个较全面的了解，附图中：

图1是本发明的一个优选实施方案的示意图；

图2是本发明的另一个优选实施方案的示意图。

优选实施方案的详细说明

现在将参考附图对本发明进行更加全面的说明，附图中示出了本发明的一个优选的实施方案。然而，本发明可以包含许多不同的形式，不应理解为局限于这里所提出的实施方案。相反，提供该实施方案，是为了使发明的公开全面和完整，向本领域的熟练人员充分表述本发明的范围。

参考图1，公开了一个依照本发明的优选实施方案的偏置电路1。偏置电路1适用于为功率晶体管2的控制端子提供一个偏置电压。下面说明功率晶体管2，在附图中是采用一个用于放大RF输入信号的射频(RF)MOS功率晶体管来举例说明的。应当清楚，在其它的应用中，功率晶体管2也可以与偏置电路1一同使用。还应当进一步明确，功率晶体管2可以是其它形式的功率晶体管。在射频的应用中，一个RF信号被接收并通过电容C1传送，电容阻断直流信号。由一个或多个微波传输带线和一个或多个电容组成的连接电容器C1和功率晶体2的匹配电路T1将功率晶体管2的栅极端子处的系统阻抗与其输入阻抗相匹配。类似地，与功率晶体管2的漏极端子相连的匹配电路T3将功率晶体管2的漏极端子处的系统阻抗与输出阻抗相匹配。与匹配电路T3串连的的电容C2阻断由功率晶体管2的输出信号产生的直流信号分量。

功率晶体管2的漏极通过传输线T4连接到参考电压Vdd，该传输线可以是一条具有相当高阻抗的四分之一波长线，在运行频率下，通过电容器C5短接，在较低频率下，通过电容器C3和C11短接。从而，在所关注的频率下，在提供参考电压Vdd时，传输线T4对功率晶体管2没什么影响。

在参考电压Vdd和传输线T4之间，连接一个由铁氧体珠FB1和FB2，以及电容器C6、C9和C10组成的低通滤波器，将功率晶体管2和参考电压Vdd隔离。

如上所示，偏置电路1产生一个施加于功率晶体管2的栅极端子的直流偏置电压电平，以便补偿器件运行特性的不利变化。特别是，偏置电路1采用了一个适合具有与功率晶体管2的运行/器件特性十分相似的运行特性和/或器件特性的校正晶体管3。校正晶体管3最好具有与功率晶体管2相同的器件结构。功率晶体管2和校正晶体管3可以是LDMOS晶体管。而且，为了紧密地匹配功率晶体管2的器件特性，校正晶体管3可以与功率晶体管制作在相同的半导体衬底上。另外一种情况下，可以采用与功率晶体管2相同的制作工艺，将校正晶体管3制作在不同的半导体衬底上。类似于偏置功率晶体管2，采用偏置电路1来偏置校正晶体管3，并利用校正晶体管3产生直流偏置电压来偏置功率晶体管2，直流偏置电压取决于校正晶体管3和功率晶体管2的运行特性的变化。

在本发明的一个优选实施方案中，校正晶体管3的一维或多维尺寸与功率晶体管2的相应尺寸成比例。例如，校正晶体管3的尺寸是与功率晶体管2的相应尺寸被比例为一个很小的分数。这样，校正晶体管3无需占用很大的硅间隔或消耗很大的功率就能够基本反映功率晶体管的运行情况。

偏置电路1包括偏置校正晶体管3的栅极端子的电阻R9和R10。选择R9和R10的电阻值为校正晶体管3产生一个漏极电流，以使得校正晶体管3的漏极电流与功率晶体管2的漏极电流的比例与校正晶体管3的尺寸与功率晶体管2的尺寸的比例大体相同。偏置电路1的电阻R11和R12的并联组合更适宜用作校正晶体管3的上拉器件。可以看出，校正晶体管3的漏极输出电压根据运行特性的变化而变化。

根据本发明的第一个优选实施方案，偏置电路1包括一个运算放大器4。运算放大器4被配置为一个具有一个非反向闭环增益的放大器电路。电阻R5、R7和R8被连接到运算放大器4并由此设置闭环增益。电阻R5具有一个与运算放大器4的非反向输入相连的第一端子。电阻R6具有一个与电阻R5的第二端子相连的第一端子，和一个与地电位相连的第二端子。电阻R7具有一个与运算放大器4的反向输入相连的第一端子和与其输出相连的第二端子。电容器C16(与电阻R7相连)和C18(与电阻R7并联)充分消除了输入偏置电路1的噪声。连接运算放大器4参考电压Vdd和地之间的电容器C17被用作一个旁路电路用来将所施加的电压信号提供给运算放大器4。将电阻R1和R6用作分压器来设置运算放大器4的非反向输入的电压电平。

偏置电路1还包括电阻R13，电阻R13连接于校正晶体管地漏极和电阻R5的第二端子之间。在校正晶体管3和运算放大器4的非反向输入之间设置电阻R13，引起在运算放大器4的输入端可见的校正晶体管的漏极电压。

串连电阻R3和R4被连接到运算放大器4的一个输出端。电阻R2、R3和R4组成一个分压器，将运算放大器4的输出电压减小到所需的值。电阻器R3和传输电路T1的输入之间的连接电感L1和传输电路T2为功率晶体管2提供了一个低阻抗的直流路径，和一个在运行频率下阻抗基本上很高的路径，以便阻断RF输入信号。电容器C4被连接到电阻R3，将可能出现在电阻R3上的残留信号短路。

依照上面描述的本发明的优选实施方案的偏置电路的一个优点是，由于运算放大器4具有一个相当高的输入阻抗，所以具有一个很宽的电阻R6、R11、R12和R13的阻值选择范围。

可以看出，如果功率晶体管2和校正晶体管3是热连接的，那么偏置电路1能够为功率晶体管2的栅极端子提供一个偏置信号，抵消或补偿由功率晶体管2的运行温度引起的功率晶体管2的运行特性的变化。

偏置电路1可以进一步包括一个调节器电路5，接收Vdd电压并提供一个用于功率运算放大器4的调节的参考电压电平。

类似地，在使用中，功率晶体管2的运行特性的变化也会出现在校正晶体管3的运行特性中。结果是，变化包括由于功率晶体管2和校正晶体管3的栅极氧化物区的俘获电荷分别导致的功率晶体管2和校正晶体管3的阈值电压向上漂移，功率晶体管2和校正晶体管3的漏极电流都将成比例减小。校正晶体管3的漏极电流的减小导致漏极电压增加，由此增加了运算放大器的非反向输入端出现的电压。从而，运算放大器4的输出增加，使功率晶体管2的栅极端子处的直流电压增加。增加的栅极电压导致功率晶体管2的漏极电流的增加。因为栅极电压的增加是基于功率晶体管2和校正晶体管3的运行特性的改变，所以功率晶体管1的运行特性的变化(漏极电流减小)通过一个基本相等的量(漏极电流增量)来抵消和补偿，以维持功率晶体管2的运行特性在一个所希望的水平。

图2说明的是本发明的另一实施方案。在偏置电路10中，为偏置电路1中的运算放大器4提供一个初级偏置电压的电阻R1通过电阻R3、电感L1和传输电路T2为功率晶体管2提供一个初级偏置电压。分别连接到校正晶体管3的栅极和漏极的电容C14和C15消除了校正晶体管3中的杂散RF放大。并联连接的上拉电阻R11和R12将校正晶体管3的漏极端子与Vdd参考电压相连。通过电阻R4将校正晶体管3的漏极电压提供给功率晶体管2的初级偏置电路。相对于功率晶体管2来确定校正晶体管3的大小和尺寸，使其呈比例的形式。由于采用了偏置电路1的校正晶体管3，偏置电路10中的校正晶体管的栅极端子通过电阻R9和R10偏置，以使得校正晶体管3的漏极电流与功率晶体管2的漏极电流的比例与晶体管3的尺寸与功率晶体管2的尺寸的比例大体相同。这样，校正晶体管3的输出(漏极)电压提供一个补偿或校正电压，来解决校正晶体管3和功率晶体管2的运行性能的不利变化。通过电阻R1将这一补偿或校正电压增加到初级偏置电压中，所得到的偏置电压被施加到功率晶体管2的栅极端子上。因而，所得到的功率晶体管2的栅极端子上的电压校正了功率晶体管2的运行性能中的不利变化，使得功率晶体管2能够按需要运行。

这样就对本发明进行了描述，很显然可以在许多方面对其加以更改。这样的更改不会被看作是背离本发明的宗旨和范围，随后的权利要求中包含了所有这些改动对于本领域的熟练人员来说是显而易见的。

Claims (27)

1.一种用于功率晶体管的偏置电路，包括：

一个校正晶体管，具有一个与功率晶体管基本相同的器件结构；和

一个电路，用于偏置校正晶体管的控制端子，以使得校正晶体管的运行特性与功率晶体管的运行特性基本上类似，校正晶体管的一个输出连接到功率晶体管的栅极端子，以使得功率晶体管栅极端子上的信号补偿功率晶体管的运行特性的变化。

2.依照权利要求1的偏置电路，其中：

功率晶体管和校正晶体管为MOS晶体管。

3.依照权利要求1的偏置电路，其中：

功率晶体管和校正晶体管为LMMOS晶体管。

4.依照权利要求1的偏置电路，该偏置电路进一步包括：

一个放大器电路，具有一个连接到校正晶体管的输出端子的输入，和一个连接到功率晶体管的控制端子的输出。

5.依照权利要求4的偏置电路，该偏置电路进一步包括：

一个分压器，连接在放大器电路的输出和功率晶体管的控制端子之间。

6.依照权利要求5的偏置电路，该偏置电路进一步包括：

一个低通滤波器电路，连接在分压器和功率晶体管的控制端子之间。

7.依照权利要求1的偏置电路，该偏置电路进一步包括：

至少一个上拉器件，连接在校正晶体管的漏极端子和一个电压参考之间。

8.依照权利要求1的偏置电路，其中：

校正晶体管的一维和多维尺寸与功率晶体管的相应尺寸成比例。

9.依照权利要求8的偏置电路，其中：

校正晶体管的电流水平与功率晶体管电流水平的比例与校正晶体管的尺寸与功率晶体管的相应尺寸的比例基本相同。

10.依照权利要求1的偏置电路，其中：

功率晶体管在其控制端子处接收一个RF输入信号，并由此产生一个RF输出信号。

11.依照权利要求10的偏置电路，其中：

功率晶体管的一个漏极端子与一个参考电压相连。

12.依照权利要求1的偏置电路，进一步包括：

一个分压器，连接在放大器电路的输出和功率晶体管的控制端子之间。

13.依照权利要求1的偏置电路，该偏置电路进一步包括：

一个运算放大器电路，具有一个连接到校正晶体管的输出端子的输入，和一个连接到功率晶体管的控制端子的输出。

14.一种用于偏置一个功率晶体管的方法，该方法包括的步骤有：

基本反映功率晶体管的运行特性；

根据所反映的运行特性产生一个偏置信号；和

将该偏置信号耦合到功率晶体管的控制端子上，来补偿功率晶体管的运行特性的变化。

15.依照权利要求14的方法，其中反映特性步骤所包括的步骤为：

产生一个大致反映功率晶体管的电流水平的电信号。

16.依照权利要求15的方法，其中：

产生偏置信号的步骤包括放大该电信号来产生一个放大的电信号的步骤；和

耦合的步骤包括将所放大的电信号耦合到功率晶体管的控制端子的步骤。

17.依照权利要求15的方法，其中：

产生电信号的步骤进一步包括按比例确定该电信号的步骤。

18.依照权利要求14的方法，其中：

反映特性的步骤包括基本反映功率晶体管的阈值电压漂移步骤；和

产生偏置信号的步骤产生偏置信号来补偿功率晶体管阈值电压的漂移。

19.一个放大器电路，该电路包括：

一个第一晶体管，具有一个连接用来接收射频输入信号的控制端子，和根据射频输入信号来提供一个射频输出信号的输出端子；

一个上拉器件，连接到第一晶体管的输出端子；和

一个偏置电路，连接到第一晶体管的控制端子，用来产生一个偏置信号，偏置第一晶体管以放大射频输入信号，该偏置电路包括一个校正晶体管，具有能够基本反映第一晶体管的运行特性的运行特性，该偏置信号取决于校正晶体管的运行特性，来补偿第一晶体管的运行特性的变化。

20.依照权利要求19的放大器电路，其中：

校正晶体管的器件结构与第一晶体管的器件结构基本相同。

21.依照权利要求20的放大器电路，其中：

校正晶体管的至少一个尺寸与第一晶体管的相应尺寸成比例。

22.依照权利要求19的放大器电路，其中：

偏置电路包括一个运算放大器，具有一个与校正晶体管的输出端子相连的输入，和一个与第一晶体管的一个控制端子相连的输出。

23.依照权利要求22的放大器电路，其中：

该运算放大器具有一个非反向闭环增益。

24.依照权利要求19的放大器电路，其中：

校正晶体管和第一晶体管为MOS晶体管。

25.依照权利要求24的放大器电路，其中：

校正晶体管和第一晶体管为LMMOS晶体管。

26.依照权利要求24的放大器电路，其中

由偏置电路产生的偏置信号中，反映了由于栅极氧化物充电引起的校正晶体管的运行特性的变化，以便补偿由于栅极氧化物充电引起的第一晶体管的运行特性的变化。

27.依照权利要求19的放大器电路，其中

第一晶体管和校正晶体管具有基本相同的温度特性；和

由偏置电路产生的偏置信号中，反映了温度导致的校正晶体管的运行特性的变化，以便补偿温度导致的第一晶体管的运行特性的变化。