CN1407464A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN1407464A
CN1407464A CN02130330.4A CN02130330A CN1407464A CN 1407464 A CN1407464 A CN 1407464A CN 02130330 A CN02130330 A CN 02130330A CN 1407464 A CN1407464 A CN 1407464A
Authority
CN
China
Prior art keywords
bus
integrated circuit
module
processor
amba
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02130330.4A
Other languages
English (en)
Inventor
卡尔·R·珀瑞
海考·迈耶
托马斯·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1407464A publication Critical patent/CN1407464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

本发明的目的是提供一种集成电路，该集成电路包含处理器和至少一个模块，并且提供所述模块需要的寄存器和对这些寄存器的访问。通过将所需的基于本发明的寄存器集中到象处理器和模块那样被连接到快速AMBA－AHB总线的中央寄存器组内，实现了若干个优点：一个优点是能够对各个寄存器进行快速存取。另一个优点是简化了寄存器的布局和连通。这尤其能够节省芯片面积，从而能够降低制造成本并提高部件密度。此外，慢速AMBA－APB总线现在也可供选择。

Description

集成电路
技术领域
本发明涉及集成电路。本发明根据在先的专利申请EP 01 440275.4要求优先权，这里参考引用了所述专利申请。
背景技术
集成电路被实现成ASIC上的片上系统(system-on-chip)；ASIC＝专用集成电路。ASIC包括根据客户需要定制的特殊电路。这些电路执行特定的任务。在电信领域，这些电路被用来处理VoIP信号、DSL、ATM、SDH、SONET、UMTS、GSM、LMDS或ISDN信号；VoIP＝网际协议语音，DSL＝数字用户线路，ATM＝异步传输模式，SDH＝同步数字系列，SONET＝同步光网络，UMTS＝通用移动电信系统，GSM＝全球数字移动电话系统，LMDS＝本地多点数字系统，ISDN＝综合业务数字网络。因此这些电路被用来处理话音、数据、视频、互联网Web页面等等。
集成电路具有实现通用和专用任务的特殊处理器平台。这种处理器平台可被用于任何应用；例如在DSL芯片、ATM芯片等等内部也有同样的处理器平台。该处理器平台包含处理器并提供计算能力。
处理器平台具有若干部件，某些诸如处理器、ROM控制器、RAM控制器之类的部件被连接到快速AMBA-AHB总线，而诸如中断控制器、实时计数器之类的其它部件则被连接到慢速AMBA-APB总线；ROM＝只读存储器，RAM＝随机访问存储器。哪个部件被连接到哪个总线取决于部件的访问速度，处理速度和使用频率。
对于某些诸如ROM控制器和RAM控制器的部件，控制寄存器是必要的，这些部件此后被称作模块。通常的解决方案是为各个模块配置一或多个被连接到慢速AMBA-APB总线的控制寄存器。
发明内容
本发明的目的是提供一种集成电路，该集成电路包含处理器和至少一个模块，并且提供对所述模块需要的寄存器的可选访问。
通过一种集成电路，尤其是片上系统实现该目的，所述集成电路包括具有处理器的处理器平台，至少一个模块和寄存器组，所述处理器平台，至少一个模块和寄存器组通过总线相连，而寄存器组包含至少一个为模块分配的寄存器。
通过将所需的寄存器集中到与快速AMBA-AHB总线相连的中央寄存器组内，实现了若干个优点：一个优点是能够对各个寄存器进行快速访问。另一个优点是简化了寄存器的布局和连通。这尤其能够节省芯片面积，从而能够降低制造成本并提高部件密度。此外，慢速AMBA-APB总线现在也可供选择。ROM和RAM控制器的控制寄存器是一定需要的。如果ROM和RAM控制器被连接到AMBA-APB总线，则必须始终提供控制寄存器。然而并不是在所有ASIC的开发中都需要被连接到AMBA-APB总线的部件。如果在具体开发中不想要这种部件，则通过使用与AMBA-AHB总线相连的中央寄存器组，可以在设计和制造中免去两个总线之间的AMBA-APB总线和桥接器。这也提高了部件密度并且降低了所需的芯片面积，节省的芯片面积可以用于其它部件。于是中央寄存器组允许提高ASIC设计的灵活性。
根据从属权利要求和后续的详细描述可以得出有利的设计。
附图说明
下面根据实施例并且结合附图说明本发明。
附图详细示出了基于本发明的集成电路。
具体实施方式
附图中示出了处理器平台CleanDMEP和若干被连接到处理器平台的模块；CleanDMEP＝嵌入式处理器的洁净设计方法。处理器平台是通用平台，并且可用于任何处理，例如电信、机械工程、宇航等领域内的处理；例如在电信领域中，可用于涉及各种XDSL、UMTS、VoIP等方面的处理。
集成电路被实现成ASIC上的片上系统。集成电路包括具有处理器17的处理器平台，一或多个AHB主和/或从模块3、13、14和中央寄存器组9，上述部件通过AMBA-AHB总线相连。例如，模块3被实现成SDRAM控制器，模块13被实现成ROM控制器，模块14被实现成RAM控制器。寄存器组9包含三个模块3、13、14的三个控制寄存器。各个模块3、13、14通过AMBA-AHB总线访问为其分配的寄存器。总线被设计成快速总线，例如AMBA-AHB总线。
下面说明处理器平台的通用结构。
处理器平台包含被实现成SDRAM控制器的模块3，模块3一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到SDRAM 1，其中SDRAM 1位于集成电路之内、处理器平台之外。处于内部意味着在集成电路内部，处于外部意味着在集成电路外部。SDRAM控制器控制对SDRAM 1的访问，并且进行必要的总线协议转换。SDRAM 1也可以被布置在集成电路外部。
处理器平台还包含静态存储器接口4，静态存储器接口4一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到SRAM 2，其中SRAM 2位于集成电路之内、处理器平台之外。静态存储器接口4控制对SRAM 2的访问并且进行必要的总线协议转换。SRAM 2也可以被布置在集成电路外部。
还提供中断控制器5，中断控制器5一方面被连接到诸如AMBA-APB之类的慢速内部总线，另一方面为内部或外部模块提供至少一个接口，所述内部或外部模块位于处理器平台之外。中断控制器5把中断信号从平台外部的模块连接到处理器。
还提供UART 6，UART 6一方面被连接到慢速内部AMBA-APB总线，另一方面为被布置在处理器平台外部的外部主处理器提供接口。UART 6被用来在外部主处理器和内部处理器17之间传送数据。
还提供GP I/O 7，GP I/O 7一方面被连接到慢速内部AMBA-APB总线，另一方面为内部或外部模块提供至少一个接口，所述内部或外部模块位于处理器平台之外。GP I/O 7被用来在平台外部的模块和内部处理器17之间传送控制信息；GP I/O＝通用输入/输出。
还提供实时计数器8，实时计数器8一方面被连接到慢速内部AMBA-APB总线，另一方面为内部或外部模块提供至少一个接口，所述内部或外部模块位于处理器平台之外。实时计数器8充当根据系统时钟运行的定时器。
还提供被连接到快速AMBA-AHB总线的寄存器组9。寄存器组9为包含RAM控制器14和SDRAM控制器3等等的若干模块提供寄存器。可以为模块3、4、11、12、13、14、15配置寄存器。寄存器组9为所有寄存器提供对AMBA-AHB总线的公共访问。这种单独接口允许更加简单地实现寄存器组9。
在若干主模块同时访问快速总线的情况下，被连接到快速AMBA-AHB总线的仲裁器12划分这些访问的优先权并且按照优先顺序处理这些访问。
处理器17被实现成微处理器或数字信号处理器。处理器17可以通过AHB封套(AHB wrapper)连接到快速AMBA-AHB总线。AHB封套16根据需要进行必要的协议转换。
模块13被实现成例如ROM控制器，ROM控制器一方面被连接到快速AMBA-AHB总线，另一方面被连接到布置在处理器平台外部的内部ROM 18，内部ROM 18也可以包含BIST；BIST＝内部自测试。
ROM控制器控制对内部ROM 18的访问，并且进行必要的总线协议转换。
模块14被实现成RAM控制器，并且模块14一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到布置在处理器平台外部的内部SRAM 19。RAM控制器控制对SRAM 19的访问，并且进行必要的总线协议转换。SRAM 19也可以包含BIST。
还提供桥接器10。桥接器10把快速AMBA-AHB总线连接到慢速AMBA-APB总线。于是通过桥接器10建立被连接到AMBA-AHB总线的模块和被连接到AMBA-APB总线的模块之间的连接。处理器17于是通过桥接器10访问中断控制器5。分成两个具有不同处理速度的总线具有慢速访问不妨碍快速访问的优点。桥接器10、AMBA-APB总线和与之相连的模块是可选的。如果不需要某些模块的功能，则可以在设计中省略这些模块、AMBA-APB总线和桥接器10，从而节省空间并降低制造成本。
处理器17具有针对JTAG的连接，JTAG＝联合测试行动组。JTAG接口可被用于调试内部处理器上的软件，也可以在ASIC的生产控制期间使用。
AMBA-APB总线可以仍然位于集成电路内部和处理器平台外部，但在适用的情况下也可以位于集成电路外部。
AMBA-AHB总线可以仍然位于集成电路内部和处理器平台外部，但在适用的情况下也可以位于集成电路外部。
实施例代表一个具体的处理器平台。本发明可以适用于任何处理器平台，尤其是具有的部件多于或少于附图中示出的部件的处理器平台。集成电路也可以配有不止一个处理器，不止一个控制输入和不止一个外部存储器。例如，如果通过公共地址管理机制管理两个处理器，则一个控制输入和一个外部存储器对于两个处理器而言是足够的。对于特殊处理器平台，也可以在集成电路上布置其它处理器和模块，并且也可以占据集成电路的更多部分，例如80％，使得只有20％被分配给处理器平台。集成电路也可以包含两个或更多处理器平台。
在实施例中，模块被实现成ROM、RAM和SDRAM控制器。模块也可以被实现成DRAM、PROM、EPROM或EEPROM；PROM＝可编程ROM，EPROM＝可擦除PROM。
在实施例中，AMBA总线被用在芯片内部，而AMBA总线和/或PCI总线被用在芯片外部。也可以在芯片内部使用例如CoreConnect总线、CoreFrame总线、FISP总线或IP总线。也可以在芯片外部使用例如VME总线、USB总线等等。
除了一个或两个总线被用于部件的芯片内部连接之外，也可以使用三个或更多个总线，例如把仲裁器连接到若干部件的额外总线。处理器可以被实现成ARM、Intel或AMD处理器。缩写：AMBA＝先进微控制器总线体系结构，AHB＝先进高性能总线，APB＝先进外设总线，ARM＝先进RISC处理器，VHDL＝VHSIC硬件描述语言。

Claims (8)

1.一种集成电路，尤其是一种片上系统，所述集成电路包括具有处理器的处理器平台，至少一个模块和寄存器组，所述处理器平台，至少一个模块和寄存器组通过总线相连，而寄存器组包含至少一个为模块分配的寄存器。
2.如权利要求1所述的集成电路，其中至少一个模块被实现成控制器。
3.如权利要求1所述的集成电路，其中寄存器组包含至少两个模块的至少两个控制寄存器。
4.如权利要求1所述的集成电路，其中在寄存器组中集中布置模块所需的所有寄存器。
5.如权利要求1所述的集成电路，其中一个模块被实现成ROM控制器，而另一个模块被实现成RAM控制器。
6.如权利要求1所述的集成电路，其中总线被实现成AMBA-AHB总线。
7.如权利要求6所述的集成电路，其中处理器通过AHB封套被连接到AMBA-AHB总线。
8.如权利要求6所述的集成电路，其中在处理器平台中配置至少一个部件，该部件通过AMBA-APB总线和桥接器被连接到AMBA-AHB总线。
CN02130330.4A 2001-08-21 2002-08-16 集成电路 Pending CN1407464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01440275.4 2001-08-21
EP01440275A EP1286259A1 (de) 2001-08-21 2001-08-21 Modulares Rechnersystem

Publications (1)

Publication Number Publication Date
CN1407464A true CN1407464A (zh) 2003-04-02

Family

ID=8183288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02130330.4A Pending CN1407464A (zh) 2001-08-21 2002-08-16 集成电路

Country Status (3)

Country Link
US (1) US6895462B2 (zh)
EP (1) EP1286259A1 (zh)
CN (1) CN1407464A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454319C (zh) * 2007-10-15 2009-01-21 北京航空航天大学 一种导航系统的微型处理器ip核设计方法
CN102986171A (zh) * 2010-07-19 2013-03-20 国际商业机器公司 分布式虚拟桥接器环境中的寄存器访问
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299427B2 (en) * 2002-08-30 2007-11-20 Lsi Corporation Radio prototyping system
KR100560761B1 (ko) * 2003-07-08 2006-03-13 삼성전자주식회사 인터페이스 변환 시스템 및 그 방법
KR100618817B1 (ko) 2003-12-17 2006-08-31 삼성전자주식회사 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
KR100604835B1 (ko) * 2004-02-24 2006-07-26 삼성전자주식회사 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법
KR100591524B1 (ko) * 2004-05-14 2006-06-19 삼성전자주식회사 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
US20080147903A1 (en) * 2006-10-11 2008-06-19 Paul Gregory Curtis Method and Apparatus for Implementing Commands in Input/Output (IO) Hub
DE102007037064B4 (de) * 2007-06-28 2009-06-10 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Einchipsystem
CN112346092A (zh) * 2020-10-27 2021-02-09 中国空间技术研究院 卫星电源控制器的内总线系统和通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353619B1 (en) * 1998-02-13 2002-03-05 Paradyne Corporation Circuit to integrate a host processor with special packet-handling logic for use with a DSL modem
US6983350B1 (en) * 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6463072B1 (en) * 1999-12-28 2002-10-08 Intel Corporation Method and apparatus for sharing access to a bus
US20030093702A1 (en) * 2001-03-30 2003-05-15 Zheng Luo System on a chip with multiple power planes and associate power management methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454319C (zh) * 2007-10-15 2009-01-21 北京航空航天大学 一种导航系统的微型处理器ip核设计方法
CN102986171A (zh) * 2010-07-19 2013-03-20 国际商业机器公司 分布式虚拟桥接器环境中的寄存器访问
CN102986171B (zh) * 2010-07-19 2015-09-16 国际商业机器公司 分布式虚拟桥接器环境中的寄存器访问
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
CN103198043B (zh) * 2013-01-24 2016-05-11 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Also Published As

Publication number Publication date
EP1286259A1 (de) 2003-02-26
US20030046478A1 (en) 2003-03-06
US6895462B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
CN1407466A (zh) 配置工具
US8811422B2 (en) Single chip protocol converter
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US5826048A (en) PCI bus with reduced number of signals
US6653859B2 (en) Heterogeneous integrated circuit with reconfigurable logic cores
JP4915631B2 (ja) プロセッサ間通信システム
CN1407464A (zh) 集成电路
Murali et al. An application-specific design methodology for on-chip crossbar generation
JPS62184551A (ja) コンピユ−タア−キテクチヤ
WO2002037288A2 (en) Extension for the advanced microcontroller bus architecture (amba)
US7765250B2 (en) Data processor with internal memory structure for processing stream data
US6718411B2 (en) Asic system architecture including data aggregation technique
JP2004535613A (ja) データ処理方法およびデータ処理装置
Aldworth System-on-a-chip bus architecture for embedded applications
US6954869B2 (en) Methods and apparatus for clock domain conversion in digital processing systems
Yoo et al. Communication architecture synthesis of cascaded bus matrix
CN1300705C (zh) 集成电路
US20030110338A1 (en) Method and apparatus for emulating computer buses using point-to-point techniues
CN1760849A (zh) 8位嵌入式cpu的ambatm外围接口电路
CN1407622A (zh) 集成电路
Rigaud et al. High-Level Modeling and Design of Asynchronous Arbiters for On-Chip Communication Systems.
JP2000011031A (ja) 半導体集積回路の論理回路検証装置および論理回路検証方法
US6768336B2 (en) Circuit architecture for reduced-synchrony on-chip interconnect
US20040064662A1 (en) Methods and apparatus for bus control in digital signal processors
CN1188787C (zh) 包含以不同频率操作的子电路的集成电路及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication