CN1387680A - 在双重镶嵌方法中的低介电常数的阻蚀刻层 - Google Patents

在双重镶嵌方法中的低介电常数的阻蚀刻层 Download PDF

Info

Publication number
CN1387680A
CN1387680A CN00815311A CN00815311A CN1387680A CN 1387680 A CN1387680 A CN 1387680A CN 00815311 A CN00815311 A CN 00815311A CN 00815311 A CN00815311 A CN 00815311A CN 1387680 A CN1387680 A CN 1387680A
Authority
CN
China
Prior art keywords
dielectric layer
layer
dielectric
additional
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00815311A
Other languages
English (en)
Inventor
H·钟
J·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Publication of CN1387680A publication Critical patent/CN1387680A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供微电子设备如集成电路设备。它们具有使用不同的低介电常数金属间电介质的通路、互连体敷金属和布线线路。有机和无机低k电介质的共同使用提供了几个方面的优点,归因于两种类型的电介质的显著不同的等离子体蚀刻特性。一种电介质用作在蚀刻另一种电介质时的阻蚀刻体,以使得不需要附加的阻蚀刻层。形成微电子设备,它具有衬底和位于衬底上的第一电介质材料的层。第二电介质材料的层处在第一电介质层上,和第一电介质材料的附加层处在第二电介质材料上。至少一个通路贯穿第一电介质材料层和第二电介质材料层,和至少一个沟槽穿过第一电介质材料的附加层而延伸到该通路。

Description

在双重镶嵌方法中的低介电常数的阻蚀刻层
发明的背景
发明的领域
本发明涉及微电子设备如集成电路设备的形成方法。更具体地说，本发明涉及使用多个低介电常数的金属间电介质(intermetaldielectrics)来形成通路和沟槽(trench)、或互连体敷金属(interconnect metallization)和布线线路(wiring line)的方法。
相关技术的叙述
在微电子设备的制造中，多级布线结构的层面(level)具有互连区域以便在整个集成电路内互连一个或多个设备。在形成这样的设备时，通常形成低层面的布线线路，然后形成层面间电介质层，然后形成高层面的布线线路。典型地在层面间电介质中形成了一个或多个充填的通路以便连接高低层面的布线线路。
形成两层面的布线结构的一种常规方法是首先在衬底上形成一个两层面互连结构。衬底的表面可以是硅器件结构的表面或衬底的表面可以是绝缘层。氧化物层典型地通过化学蒸汽淀积法沉积在衬底上。第一层面互连结构是通过常规照相平版印刷方法来确定的，该方法形成了贯穿氧化物层的开孔，在该氧化物层中将形成第一层面互连结构。一般，这些开孔在形成互连结构的衬底中暴露出导体的多个部分。开孔内填充了金属互连体而形成互连体和形成金属栓塞。然后，在氧化物层的表面上和在金属栓塞上沉积了金属如铝的层，达到适合于第二层面的布线线路的一种厚度。该金属层然后形成第二层面布线线路图案。在常规的照相平版印刷方法中通过以下各步骤构建了第二层面布线线路：在金属层上提供光刻胶层，通过掩模让光刻胶曝光，和除去已曝光的光刻胶层的各个部分，形成了光刻胶蚀刻掩模。通过光刻胶掩模中的开孔而曝露的金属层的各个部分然后通过蚀刻法除去，光刻胶掩模通过灰化(asing)除去。在形成两层面的互连结构之后，有必要在第二层面的布线线路之间提供金属间电介质(IMD)层并覆盖该第二层面布线线路以适应集成电路设备的进一步加工。在过去，金属间电介质层可由通过等离子体增强的化学蒸汽淀积法或其它方法沉积的氧化物的一个或多个层组成。
由单或双重镶嵌(dual damascene)方法用Cu互连体和低介电常数(k)金属间电介质生产的现有技术集成电路使用仅仅一种类型的低-k电介质，为无机、有机的，或这两种类型的杂合体。对于金属层面和通路层面IMD两者都使用同样类型的低k电介质的这一常规方法具有有限的工艺集成度和实施方法多样性。结果，需要附加的加工步骤和因此增加了成本。对于金属层面和通路层面IMD两者都使用同样类型的低k电介质的这一常规方法也需要在金属层面和通路层面的金属间电介质即IMD之间的阻蚀刻体(etchstop)，通常为氮化硅。氮化硅(它具有7的高介电常数)的使用严重降低了集成电路的速度性能。希望在一切可能的时候减少为形成该设备所需要的加工步骤的数目，因为减少加工步骤的数目缩短了生产该设备所需要的时间和因为省去加工步骤改进了生产率和因此降低了成本。
本发明将两种不同的低k电介质用于集成电路的铜基双重镶嵌后段的金属间电介质。有机和无机低k电介质的使用提供了几个方面的优点，这归因于这两种类型的电介质的明显不同的等离子体蚀刻特性。一个电介质用作在蚀刻另一个电介质时的阻蚀刻体。不需要附加的氧化物或氮化物阻蚀刻层。由于使用低k电介质所引起的较低寄生电容，获得高的性能。
本发明利用以下优点：无机和有机电介质在它们的等离子体蚀刻特性上显著不同。在等离子体蚀刻一个介质时另一个可用作阻蚀刻体。很明显，在有同样类型的电介质均用于通路-层面和金属-层面IMD的常规方法中，需要沉积附加的薄膜以便在常规的结构中构造出阻蚀刻体。在基于氧的等离子体中，有机电介质蚀刻速度比无机电介质快得多。相反地，在碳氟化物型等离子体中，无机电介质蚀刻速度比有机电介质快得多。
发明的概述
本发明提供微电子设备，它包含(a)衬底；(b)位于衬底上的第一电介质材料的层；(c)位于第一电介质层上的第二电介质材料的层；其中第一电介质材料和第二电介质材料具有本质上不同的耐蚀刻性质；(d)位于第二电介质材料上的第一电介质材料的附加层；(e)贯穿第一电介质材料层和第二电介质材料层的至少一个通路，和通过(through)第一电介质材料的附加层延伸至至少一个通路的至少一个沟槽；(f)在沟槽的内壁和底面(floor)上和在通路的内壁和底面上的隔离金属(barrier metal)的衬里；(g)与隔离金属的衬里接触的填充沟槽和通路的填充金属。
本发明还提供生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上形成第二电介质层；(c)在第二电介质层上形成附加的第一电介质层；(d)在附加的第一电介质层上沉积光刻胶的层并以成图像方式除去与第一电介质层的至少一个通路对应的光刻胶的部分；(e)按顺序依次除去附加的第一电介质层、第二电介质层和第一电介质层在光刻胶的已除去部分之下的部分，因此形成了穿过第一电介质层的至少一个通路；然后除去光刻胶层的剩余部分；(f)在附加的第一电介质层上沉积光刻胶的附加层并以成图像(imagewise)方式除去与附加的第一电介质层的至少一个沟槽对应的附加的光刻胶的部分；(g)除去附加的第一电介质层在附加的光刻胶层的已除去部分之下的部分，因此形成通过附加第一电介质层的至少一个沟槽；(h)任选除去第二电介质层在附加光刻胶层的已除去部分之下的部分；(i)除去附加光刻胶层的剩余部分；(j)在沟槽的内壁和底面上和在通路的内壁和底面上施加隔离金属衬里；(k)用与隔离金属的衬里接触的填充金属来填充沟槽和通路。
本发明进一步提供生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上沉积光刻胶的层，并以成图像方式除去与第一电介质层的至少一个通路对应的光刻胶的部分；(c)除去第一电介质层在光刻胶的已除去部分之下的部分，因此形成了穿过第一个电介质层的至少一个通路；和然后除去光刻胶层的剩余部分；(d)在第一电介质层上和在至少一个通路中形成第二电介质层；(e)在第二电介质层上形成附加的第一电介质层；(f)在附加的第一电介质层上沉积光刻胶的附加层，并以成图像方式除去与附加第一电介质层和第二电介质层的至少一个沟槽对应的附加光刻胶的部分；(g)按顺序依次除去附加第一电介质层和第二电介质层在附加的光刻胶层的已除去部分之下的部分，因此形成了通过附加第一电介质层和第二电介质层的至少一个沟槽；(h)除去附加的光刻胶层的剩余部分；(i)在沟槽的内壁和底面上和在通路的内壁和底面上施加隔离金属衬里；(j)用与隔离金属的衬里接触的填充金属来填充沟槽和通路。
本发明再进一步提供生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上形成第二电介质层；(c)在第二电介质层上形成附加的第一电介质层；(d)在附加的第一电介质层上沉积光刻胶的层，并以成图像方式除去与附加第一电介质层和第二电介质层的至少一个沟槽对应的光刻胶的部分；(e)按顺序依次除去附加第一电介质层和第二电介质层在光刻胶的已除去部分之下的部分，因此形成了通过附加第一电介质层和第二电介质层的至少一个沟槽；然后除去光刻胶层的剩余部分；(f)在第一电介质层和附加的第一电介质层上沉积光刻胶的附加层，并以成图像方式除去与第一电介质层的至少一个通路对应的附加光刻胶的部分；(g)除去第一电介质层在附加的光刻胶层的已除去部分之下的部分，因此形成了穿过第一电介质层的至少一个通路；任选除去附加第一电介质层和第二电介质层在附加的光刻胶层的已除去部分之下的部分；(h)除去附加的光刻胶层的剩余部分；(i)在沟槽的内壁和底面上和在通路的内壁和底面上施加隔离金属衬里；(j)用与隔离金属的衬里接触的填充金属来填充沟槽和通路。
附图的简述
图1显示了根据本发明的微电子设备层次结构。
图2A显示了在无机低-k电介质沉积、有机低-k电介质沉积、附加的无机低-k电介质沉积、光刻胶旋涂和烘烤、以及通路掩模曝光和光刻胶显影之后而得到的第一种微电子设备形成方法。
图2B显示了在较高层面无机低-k电介质蚀刻、有机低-k电介质蚀刻和低层面无机低-k电介质蚀刻之后的方法结果。
图2C显示了在光刻胶除去、光刻胶旋涂和烘烤、掩模曝光和光刻胶显影之后的方法结果。
图2D显示了在无机低-k电介质蚀刻后的结果。
图3A显示了在无机低-k电介质沉积、光刻胶旋涂和烘焙，通路掩模曝光和光刻胶显影和无机低-k电介质蚀刻之后而得到的第二种微电子设备形成方法。
图3B显示了在光刻胶除去、有机低-k电介质沉积、无机低-k电介质沉积、光刻胶旋涂和烘烤、金属沟槽掩模曝光和光刻胶显影之后的结果。
图3C显示了在无机低-k电介质蚀刻之后的结果。
图3D显示了在有机低-k电介质蚀刻和光刻胶除去之后的结果。
图4A显示了在无机低-k电介质沉积；有机低-k电介质沉积；附加的无机低-k电介质沉积、光刻胶旋涂和烘烤、以及沟槽掩模曝光和光刻胶显影之后而得到的第三种微电子设备形成方法。
图4B显示了在无机低-k电介质蚀刻之后的结果。
图4C显示了在有机低-k电介质蚀刻和光刻胶除去、光刻胶旋涂和烘烤、和通路掩模曝光和光刻胶显影之后的结果。
图4D显示了在无机低-k电介质蚀刻；有机低-k电介质蚀刻和无机低-k电介质蚀刻之后的结果。
图4E显示了在光刻胶除去之后的结果。
优选实施方案的详细说明
由本发明的第一方法实施方案生产的集成电路层次结构示于图1中。这一结构使用两种不同类型的低-k电介质薄膜用于IMD，一种电介质是有机的而另一种电介质是无机的。在图1中所示，层次结构是根据本发明制造的多层面互连体(multi-level interconnection)的集成电路的后段部分。无机低-k电介质用于通路-层面和金属-层面IMD以及有机低-k电介质用在通路-层面和金属-层面IMD之间。
用于制造所示通路-层面和金属-层面IMD的方法步骤能够再次为更高层面的通路-层面和金属-层面IMD重复进行。交替的有机和无机电介质层在蚀刻速率方面有显著差异。本发明利用了在有机和无机电介质之间的等离子体蚀刻速率上的显著差异。当对于通路-层面和金属-层面IMD均使用同样的电介质时这是不可能的。在基于氧的等离子体中，有机电介质蚀刻速度比无机电介质快得多。相反地，在碳氟化物型等离子体中，无机电介质蚀刻速度比有机电介质快得多。在图1中示出的层次结构具有几个明显的特征：不需要附加的薄膜将两个相邻的IMD分离开。在氧化硅用于IMD的常规方法中，氮化硅一般被用作隔离层。氮化硅具有值为7的极高介电常数的大缺点。当通路未对准在下面的金属线时，隔离层还在开口的无边界(borderless)通路中用作阻蚀刻体。隔离层的存在能够防止深和窄的沟槽的产生，它们是生产率和可靠性所最为关心的。然而，隔离层在本发明中是不必要的，出于同样的理由：使用两种不同的电介质，并且它们在等离子体蚀刻特性上有显著差异。
图1层次结构显示了微电子设备，它包含衬底和位于衬底上的第一电介质材料层。第二电介质材料的层位于第一电介质层上。第一电介质材料和第二电介质材料具有本质上不同的耐蚀刻性能。第一电介质材料的附加层位于第二电介质材料上。至少一个通路贯穿第一电介质材料层和第二电介质材料层，和至少一个沟槽穿过第一电介质材料的附加层而延伸至该通路。隔离金属的衬里位于沟槽的内壁和底面上以及位于通路的内壁和底面上；然后，使填充金属充填沟槽和通路与隔离金属的衬里接触。
本发明的第一方法实施方案可由图2A至2E来例证。这些图显示了在第一通路层面和互连层面的形成之后的工艺流程，然而，对于高层面的通路和互连体能够再次重复进行同样的操作步骤。图2A显示了在步骤1(它是第一无机低-k电介质的沉积)、步骤2(它是第二有机低-k电介质在第一电介质层上的沉积)、步骤3(它是位于第二电介质材料上的第一电介质材料的附加层的沉积)之后的临时结构。然后在步骤4中在附加的第一电介质层上沉积光刻胶层并烘烤之，然后以成图像方式除去与第一电介质层的至少一个通路对应的光刻胶的部分。
衬底可在它的表面上具有金属线的图案。典型的衬底包括适合加工成集成电路或其它微电子设备的那些。对于本发明而言合适的衬底非排他地包括半导体材料如砷化镓(GaAs)，锗，硅，硅锗，铌酸锂和含有硅的组合物如晶体硅，多晶硅，无定形硅，外延硅，以及二氧化硅(SiO2)和它们的混合物。这些线典型地通过众所周知的平版印刷技术来形成。适合于该线的材料包括铝，铝合金，铜，铜合金，钛，钽，和钨。这些线形成了集成电路的导电体。它们典型以优选约20微米或更少至，更优选约1微米或更少至，和最优选约0.05至约1微米的距离彼此严格地分开。
有机和无机电介质组合物可包含在现有技术中已知用于形成微电子设备的任何各种各样电介质形成材料。电介质层非排他地包括含硅的旋涂玻璃(spin-on glass)，即含硅的聚合物如烷氧基硅烷聚合物，倍半硅氧烷(silsesquioxane)聚合物，硅氧烷聚合物；聚(亚芳基醚)，氟化聚(亚芳基醚)，其它聚合物电介质材料，纳米多孔硅石(nanoporous silica)或它们的混合物。本发明的唯一标准是与无机电介质相邻地形成有机电介质。有用的有机电介质归结为含碳的那些和无机电介质归结为不含碳的那些。
用于本发明的一种有用的聚合物电介质材料包括从具有下式的烷氧基硅烷单体形成的纳米多孔硅石烷氧基硅烷聚合物：
Figure A0081531100131
其中R基团中的至少2个独立地是C1-C4烷氧基，和剩余的部分，如果有的话，独立地选自氢，烷基，苯基，卤素，和取代苯基。各R优选是甲氧基，乙氧基或丙氧基。这些可从AlliedSignal(联合迅号公司)作为NanoglassTM商购。最优选的烷氧基硅烷单体是四乙氧基硅烷(TEOS)。也有用的是具有式[(HSiO1.5)xOy]n的氢硅氧烷，具有式(HSiO1.5)n的氢倍半硅氧烷，和具有式[(HSiO1.5)xOy(RSiO1.5)z]n，[(HSiO1.5)x(RSiO1.5)y]n和[(HSiO1.5)xOy(RSiO1.5)z]n的氢有机基硅氧烷。在这些聚合物通式的每一个中，x是大约6到约20，y是1到约3，z是大约6到约20，n是在1到约4,000范围内，和各R独立地是H，C1-C8烷基或C6-C12芳基。重均分子量可以是在约1,000到约220,000范围内。在优选的实施方案中，n是在约100到约800的范围内，得到了约5,000到约45,000的分子量。更优选地，n是在约250-约650范围内，得到约14,000到约36,000的分子量。在本发明上下文中有用的聚合物非排他地包括氢硅氧烷，氢倍半硅氧烷，氢甲基硅氧烷，氢乙基硅氧烷，氢丙基硅氧烷，氢丁基硅氧烷，氢叔丁基硅氧烷，氢苯基硅氧烷，氢甲基倍半硅氧烷，氢乙基倍半硅氧烷，氢丙基倍半硅氧烷，氢丁基倍半硅氧烷，氢叔丁基倍半硅氧烷和氢苯基倍半硅氧烷和它们的混合物。有用的有机聚合物包括聚酰亚胺，氟化和非氟化聚合物，尤其以商品名FLARETM从联合迅号公司商购的氟化和非氟化聚(芳基醚)，和它们的共聚物混合物。氢有机硅氧烷，聚(亚芳基醚)，氟化聚(亚芳基醚)和它们的混合物是优选的。适当的聚(亚芳基醚)或氟化聚(亚芳基醚)在现有技术中可从US专利5,155,175；5,114,780和5,115,082中已知。优选的聚(亚芳基醚)和氟化聚(亚芳基醚)公开于US专利申请序列号08/990,157(1997年12月12日申请)中，它被引入本文供参考。适合用于本发明中的优选硅氧烷材料是以商品名AccuglassT-11，T-12和T-14从AlliedSignal Inc.商购。也有用的是以商品名PurespinTM和AccuspinT 18、T23和T24从AlliedSignal Inc.商购的甲基化硅氧烷聚合物。
优选的含硅的电介质树脂包括具有选自[(HSiO1.5)xOy]n，(HSiO1.5)n，[(HSiO1.5)xOy(RSiO1.5)z]n，[(HSiO1.5)x(RSiO1.5)y]n和[(HSiO1.5)xOy(RSiO1.5)z]n的式的聚合物，其中x＝约6到约20，y＝1到约3，z＝约6到约20，n＝1到约4,000，和各R独立地是H，C1-C8烷基或C6-C12芳基，它们公开于US专利申请序列号08/955,802(1997年10月22日申请)和该文献引入本文供参考。也优选的是某些低有机质含量的含硅聚合物，如具有式I的那些：
       [H-SiO1.5]n[R-SiO1.5]m，
       [H0.4-1.0SiO1.5-1.8]n[R0.4-1.0-SiO1.5-1.8]m，
       [H0-1.0-SiO1.5-2.0]n[R-SiO1.5]m，
       [H-SiO1.5]x[R-SiO1.5]y[SiO2]z，其中n和m的总和，或x、y和z的总和是约8-约5000，以及选择m和y以使得含碳取代基以低于约40mol％的量存在。具有式I的聚合物是属于低有机质含量的类型，其中含碳取代基是以低于约40mol％的量存在。这些聚合物更完全地描述在US专利申请序号09/044,831(1998年3月20日申请，被引入本文供参考)中。也优选的是某些高有机质含量的含硅聚合物，如具有式II的那些：
       [HSiO1.5]n[RSiO1.5]m，
       [H0.4-1.0SiO1.5-1.8]n[R0.4-1.0SiO1.5-1.8]m，
       [H0-1.0SiO1.5-2.0]n[RSiO1.5]m，其中n和m的总和是约8-约5000和选择m以使得含碳取代基以约40mol％或更高的量存在；和
[HSiO1.5]x[RSiO1.5]y[SiO2]z；其中x、y和z的总和是约8-约5000和选择y以使得含碳取代基以约40mol％或更高的量存在；和其中R选自取代和未取代的直链和支化的烷基，环烷基，取代和未被取代的芳基，和它们的混合物。含碳取代基的特定mol％是起始物质的量的比率的函数。具有式II的聚合物是属于高有机质含量的类型，其中含碳取代基是以约40mol％或更高的量存在。这些聚合物更完全地描述在US专利申请序号09/044,798(1998年3月20日申请，被引入本文供参考)中。
该聚合物能够以纯或净状态(不与任何溶剂混合)存在于电介质组合物中，或它存在于混有溶剂的溶液中。当存在溶剂时，聚合物优选以约1％到约50wt％的聚合物，更优选约3％到约20％的量存在。溶剂组分优选以电介质组合物的约50％-约99wt％，更优选约80％-约97％的量存在。适当的溶剂非排他地包括非质子溶剂，如环酮类，包括环戊酮，环己酮，环己酮和环辛酮；环酰胺类如N-烷基吡咯烷酮，其中烷基具有1-约4个碳原子，和N-环己基-吡咯烷酮，和它们的混合物。
一旦形成，电介质组合物被沉积到合适的衬底上而在该衬底上形成聚合物层。沉积可利用现有技术中已知的常规旋涂、浸涂、辊涂、喷涂、化学气相淀积方法或弯月面涂敷法(meniscus coatingmethod)来进行。旋涂是最优选的。在衬底上聚合物层的厚度是根据沉积程序和参数设定来变化，但典型地，厚度可以是约500埃至约50,000埃，和优选约2000埃到约12000埃。施涂于衬底上的电介质组合物的量可以是从约1ml变化至约10ml，和优选从约2ml变化至约8ml。在优选的实施方案中，液体电介质组合物根据已知的旋涂技术被旋涂到衬底的上表面上。优选地，通过在衬底中心将液体电介质组合物施加到衬底上，然后让衬底在转轮上以约500至约6000rpm，优选约1500到约4000rpm的速度旋转约5到约60秒，优选约10到约30秒以便将溶液均匀地铺展在衬底表面上，从而施涂了聚合物层。聚合物层优选具有约1g/cm3到约3g/cm3的密度。
电介质层任选被加热以去除剩余溶剂或提高它的分子量。加热可通过常规的方法来进行，如在空气或惰性气氛中在电热板上加热，或在空气中或在惰性气氛中在炉或烘箱中加热，或在真空炉或真空烘箱中加热。加热优选在约80℃到约500℃，和更优选在约150℃到约425℃的温度下进行。这一加热优选进行约1分钟到约360分钟，和更优选约2到约60分钟。聚合物层也可任选地暴露于光化性光，如紫外线，以提高它的分子量。曝射的量可以是约100mJ/cm2到大约300mJ/cm2。电介质层可任选通过整体暴露于电子束辐射来固化。电子束曝照可通过设定电子束加速来控制。电子束辐射可在带有为放置其中的衬底提供电子束辐射的装置的任何室中进行。优选的是，电子束曝照步骤是用来自大面积电子束源的宽而大的电子辐射束来进行。优选地，使用提供大面积电子源的电子束室。合适的电子束室可从ElectronVision(AlliedSignal Inc.的一个分部)以商品名“ElectronCureTM”商购。此类设备的操作和工作特性的原理描述在US专利5,003,178中，它的公开内容被引入供参考。电子束曝照的温度优选是约20℃至约450℃，更优选约50℃至约400℃和最优选约200℃至约400℃。电子束能量优选是约.5Kev至约30Kev，更优选约3至约10Kev。电子的剂量优选是约1至约50,000μC/cm2和更优选约50-约20,000μC/cm2。在电子束工具中的气体环境能够是下述气体中的任何一种：氮气，氧气，氢气，氩气，氢气和氮气的混合物，氨气，氙气或这些气体的任何混合物。电子束电流优选是约1-约40mA，和更优选约5-约20mA。优选地，电子束曝照步骤是利用来自均匀大面积电子束源的宽而大的电子束辐射束来进行的，后者覆盖了约4英寸至约256平方英寸的面积。
通过使用光刻胶组合物的众所周知的光刻技术在电介质层中形成通路，即以图像方式形成图案和除去光刻胶的各个部分和随后顺序进行无机电介质蚀刻、有机电介质蚀刻和无机电介质蚀刻，从而形成了穿过这些层的空腔。它们可通过现有技术中熟知的方式来形成，如通过涂敷光刻胶，以成图像方式暴露于光化辐射(如通过合适的掩模)，将光刻胶显影和蚀刻掉无机电介质的各个部分以形成空腔。光刻胶组合物可以是正性或负性并一般能够在市场上可买到的。合适的正性光刻胶是现有技术中已知的并包含邻醌二叠氮化物辐射敏化剂。邻醌二叠氮化物敏化剂包括邻醌-4-或-5-磺酰基-二叠氮化物，公开于US专利2,797,213；3,106,465；3,148,983；3,130,047；3,201,329；3,785,825；和3,802,885。当使用邻醌二叠氮化物时，优选的粘合树脂包括水不溶性，含水碱溶性或可溶胀的粘合树脂，它优选是线型酚醛清漆。合适的正性光介电树脂能够例如以商品名AZ-P4620从Clariant Corporation of Somerville，New Jersey商购。光刻胶然后以成图像方式通过掩模暴露于光化辐射如光谱的可见区、紫外区或红外区的光，或通过电子束、离子或中子束或X射线辐射扫描。光化辐射可以呈现非相干光或相干光形式，例如，来自激光的光线。光刻胶然后通过使用合适的溶剂如碱水溶液以成图像方式显影。任选地，光刻胶被加热以固化它的图像部分，之后显影除去非图像部分并确定出通路掩模。然后通过现有技术中熟知的蚀刻技术来形成通路。接着，通过等离子体蚀刻法从无机电介质表面上完全除去光刻胶。能够进行该类蚀刻的等离子体发生器描述在US专利5,174,856和5,200,031中。
接着，如图2B中所示，在第六至第八步骤中，按顺序依次除去在光刻胶的已除去部分之下的附加的第一电介质层、第二电介质层和第一电介质层的部分，从而形成了穿过该第一电介质层的至少一个通路。光刻胶层的剩余部分在步骤9中除去，然而，因为光刻胶是有机的，这可与第二有机层的除去同时进行。有机低-k电介质利用不除去无机低-k电介质的蚀刻化学方法来蚀刻，反之亦然。
接着，光刻胶施涂步骤10是金属沟槽构图所需要的。将另外的光刻胶施涂于附加的无机电介质层的顶面上并用光刻胶填充在有机电介质层和无机电介质层中的通路。图2C显示了在施涂光刻胶材料层和烘烤之后的结构。在步骤11中，以成图像方式使光刻胶通过金属沟槽掩模曝光，以成图像方式从附加无机电介质层的顶面上除去光刻胶一部分；以及穿过附加的无机电介质层的厚度除去一部分和留下一部分光刻胶。结果参见图2C。
步骤12需要除去位于从附加无机电介质层的顶面上除去的光刻胶的多个部分之下的无机电介质层的部分，从而在附加无机电介质层中形成沟槽。由于在无机和有机电介质之间的化学差异，低-k有机电介质的等离子体蚀刻速率能够调节到显著低于无机电介质的等离子体蚀刻速率。结果，一旦在有机电介质的顶面上的附加无机电介质被清除，阻蚀刻。在这一方法中不需要阻蚀刻体。结果参见图2D。
下一步骤13从附加无机电介质层的顶面上和从通路中除去光刻胶的剩余部分，结果示于图2E中。之后，在沟槽的内壁和底面上和在通路的内壁和底面上内衬隔离金属衬里，并用填充金属来填充沟槽和通路以与隔离金属的衬里接触，获得了图1所示的层次结构。合适的填充金属包括典型用于形成微电子设备的铝，铝合金，铜，铜合金，钽，钨，钛或其它金属或它们的混合物。该金属可通过诸如蒸汽沉积，喷镀，蒸发等之类的技术来施涂。铜是最优选的。金属层的厚度优选是约3,000到15,000埃。通过在通路和沟槽的内壁和底面上首先形成隔离金属种子层来施涂金属。然后施涂剩余部分的金属。这里使用的术语“金属”包括金属的汞齐。隔离金属用于防止导电性金属扩散到电介质层中。隔离金属例如是Ti或氮化物如TaN或TiN。铜互连体加工用于在铜互连体的顶面上形成自对准(self-aligned)的金属隔离体。对于在顶面上的金属隔离体，常用的氮化硅隔离体是不需要的。要理解，这些步骤可以重复进行以在衬底上彼此重叠地提供一系列的合适的层和导电路径，得到图1的层次结构。图1中所示的结构具有几个明显的特征。当需要隔离层时，能够以在本发明中采用的方法来使用低-k电介质膜，本发明使用两种不同的低-k电介质膜用于IMD。在常规方法中，CVD氧化物或氮化硅一般被用作隔离层。这些现有技术的无机电介质的主要缺点是氧化硅和氮化硅分别有4和7的高介电常数。对于隔离层的功能，迄今为止提供高介电常数材料如氮化硅作为开口的金属沟槽中的阻蚀刻体。在图1的结构中，没有必要具有该阻蚀刻体，因为用于通路-层面IMD的有机低-k电介质蚀刻得比无机低-k电介质缓慢得多，因此它本身是阻蚀刻体。
本发明的第二方法实施方案是由图3A至3D的方法步骤表示。再一次，工艺流程函盖从第一通路层面到互连体层面，然而，对于更高层面的通路和互连体可以再一次重复同样的加工步骤。可使用与以上所述的第一方法实施方案相同的衬底、有机电介质和无机电介质材料。如图3A中所示，可以用衬底开始，它可包含在衬底上的金属线的图案，与上述实施方案一样。在步骤1中，在衬底上形成第一无机电介质层，和在步骤2中，在第一电介质层上沉积光刻胶层。在步骤3中经由通路掩模将光刻胶以成图像方式曝光，然后除去与第一电介质层的至少一个通路对应的光刻胶的一部分。在步骤4中，类似地除去第一电介质层在光刻胶的已除去部分之下的部分，因此形成了贯穿第一电介质层的至少一个通路。在步骤5中，然后除去光刻胶层的剩余部分；如图3B中所示，在步骤6中，然后在第一电介质层上和在至少一个通路中形成了第二电介质层。在步骤7中，在第二电介质层上形成附加的第一电介质层。在步骤8中，在附加的第一电介质层上沉积光刻胶的附加层。步骤9以成图像方式除去与附加第一电介质层和第二电介质层的至少一个沟槽对应的附加的光刻胶的部分。在顺序除去附加第一电介质层和第二电介质层在附加的光刻胶层的已除去的部分之下的部分，因此形成了通过附加第一电介质层和第二电介质的至少一个沟槽之后，步骤10和11的结果示于图3C和3D中。在此时还除去附加的光刻胶层的剩余部分。按以上所述，在沟槽的内壁和底面上和在通路的内壁和底面上内衬隔离金属衬里，并用与隔离金属的衬里接触的填充金属来填充沟槽和通路，生产图1所示的结构。对于附加的通路和金属互连体层面可重复该方法。
本发明的第三方法实施方案是由图4A至4E的方法步骤表示。工艺流程显示了第一通路层面和互连体层面的形成，然而，对于更高层面的通路和互连体能够再次重复进行同样的加工步骤。
图4A显示了在步骤1(它是第一无机低-k电介质的沉积)、步骤2(它是第二有机低-k电介质在第一电介质层上的沉积)、步骤3(它是位于第二电介质材料上的第一电介质材料的附加层的沉积)之后的临时结构。然后在步骤4中在附加的第一电介质层上沉积光刻胶层并烘烤，并且在步骤5中以成图像方式除去与附加第一电介质层和第二电介质层的至少一个沟槽对应的光刻胶的部分。图4B显示了在除去附加的第一电介质层在光刻胶的已除去部分之下的多个部分的步骤6之后的结果。步骤7蚀刻了在光刻胶的已除去部分之下的第二电介质层，因此形成了通过附加第一电介质层和第二电介质层的至少一个沟槽；然后除去光刻胶层的剩余部分。步骤8在第一电介质层和附加第一电介质层上沉积光刻胶的附加层，步骤9以成图像方式经由通路掩模将光刻胶的附加层曝光并除去与第一电介质层的至少一个通路对应的附加光刻胶的部分。结果参见图4C。步骤10除去第一电介质层在附加光刻胶层的被除去部分之下的部分，因此形成了贯穿第一电介质层的至少一个通路。步骤11和12是任选的，并可根据需要用于除去第二有机电介质层和第一无机电介质层的另外的部分。结果参见图4D。图4E显示了在除去附加的光刻胶层的剩余部分的步骤13之后的结果。在用金属填充在通路层面有机电介质层和薄的无机电介质层中的通路和在有机电介质阻蚀刻层和金属层面无机电介质层中的沟槽之后，获得了图1的结构。
尽管本发明已参考优选的实施方案进行了具体的叙述和描述，但是现有技术领域中的那些技术人员能够容易地认识到，在不脱离本发明的精神和范围的前提下能够作各种变化和修改。希望权利要求被解释为覆盖所公开的实施方案，以上所讨论的替代方案和它们的全部等同物。

Claims (28)

1.微电子设备，它包含(a)衬底；(b)位于衬底上的第一电介质材料的层；(c)位于第一电介质层上的第二电介质材料的层；其中第一电介质材料和第二电介质材料具有本质上不同的耐蚀刻性质；(d)位于第二电介质材料上的第一电介质材料的附加层；(e)贯穿第一电介质材料层和第二电介质材料层的至少一个通路，和通过第一电介质材料的附加层延伸至至少一个通路的至少一个沟槽；(f)在沟槽的内壁和底面上和在通路的内壁和底面上的隔离金属的衬里；(g)与隔离金属的衬里接触的填充沟槽和通路的填充金属。
2.权利要求1的微电子设备，它包含：在第一电介质材料的附加层和填充金属上的第一电介质材料的另外的层；在该另外的无机层上的第二电介质材料的另外的层；在第二电介质材料的该另外的层上的第一电介质材料的另一层；贯穿第一电介质材料的该另外的层和第二电介质材料的该另外的层的至少一个附加通路，和通过第一电介质材料的该另一层延伸至至少一个该附加通路的至少一个附加沟槽；在该附加沟槽的内壁和底面上和在该附加通路的内壁和底面上的隔离金属的衬里；与隔离金属的衬里接触的填充该附加沟槽和该附加通路的填充金属。
3.权利要求1的微电子设备，其中第一电介质材料是无机的和第二电介质材料是有机的。
4.权利要求1的微电子设备，其中填充金属选自铝、铝合金、铜、铜合金、钽、钨、钛和它们的混合物。
5.权利要求1的微电子设备，其中电介质层包含选自以下的材料：含硅的聚合物、烷氧基硅烷聚合物、倍半硅氧烷聚合物、硅氧烷聚合物、聚(亚芳基醚)、氟化聚(亚芳基醚)、纳米多孔硅石和它们的结合物。
6.权利要求1的微电子设备，其中衬底包含砷化镓、锗、硅、硅锗、铌酸锂、含有硅的组合物或它们的结合物。
7.权利要求1的微电子设备，其中隔离金属包含选自钛、一氮化钛、钽和一氮化钽的材料。
8.生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上形成第二电介质层；(c)在第二电介质层上形成附加的第一电介质层；(d)在附加的第一电介质层上沉积光刻胶的层，并以成图像方式除去与第一电介质层的至少一个通路对应的光刻胶的部分；(e)按顺序依次除去附加的第一电介质层、第二电介质层和第一电介质层在光刻胶的已除去部分之下的部分，因此形成了穿过第一电介质层的至少一个通路；然后除去光刻胶层的剩余部分；(f)在附加的第一电介质层上沉积光刻胶的附加层，并以成图像方式除去与附加第一电介质层的至少一个沟槽对应的附加的光刻胶的部分；(g)除去附加的第一电介质层在附加光刻胶层的已除去部分之下的部分，因此形成通过附加的第一电介质层的至少一个沟槽；(h)任选除去第二电介质层在附加光刻胶层的已除去部分之下的部分；(i)除去附加光刻胶层的剩余部分；(j)在沟槽的内壁和底面上和在通路的内壁和底面上施加隔离金属衬里；(k)用与隔离金属的衬里接触的填充金属填充沟槽和通路。
9.权利要求8的方法，进一步包含在附加的第一电介质层和填充金属上重复步骤(a)至(k)至少一次。
10.权利要求8的方法，其中第一电介质材料是无机的和第二电介质材料是有机的。
11.权利要求8的方法，其中填充金属选自铝、铝合金、铜、铜合金、钽、钨、钛和它们的混合物。
12.权利要求8的方法，其中电介质层包含选自以下的材料：含硅的聚合物、烷氧基硅烷聚合物、倍半硅氧烷聚合物、硅氧烷聚合物、聚(亚芳基醚)、氟化聚(亚芳基醚)、纳米多孔硅石和它们的结合物。
13.权利要求8的方法，其中衬底包含砷化镓、锗、硅、硅锗、铌酸锂、含有硅的组合物或它们的结合物。
14.权利要求8的方法，其中隔离金属包含选自钛、一氮化钛、钽和一氮化钽的材料。
15.生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上沉积光刻胶的层，并以成图像方式除去与第一电介质层的至少一个通路对应的光刻胶的部分；(c)除去第一电介质层在光刻胶的已除去部分之下的部分，因此形成了穿过第一电介质层的至少一个通路；和然后除去光刻胶层的剩余部分；(d)在第一电介质层上和在至少一个通路中形成第二电介质层；(e)在第二电介质层上形成附加的第一电介质层；(f)在附加的第一电介质层上沉积光刻胶的附加层，并以成图像方式除去与附加的第一电介质层和第二电介质层的至少一个沟槽对应的附加光刻胶的部分；(g)按顺序依次除去附加的第一电介质层和第二电介质层在附加光刻胶层的已除去部分之下的部分，因此形成了通过附加的第一电介质层和第二电介质层的至少一个沟槽；(h)除去附加光刻胶层的剩余部分；(i)在沟槽的内壁和底面上和在通路的内壁和底面上施加隔离金属的衬里；(j)用与隔离金属的衬里接触的填充金属填充沟槽和通路。
16.权利要求15的方法，进一步包含在附加的第一电介质层和填充金属上重复步骤(a)至(j)至少一次。
17.权利要求15的方法，其中第一电介质材料是无机的和第二电介质材料是有机的。
18.权利要求15的方法，其中填充金属选自铝、铝合金、铜、铜合金、钽、钨、钛和它们的混合物。
19.权利要求15的方法，其中电介质层包含选自以下的材料：含硅的聚合物、烷氧基硅烷聚合物、倍半硅氧烷聚合物、硅氧烷聚合物、聚(亚芳基醚)、氟化聚(亚芳基醚)、纳米微多硅石和它们的结合物。
20.权利要求15的方法，其中衬底包含砷化镓、锗、硅、硅锗、铌酸锂、含有硅的组合物或它们的结合物。
21.权利要求15的方法，其中隔离金属包含选自钛、一氮化钛、钽和一氮化钽的材料。
22.生产微电子设备的方法，它包含：(a)在衬底上形成第一电介质层；(b)在第一电介质层上形成第二电介质层；(c)在第二电介质层上形成附加的第一电介质层；(d)在附加的第一电介质层上沉积光刻胶的层，并以成图像方式除去与附加的第一电介质层和第二电介质层的至少一个沟槽对应的光刻胶的部分；(e)按顺序依次除去附加的第一电介质层和第二电介质层在光刻胶的已除去部分之下的部分，因此形成了通过附加的第一电介质层和第二电介质层的至少一个沟槽；然后除去光刻胶层的剩余部分；(f)在第一电介质层和附加第一电介质层上沉积光刻胶的附加层并以成图像方式除去与第一电介质层的至少一个通路对应的附加光刻胶的部分；(g)除去第一电介质层在附加光刻胶层的已除去部分之下的部分，因此形成了穿过第一电介质层的至少一个通路；任选除去附加的第一电介质层和第二电介质层在附加光刻胶层的已除去部分之下的部分；(h)除去附加光刻胶层的剩余部分；(i)在沟槽的内壁和底面上和在通路的内壁和底面上内施加隔离金属衬里；(j)用与隔离金属的衬里接触的填充金属填充沟槽和通路。
23.权利要求22的方法，进一步包含在附加的第一电介质层和填充金属上重复步骤(a)至(j)至少一次。
24.权利要求22的方法，其中第一电介质材料是无机的和第二电介质材料是有机的。
25.权利要求22的方法，其中填充金属选自铝、铝合金、铜、铜合金、钽、钨、钛和它们的混合物。
26.权利要求22的方法，其中电介质层包含选自以下的材料：含硅的聚合物、烷氧基硅烷聚合物、倍半硅氧烷聚合物、硅氧烷聚合物、聚(亚芳基醚)、氟化聚(亚芳基醚)、纳米多孔硅石和它们的结合物。
27.权利要求22的方法，其中衬底包含砷化镓、锗、硅、硅锗、铌酸锂、含有硅的组合物或它们的结合物。
28.权利要求22的方法，其中隔离金属包含选自钛、一氮化钛、钽和一氮化钽的材料。
CN00815311A 1999-09-08 2000-09-08 在双重镶嵌方法中的低介电常数的阻蚀刻层 Pending CN1387680A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/391,721 1999-09-08
US09/391,721 US6498399B2 (en) 1999-09-08 1999-09-08 Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits

Publications (1)

Publication Number Publication Date
CN1387680A true CN1387680A (zh) 2002-12-25

Family

ID=23547674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00815311A Pending CN1387680A (zh) 1999-09-08 2000-09-08 在双重镶嵌方法中的低介电常数的阻蚀刻层

Country Status (6)

Country Link
US (1) US6498399B2 (zh)
JP (1) JP2003509847A (zh)
KR (1) KR20020037356A (zh)
CN (1) CN1387680A (zh)
AU (1) AU7128800A (zh)
WO (1) WO2001018861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428422C (zh) * 2004-01-30 2008-10-22 国际商业机器公司 降低半导体器件中有效介电常数的器件和方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2399453B (en) * 2000-01-19 2004-11-03 Trikon Holdings Ltd Methods and apparatus for forming a film on a substrate
EP1837902B1 (en) 2000-08-21 2017-05-24 Dow Global Technologies LLC Use of organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2002299441A (ja) * 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法
US6839808B2 (en) * 2001-07-06 2005-01-04 Juniper Networks, Inc. Processing cluster having multiple compute engines and shared tier one caches
US20030096090A1 (en) 2001-10-22 2003-05-22 Boisvert Ronald Paul Etch-stop resins
US6734116B2 (en) * 2002-01-11 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene method employing multi-layer etch stop layer
US6787466B2 (en) * 2002-02-15 2004-09-07 Applied Materials, Inc. High throughout process for the formation of a refractory metal nucleation layer
KR101051276B1 (ko) 2002-04-02 2011-07-22 다우 글로벌 테크놀로지스 엘엘씨 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
KR100482179B1 (ko) * 2002-12-16 2005-04-14 동부아남반도체 주식회사 반도체 소자 제조방법
US7387740B2 (en) * 2003-01-17 2008-06-17 Sutech Trading Limited Method of manufacturing metal cover with blind holes therein
TW200505966A (en) 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
JP2004342873A (ja) * 2003-05-16 2004-12-02 Tokyo Electron Ltd 半導体装置およびその製造方法
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US7341941B2 (en) * 2005-08-19 2008-03-11 Texas Instruments Incorporated Methods to facilitate etch uniformity and selectivity
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
US8119531B1 (en) * 2011-01-26 2012-02-21 International Business Machines Corporation Mask and etch process for pattern assembly
US10532490B2 (en) 2016-04-06 2020-01-14 Davis-Standard, Llc Plasticating apparatus screw having grooves of varying angles and depths

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JPH10189543A (ja) * 1996-12-26 1998-07-21 Sony Corp コンタクトホールの形成方法
US5801094A (en) 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US6097095A (en) * 1999-06-09 2000-08-01 Alliedsignal Inc. Advanced fabrication method of integrated circuits with borderless vias and low dielectric-constant inter-metal dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428422C (zh) * 2004-01-30 2008-10-22 国际商业机器公司 降低半导体器件中有效介电常数的器件和方法

Also Published As

Publication number Publication date
US20020142577A1 (en) 2002-10-03
JP2003509847A (ja) 2003-03-11
WO2001018861A1 (en) 2001-03-15
KR20020037356A (ko) 2002-05-18
US6498399B2 (en) 2002-12-24
AU7128800A (en) 2001-04-10

Similar Documents

Publication Publication Date Title
US6287955B1 (en) Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
CN1165986C (zh) 用于自调准Cu扩散阻挡层的集成电路制造方法
US6831005B1 (en) Electron beam process during damascene processing
US6583047B2 (en) Method for eliminating reaction between photoresist and OSG
CN1387680A (zh) 在双重镶嵌方法中的低介电常数的阻蚀刻层
US6589862B2 (en) Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6097095A (en) Advanced fabrication method of integrated circuits with borderless vias and low dielectric-constant inter-metal dielectrics
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
US6452275B1 (en) Fabrication of integrated circuits with borderless vias
US6383912B1 (en) Fabrication method of integrated circuits with multiple low dielectric-constant intermetal dielectrics
US20030205815A1 (en) Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
AU2002232816A1 (en) Method for eliminating reaction between photoresist and organosilicate glass

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication