CN1387256A - 覆晶芯片及覆晶构装基板 - Google Patents

Abstract

一种覆晶芯片及覆晶构装基板,其中覆晶芯片具有多个核心电源/接地焊垫、至少一信号焊垫环、至少一电源焊垫环及至少一接地焊垫环,均配置于覆晶芯片的主动表面上,且上述的焊垫环均以这些核心电源/接地焊垫为中心,而呈同心环状分布于这些核心电源接地焊垫的外围。此外,覆晶构装基板的最顶层的导线层具有多个凸块垫,其位置分别对应于覆晶芯片的焊垫的位置,还可在凸块垫环的外围配设一非信号凸块垫环,并可在覆晶构装基板的任一导线层上,配设一成对的电源迹线或是接地迹线分别于一信号迹线的两侧,作为信号迹线的防护迹线。

Description

覆晶芯片及覆晶构装基板

技术领域

本发明是有关于一种覆晶芯片及覆晶构装基板，且特别是有关于一种具有多个焊垫环的覆晶芯片，以及一种对应于上述覆晶芯片而具有多个凸块垫环的覆晶构装基板。

背景技术

覆晶接合技术(Flip Chip，FC)是一种常见应用于芯片尺寸封装(Chip Scale Package，CSP)的芯片封装技术，其主要是利用面矩阵(Area Array)的排列方式，将芯片(die)的多个焊垫(die pad)设计配置于芯片的主动表面(active surface)，即芯片的具有主动组件(activedevice)的一面，并在各个焊垫上分别形成凸块(bump)，接着再将芯片上的凸块连接至承载器(carrier)上所对应的接点(contact)，使得芯片以翻覆(flip)的方式对应接合至承载器的表面。

由于覆晶接合技术具有缩小封装面积，提高封装密度，以及缩短信号传输路径等优点，使得覆晶接合技术已广泛地应用在芯片封装领域，特别是具有高脚位(High Pin Count)的芯片封装结构，例如以覆晶接合(FC)搭配球格数组(Ball Grid Array，BGA)的覆晶球格数组(FCBGA)的芯片封装型态，或以覆晶接合(FC)搭配针格数组(PinGrid Array，PGA)的芯片封装型态，均能有效地将单颗具有高达数百个焊垫的芯片加以封装。

无论是上述的覆晶球格数组(FCBGA)、覆晶针格数组(FCPGA)，或是其它应用到覆晶接合(FC)的芯片封装技术，通常是利用覆晶构装基板(substrate)来作为覆晶接合用的承载器，而覆晶接合用的覆晶构装基板(以下简称基板)主要系由多层图案化导线层及多层绝缘层所相互交错叠合而成，并以多个导电插塞分别贯穿上述的绝缘层，用以电性连接上述的相邻的导线层。此外，基板的顶面更配置有多个凸块垫(bump pad)，用以连接芯片上的凸块，而基板的底面则配设有多个焊球垫(ball pad)，其分别经由基板的内部线路，而绕线至基板的底面的焊球垫，并可在焊球垫上分别配设焊球(ball)等导电结构，用以连接至下一层级(next level)的电子装置，例如印刷电路板(PrintedCircuit Board，PCB)等。

请参考图1，其为已知的一种覆晶封装结构的局部剖示图。芯片10的主动表面12上系以面矩阵的方式配置有多个焊垫14，而覆晶构装基板20(以下简称基板20)则是由多层图案化的导线层24(如组件标号24a、24b、24c…)以及多层绝缘层26(如组件标号26a、26b、26c)相互交错叠合而成，并利用多个导电插塞(plug)36分别贯穿绝缘层26，用以电性连接导电层24。其中，导电插塞36的种类包括有导通插塞(via)36a及镀通插塞(Plating Through Hole，PTH)36b，两者依照插塞制程的不同而有尺寸上的差异。

请同样参考图1，导线层24的最顶层者(即最接近基板20的顶面21者)系为第一导线层24a，其具有多个凸块垫30，而凸块垫30的位置系分别对应焊垫14的位置，使得焊垫14可经由凸块16而连接至基板20上所对应的凸块垫30，再经由导线层24及导电插塞36所构成的线路，而将芯片10的部分焊垫14扇出(fan out)至芯片10的主动表面12下方以外的区域。另外，基板20更包括有一图案化的防焊层(Solder Mask)28，其覆盖于第一绝缘层26a及第一导线层24a上，并同时暴露出第一导线层24a的多个凸块垫30，用以保护第一导线层24a的其它部分及第一绝缘层26a。此外，基板20的底面22则具有多个焊球垫34，其系用以连接焊球(未绘示)等导电结构，用以连接至下一层级的电子装置。

请参考图2A，其为图1的芯片的仰视图。芯片110的主动表面112系以面矩阵的方式，配置有多个焊垫114(如组件标号114a、114b、114c、114d、…)，并依照功能上的不同，焊垫114系可区分为信号焊垫(signal pad)114a、电源焊垫(power pad)114b、接地焊垫(groundpad)114c及核心(core)电源/接地焊垫114d，其中信号焊垫114a、电源焊垫114b及接地焊垫114c均位于核心电源/接地焊垫114d的外围。值得注意的是，由于已知的信号焊垫114a、电源焊垫114b及接地焊垫114c均不规则地分布于芯片110的主动表面112上，因此，当芯片110上的原有焊垫(未绘示)经由重布线层(Re-Distribution Layer，RDL)(未绘示)，而重新分布于芯片110的主动表面112时，将相对增加芯片110的原有焊垫经由绕线至重配置后的焊垫114的线路长度，因而增加信号传递的路径长度，进而降低芯片110的电气效能(Electrical Performance)。

接着请参考图2B，其为对应图2A的芯片的覆晶构装基板的局部俯视图。覆晶构装基板120的顶面121系分布有多个凸块垫130(如组件标号130a、130b、130c、130d…)，而全部的凸块垫130均配置于覆晶构装基板120的芯片区域140之内，并对应图2A的芯片110上的焊垫114，而呈面矩阵的方式排列分布。此外，为对应连接图2A的芯片110的信号焊垫114a、电源焊垫114b、接地焊垫114c及核心电源/接地焊垫114d，更可将基板120的凸块垫130区分为信号凸块垫130a、电源凸块垫130b、接地凸块垫130c及核心电源/接地凸块垫130d，其中信号凸块垫130a、电源凸块垫130b及接地凸块垫130c均位于核心电源/接地焊垫130d的外围。值得注意的是，由于已知的信号焊垫114a、电源焊垫114b及接地焊垫114c均系不规则分布于芯片110的主动表面112上，如图2A所示，使得基板120上的信号凸块垫130a、电源凸块垫130b及接地凸块垫130c也将对应不规则地分布于基板120的顶面121。

发明内容

本发明的第一目的在于提出一种覆晶芯片，用以缩短覆晶芯片的内部线路的绕线长度，藉以缩短覆晶芯片的重配置线路层的绕线长度，进而提高芯片的电气效能，并可将电源焊垫及接地焊垫分别设计集中分布，除了有利于芯片的布线之外，也可使同组信号所参考的电源及接地较为平均，如此同样可以提高芯片的电气效能。

本发明的第二目的在于提出一种覆晶构装基板，其凸块垫位置分别对应第一目的的覆晶芯片的焊垫位置，并对应同样将电源凸块垫及接地凸块垫分别设计集中分布，故有利于基板的布线，并可将防护迹线(guard trace)配设于信号迹线的两侧，用以避免信号迹线与相邻的其它信号迹线发生串音(cross-talk)的现象，进而提高芯片的电气效能。

基于本发明的上述第一目的，本发明提出一种覆晶芯片，其具有一主动表面，而覆晶芯片更具有多个核心电源/接地焊垫、至少一信号焊垫环、至少一电源焊垫环及至少一接地焊垫环，均配置于主动表面上，其中信号焊垫环、电源焊垫环及接地焊垫环是以这些核心电源/接地焊垫为中心，而呈同心环状分布于这些核心电源/接地焊垫的外围。

基于本发明的上述第二目的，本发明更提出一种覆晶构装基板，其具有多个导线层，其依序相互重叠、多个绝缘层，其分别配置于二相邻导电层之间，用以电性隔离这些导线层，并与这些导线层相互交错叠合、及多个导电插塞，分别贯穿这些绝缘层，用以电性连接这些导电层，其中这些导线层的最顶层具有多个核心电源/接地凸块垫、至少一信号凸块垫环、至少一电源凸块垫环及至少一接地凸块垫环，其中信号凸块垫环、电源凸块垫环及接地凸块垫环是以这些核心电源/接地凸块垫为中心，而呈同心环状分布于这些核心电源/接地凸块垫的外围。

为让本发明的上述目的、特征和优点能明显易懂，下文特举一较佳实施例，并配合所附图标，作详细说明如下：

附图说明

图1为已知的一种覆晶封装结构的局部剖示图；

图2A为图1的芯片的仰视图；

图2B为对应图2A的芯片的覆晶构装基板的局部俯视图；

图3A、图3C、图3E、图3G、图3I、图3K及图3M为本发明的较佳实施例的一种芯片的仰视图；

图3B、图3D、图3F、图3H、图3J、图3L、图3N分别为对应图3A、图3C、图3E、图3G、图3I、图3K及图3M的芯片的覆晶构装基板的局部俯视图；

图4A为图3B的覆晶构装基板，其第一导线层的局部示意图；以及

图4B为图3B的覆晶构装基板，其第二导线层的局部示意图。图式的标示说明

10：芯片                    12：主动表面

14：焊垫                    16：凸块

20：覆晶构装基板            21：顶面

22：底面                    24、24a～24c：导线层

26、26a～26c：绝缘层        28：防焊层

30：凸块垫                  32：插塞垫

34：焊球垫                  36：导电插塞

36a：导通插塞               36b：镀通插塞

110：芯片                   112：主动表面

114、114a～114d：焊垫       120：覆晶构装基板

121：顶面                   130、130a～130d：凸块垫

150：芯片区域               210：芯片

212：主动表面               214、214a～214d：焊垫

215、215a～215f：焊垫环     220：覆晶构装基板

221：顶面                   230、230a～230d：凸块垫

231、231a～231f：凸块垫环

250：芯片区域               324a：第一导线层

324b：第二导线层            330：凸块垫

331、331a～331f：凸块垫环   332：插塞垫

333、331a～331f：凸块垫环   336：导电插塞

340、342：导电迹线          340a、342a：接地迹线

340b、342b：信号迹线        350：芯片区域

具体实施方式

请参考图3A，其为本发明的较佳实施例的一种芯片的仰视图。芯片210的主动表面212以面矩阵的方式，配设有多个焊垫214(如组件标号214a、214b、214c、214d…)，并组成多个焊垫环215。此外，依照功能的不同，还可将焊垫214区分为信号焊垫214a、电源焊垫214b、接地焊垫214c及核心电源/接地焊垫214d，其中信号焊垫214a、电源焊垫214b及接地焊垫214c均以核心电源/接地焊垫214为中心，而分布于核心电源/接地焊垫214d的外围。值得注意的是，由多个焊垫214所组成的信号焊垫环(如第二焊垫环215b、第三焊垫环215c及第六焊垫环215f)，其焊垫214有百分之五十以上是信号焊垫214a，而较佳的情况是信号焊垫环的焊垫214有百分之九十以上是信号焊垫214a，而电源焊垫环(如第五焊垫环215e)及接地焊垫环(如第一焊垫环215a及第四焊垫环215d)也是如此。此外，信号焊垫环可由单层、双层、三层或多层环状排列的焊垫214所组成，例如图3A的第二焊垫环215b及第三焊垫环215c可视为同一信号焊垫环，同样地，电源焊垫环及接地焊垫环也是如此。

请同样参考图3A，多圈焊垫环215呈同心环状排列分布于芯片210的主动表面212，而各圈焊垫环215均可分别设定为信号焊垫环、电源焊垫环及接地焊垫环。以图3A的芯片210为例，芯片210具有三信号焊垫环(如第二焊垫环215b、第三焊垫环215c及第六焊垫环215f)、一电源焊垫环(如第五焊垫环215e)及二接地焊垫环(如第一焊垫环215a及第四焊垫环215d)，其中图3A的芯片210的多圈焊垫环215的排列方式仅为众多同心环状的排列的方式之一，而其它同心环状排列的方式如图3C、图3E、图3G、图3I、图3K及图3M的芯片210所示。然而，本发明的芯片210的多圈不同功能的焊垫环215并不局限于图3A、图3C、图3E、图3G、图3I、图3K及图3M的同心环状排列的方式，也可为其它同心环状排列的方式。值得注意的是，本发明的较佳实施例可将最外圈的第六焊垫环215f设计为电源焊垫环或接地焊垫环，其主要目的在于让信号于导线传输时能有较佳的屏壁效应(Shielding)。

请同样参考图3A，本发明的较佳实施例是将多个相同功能的焊垫214共同排列组成同一功能的焊垫环215，并可将电源焊垫环215e的电源焊垫214b经由绕线而相互电性连接，更可将接地焊垫环215a(或接地焊垫环215d)的接地焊垫514b经由绕线而相互电性连接，使得各个信号焊垫214a所参考的电源焊垫214b及接地焊垫214c将较为平均，故有助于提高芯片的电气效能。

请同时参考图1、图3B，其中图3B为对应图3A的芯片的覆晶构装基板的局部俯视图。如图3B所示，覆晶构装基板220(以下简称基板220)是由图1的图案化的多层导线层24(如组件标号24a、24b、24c、…)及多层绝缘层26(如组件标号26a、26b、26c、…)所构成，其中这些导线层24依序相互重叠，而这些绝缘层26则分别位于二相邻导线层24之间，用以电性隔离这些导线层24，并与这些导线层24相互交错叠合。此外，基板220还具有多个图1的导电插塞36，例如导通插塞(via)36a及镀通插塞(PTH)36b，其分别贯穿图1的绝缘层26，用以电性连接图1的二相邻的导线层24。

请同样参考图1、图3B，如图3B所示，基板220的顶面221上的多个凸块垫230(如组件标号230a、230b、230c、…)，即图1的凸块垫30，其是由图1的第一导线层24a所构成，其中第一导线层24a为这些导线层24的最顶层，即最接近基板220的顶面221的导线层24。接着如图1所示，凸块垫30的分布位置分别对应焊垫14的分布位置，使得焊垫14可经由凸块16而连接至基板20上所对应的凸块垫30，再经由导线层24及导电插塞36等导电结构，而将芯片10的部分焊垫14扇出至芯片10的主动表面12下方以外的区域。

请再同样参考图1、图3B，为符合图3A的芯片210的多个焊垫214的分布位置，故基板220的凸块垫230也同样以面矩阵的方式，分布于基板220的顶面221的芯片区域250之内，并组成多个凸块垫环231。此外，更依照凸块垫230所连接至图3A的信号焊垫214a、电源焊垫214b、接地焊垫214c，也可将凸块垫130区分为信号凸块垫230a、电源凸块垫230b、接地凸块垫230c及核心电源/接地凸块垫230d，其中信号凸块垫230a、电源凸块垫230b及接地凸块垫230c均以核心电源/接地凸块垫230d，而分布于核心电源/接地凸块垫230d的外围。值得注意的是，由多个凸块垫230所组成的信号凸块垫环(如第二凸块垫环231b、第三凸块垫环231c及第六凸块垫环231f)，其凸块垫230有百分之五十以上是信号凸块垫230a，而较佳的情况是信号凸块垫环的凸块垫230有百分之九十以上是信号凸块垫230a，而电源凸块垫环(如第五凸块垫环231e)及接地凸块垫环(如第一凸块垫环231a及第四凸块垫环231d)也是如此。此外，信号凸块垫环系可对应图3A的芯片的信号焊垫环，可由单层、双层、三层或多层环状排列的凸块垫230所组成，例如图3B的第二凸块垫环231b及第三凸块垫环231c可视为同一信号凸块垫环，而电源凸块垫环及接地凸块垫环也是如此。

请同样参考图3B，基板220的多圈凸块垫环231的排列方式仅为众多同心环状排列的方式之一，而其它同心环状的排列方式也可如图3D、图3F、图3H、图3J、图3L及图3N所示。然而，本发明的基板220的多圈凸块垫环215并不局限于图3B、图3D、图3F、图3H、图3J、图3L及图3N的同心环状排列的方式，也可分别对应芯片210的焊垫214的分布的方式，而为其它同心环状排列的方式。

请依序参考图4A、图4B，其分别为图3B的覆晶构装基板，其第一导线层及第二导线层的局部示意图。如图4A所示，第一导线层324a(即图1的第一导线层24a)具有多个凸块垫330(即图1的凸块垫30)，并将其以同心环状排列的方式，区分为多圈凸块垫环331，即为图3B所示的多圈凸块垫环231，其中图4A仅绘示多圈凸块垫环331的局部结构，而凸块垫330均位于芯片区域350(即图3B的芯片区域250)之内。值得注意的是，若以图3B的覆晶构装基板220的六圈凸块垫环231为例，图4B的六圈凸块垫环331依序为接地凸块垫环331a、信号凸块垫环331b、信号凸块垫环331c、接地凸块垫环331d、电源凸块垫环331e及信号凸块垫环331f。

如图4B所示，第二导线层324b(如图1的第二导线层24b)具有多个插塞垫(via pad)332(如图1的插塞垫32)，其均位于芯片区域350(即图3B的芯片区域250)之内，其中图4A的第一导线层324a的凸块垫330分别经由导电插塞336(即图1的导通插塞36a)，而与图4B的第二导线层324b的插塞垫332相互电性连接。同样地，第二导线层324b的多个插塞垫332也构成有多个插塞垫环333，其分别对应于第一导线层324a的信号凸块垫环331a、电源凸块垫环331b及接地凸块垫环331c，而为信号插塞垫环333a、电源插塞垫环333b及接地插塞垫环333c。

请再依序参考图4A、图4B，如图4A所示，第一导线层324a的多条导电迹线340将外三圈凸块垫环231，包括接地凸块垫环231f、信号凸块垫环231e、信号凸块垫环231d的凸块垫230分别扇出至芯片区域350之外，而内三圈凸块垫环231包括接地凸块垫环231c、电源凸块垫环231b及信号凸块垫环231a的部分凸块垫230则是分别先经由导电插塞336，而向下电性连接至图4B的第二导线层300其内三圈接地插塞垫环333c、电源插塞垫环333b及信号插塞垫环333a的插塞垫332，再经由导电迹线342将接地插塞垫环333c及信号插塞垫环333a的插塞垫332分别扇出至芯片区域350之外。

如图4A所示，从接地凸块垫环331f的凸块垫330所连接的导电迹线340作为接地迹线340a，而从信号凸块垫环331d或信号凸块垫环331e的凸块垫330所连接出的导电迹线340则是作为信号迹线340b，为了防止信号迹线340b与相邻的其它信号迹线340b之间发生串音(cross-talk)的现象，即信号相互干扰的现象，因此，本发明的较佳实施例是将成对的接地迹线340a(非信号迹线)分别配设于欲防护的信号迹线340b的两侧，用以作为信号迹线340b的防护迹线，此外，连接至电源端的成对的电源迹线(未绘示)也可作为信号迹线340b的防护迹线。另外，成对的接地迹线340a之间所夹的信号迹线340b可为一条或数条以上，如图4A所示。

如图4B所示，同样可将成对连接于接地插塞垫环333c的插塞垫332的导电迹线342(即接地迹线342a)分别配置位于连接信号插塞垫环333a的插塞垫332的导电迹线342(即信号迹线342b)的两侧，即一对接地迹线340a可分别配置位于至少一条信号迹线340b的两侧，用以作为信号迹线304b的防护迹线，可防止信号迹线342b与邻近的其它信号迹线342b之间发生串音的现象。同样地，连接至电源端的成对的导电迹线342也可作为信号迹线342b的防护迹线。值得注意的是，作为防护迹线的接地迹线342a的宽度可大于信号迹线342b的宽度，如此将有助于降低接地迹线342a的电阻值。同样地，如图4A所示，作为防护迹线的接地迹线340a的宽度也可大于信号迹线340a的宽度，如此也同样有助于降低接地迹线340a的电阻值。

综上所述，本发明的覆晶芯片是将芯片上不同功能的焊垫分组，并分别利用多环排列的方式，将焊垫分别配置于芯片的主动表面上，藉以缩短芯片的重配置线路层的绕线长度，进而提高芯片的电气效能。此外，本发明还设计出一覆晶构装基板，其可对应上述的覆晶芯片的焊垫布局，而在基板的顶面配置分布有多个面矩阵排列的凸块垫，并使得大部分相同功能的凸块垫组成为同一凸块垫环，此外，更可将成对的电源迹线或接地迹线分别配设于信号迹线的两侧，用以作为信号迹线的防护迹线，因而降低其与邻近的信号迹线之间发生串音的现象，藉以提高芯片的电气效能。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的熟练技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种覆晶构装基板，其特征在于，包括：

多个导线层，依序相互重叠；

多个绝缘层，分别配置于二相邻的这些导电层之间，用以电性隔离这些导线层，并与这些导线层相互交错叠合；以及

多个导电插塞，分别贯穿这些绝缘层，用以电性连接这些导电层，

其中这些导线层的最顶层者具有多个核心电源/接地凸块垫、至少一信号凸块垫环、至少一电源凸块垫环及至少一接地凸块垫环，其中该信号凸块垫环、该电源凸块垫环及该接地凸块垫环以这些核心电源/接地凸块垫为中心，而呈同心环状分布于这些核心电源/接地凸块垫的外围，

其中至少一该信号凸块垫的外围配置至少一非信号凸块垫环，

其中至少一该导线层具有至少一信号迹线(signal trace)及至少一防护迹线(guard trace)，而该防护迹线配设于该信号迹线的相邻位置。

2.如权利要求1所述的覆晶构装基板，其特征在于：该信号凸块垫环由多个凸块垫所组成，而百分之五十以上的这些凸块垫为信号凸块垫。

3.如权利要求1所述的覆晶构装基板，其特征在于：该信号凸块垫环由多个凸块垫所组成，而这些凸块垫呈多层环状排列。

4.如权利要求1所述的覆晶构装基板，其特征在于：该电源凸块垫环由多个凸块垫所组成，而百分之五十以上的这些凸块垫为电源凸块垫。

5.如权利要求1所述的覆晶构装基板，其特征在于：该电源凸块垫环由多个凸块垫所组成，而这些凸块垫呈多层环状排列。

6.如权利要求1所述的覆晶构装基板，其特征在于：该接地凸块垫环由多个凸块垫所组成，而百分之五十以上的这些凸块垫为接地凸块垫。

7.如权利要求1所述的覆晶构装基板，其特征在于：该接地凸块垫环由多个凸块垫所组成，而这些凸块垫呈多层环状排列。

8.如权利要求1所述的覆晶构装基板，其特征在于：该防护迹线为电源迹线。

9.如权利要求1所述的覆晶构装基板，其特征在于：该防护迹线为接地迹线。

10.如权利要求1所述的覆晶构装基板，其特征在于：该非信号凸块垫环为电源凸块垫环。

11.如权利要求1所述的覆晶构装基板，其特征在于：该非信号凸块垫环为接地凸块垫环。

Images