CN1378245A - 在半导体中形成漏斗形介层窗的方法 - Google Patents

Abstract

一种在半导体组件中的漏斗形介层窗的制造方法,包括下列主要步骤;利用电浆加强式化学气相沉积在晶圆上沉积基部介电层;在基部介电层上沉积底部介电层;在底部介电层上沉积至少一层外形润饰的介电层;在外形润饰的介电层的顶端沉积一层顶部介电层;在顶部介电层上形成一层光阻层;同时利用湿式蚀刻与干式蚀刻工艺,在多层介电层中形成漏斗形介层窗。

Description

在半导体中形成漏斗形介层窗的方法

本发明是有关于一种修饰的方法，是有关于“湿式-附随-干式”的工艺(也可以称为一同时进行的“湿式与干式”工艺)，在半导体组件中，介层窗典型地是用以连结由介电层分开的二层导电层。本发明特别是有关于一种改善“湿式-附随-干式”蚀刻的工艺(利用同时进行的湿式与干式蚀刻工艺)，可用此工艺在半导体组件中制造漏斗形(一锥形部份或在垂直部份之上的碗形部份)介层窗。本发明也是有关于一种新工艺来改善介层窗制造的方法。本发明的主要优点为能制造具有平滑外形的介层窗，因可大幅改善存在于介层窗与光阻层之间以及湿式蚀刻区域与干式蚀刻区域之间的尖锐夹角。本发明的另一主要优点为能制造改良的介层窗，但不会大幅提高制造成本或过度地将工艺复杂化。

在制造超大型集成(ULSI)电路时，垂直地堆积或整合复数个金属有线电路或金属层，以形成多重金属构造，已成为一种改善电路性能并且增加电路功能的复杂性的方法。金属有线电路是由所谓的“介层窗”来连结，而介层窗穿越介电层而夹于两层邻近的金属层之间。

首先在介电层中形成一穿通洞，而穿通洞形成于介电层中，且同时位于导电层上。接着，于穿通洞中沉积导电材质以形成介层窗，为了提高于穿通洞中沉积导电物质的阶梯覆盖能力，特别是在溅镀沉积工艺中，所以穿通洞通常具有漏斗形的外形，诸如，通常垂直的下部份与由垂直的下部份的口放射出的锥形的部份。漏斗形的穿通洞典型地是以所谓的湿式-附随-干式蚀刻工艺来形成的，也就是同时利用湿式蚀刻工艺与干式蚀刻工艺来形成介电层。干式蚀刻工艺主要是非等向性蚀刻，当其施行于介电层中，可以形成一垂直的通路。湿式蚀刻工艺主要是等向性蚀刻，其可使主要垂直于干式蚀刻方向的通路变宽。当干式蚀刻进行时，随着介电层的深度增加，可借助减少湿式蚀刻的时间来降低湿式蚀刻累积的程度。以如此方式即可形成漏斗形介层窗(诸如，穿通洞)，其是由两部份组成，即均匀宽度的干式蚀刻(诸如，下)部份以及锥形或碗形宽度的湿式蚀刻(诸如，上)部份。湿式蚀刻(上)部份的宽度是由口(诸如，干式蚀刻下部份与湿式蚀刻上部份的交叉处)到介电层的顶部表面逐渐增加。

依照公知的湿式-附随-干式工艺所形成的漏斗形介层窗的缺点为锥形部份有一非常跿峭的向上曲线部份。如此跿峭的部份能降低阶梯覆盖能力，但是形成漏斗形的介层窗本是为了提高阶梯覆盖能力。为了在后续的溅镀沉积工艺中尽可能提高阶梯覆盖能力，锥形部份应越平滑越佳，而接近介层窗顶端的跿峭的向上曲线部份应大福地加以缓和。

依照公知的湿式-附随-干式工艺所形成的漏斗形介层窗的另一缺点为于干式蚀刻部份与湿式蚀刻部份之间有尖锐夹角，以及介层窗与光阻层之间(也就是介层窗于介电层顶端的表面的流出角)也有尖锐夹角。尖锐的流出角也与上述介层窗的锥形部份的跿峭的向上曲线部份有关。这些尖锐的夹角会造成总工艺的一些盲点而降低了产量。

在高竞争力的半导体工业中，重要的是要注意到每一种可能改善产量的方式。尤其较佳的是那些可以有效的运用成本的方式。

因此本发明的主要目的是在半导体组件中发展出一种制造外型改良的介层窗的方法。特别是本发明的主要目是在发展出一种制造具有平滑锥形部份的介层窗的方法，使得在后续的溅镀程序中，以导电物质填满介层窗时，能达到最佳的阶梯覆盖能力。利用本发明来制造介层窗，也能消除湿式蚀刻部份与光阻层之间的尖锐夹角，以及蚀刻部份与干式蚀刻部份的尖锐夹角。

本发明揭露的方法可以概括于下列主要步骤：

1、沉积一层底部介电层于晶圆上，底部介电层有一第一预定的蚀刻速率；

2、沉积至少一层外形润饰的介电层于底部介电层上；

3、沉积一层顶部介电层于包括至少一层外形润饰的介电层的顶端上，顶部介电层有一第二预定的蚀刻速率，其中第二预定的蚀刻速率高于第一预定的蚀刻速率；

4、形成一层光阻层于顶部介电层上，光阻层有一开口，以便能形成介层窗于多层介电层中；

5、同时利用湿式蚀刻与干式蚀刻程序，以形成漏斗形介层窗于多层介电层中。

在沉积底部介电层前，先沉积一层基部介电层于晶圆上。同时地进行湿式蚀刻与干式蚀刻程序，漏斗形介层窗的垂直部份是通常形成于基部介电层中，而漏斗形介层窗的锥形部份通常形成于多层介电层中。然而漏斗形介层窗的垂直部份能部份伸入多层介电层中，同样地，漏斗形介层窗的锥形部份也能部份伸入基部介电层中。外型润饰的介电层的较佳蚀刻速率是介于第一预定的蚀刻速率与第二预定的蚀刻速率之间。倘若外型润饰的介电层的层数多于一层，此多层外型润饰的介电层的较佳蚀刻速率应随着距离晶圆越远而越大。在最佳地情况下，对所有的介电层而言，应为连续地增加从底部介电层到顶部介电层的蚀刻速率，以获得非常平滑的介层窗外形。

在正常情况下，沉积比较多的介电层(诸如，基部介电层、底部介电层、至少一层外形润饰的介电层以及顶部介电层)在晶圆上，通常涉及冗长而且昂贵的工艺。因此，本发明的另一重要方面为能以相对简单的方式来形成这些多层介电层，所有这些介电层都是在略为改变沉积的条件下，以相同的沉积工艺来沉积的。

本发明更特别的是能利用观测方式来调整蚀刻速率，电浆加强式化学气相沉积的介电层的蚀刻速率(干式与湿式)可经由改变一个或两个工艺参数而调整之，譬如反应气体的分压、产生电浆的射频功率、温度以及气体成份的比例，等等。若选择适当的介电材质，则介电材质的蚀刻速率可经由改变一个或多个工艺参数而调整之。以有效地运用成本的方式，通过控制这些工艺参数，可依电浆加强式化学气相沉积工艺来形成最适宜的具有不同蚀刻速率分布的混合介电层，以便在后续工序中，能形成具有圆润外形的漏斗形介层窗，因此消除了介层窗的顶部以及垂直部份与碗形部份的交接处的尖锐角度。

为让本发明能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

图面说明：

图1为公知的漏斗形介层窗的制造侧视图；

图2为依照本发明的较佳实施例的一种漏斗形介层窗的制造侧视图。此漏斗形介层窗具有平滑的外型，而其交接处的尖锐夹角已获得改善；

图3为氧化硅的干式蚀刻速率与湿式蚀刻速率分别相对于氧/硅比例的变化图。而氧/硅比例为在进行电浆加强式化学气相沉积工艺的反应室内，氧气与硅化氢的比例，以形成氧化硅于硅基底上；以及

图4为依照本发明的较佳实施例连续改变电浆加强式化学气相沉积的工艺参数。

附图标记说明：

1：漏斗形介层窗

2：碗形上部份

3：垂直下部份

4：介层窗出口处的尖锐角度

5：碗形部份与垂直部份的交接处的尖锐角度

10：漏斗形介层窗

11：多层介电层构造

12：基部介电层

13：底部介电层

14：复数个外形润饰的介电层

15：顶部介电层

16：获得改善的介层窗出口处的角度

17：获得改善的碗形部份与垂直部份交接处的角度

实施例

本发明提供在半导体组件中新的的制造漏斗形介层窗的方法以改善介层窗的外形。本发明的漏斗形介层窗相较于公知的漏斗形介层窗有较平滑的锥状部份，或至少改善了介层窗的开端及湿式蚀刻(诸如碗形部份)与干式蚀刻(诸如垂直部份)交接处的尖锐角度，在后续的溅镀工序中，以导电物质填满介层窗时，能达到最佳的阶梯覆盖能力。

本发明的方法可以概括于下列主要步骤：

1、沉积一层基部介电层于晶圆上；

2、沉积一层底部介电层于基部介电层上，底部介电层有一第一预定的蚀刻速率；

3、沉积至少一层外形润饰的介电层于底部介电层上；

4、沉积一层顶部介电层于包括至少一层外形润饰的介电层的顶端上，顶部介电层有一第二预定的蚀刻速率，其中第二预定的蚀刻速率高于第一预定的蚀刻速率；

5、形成一层光阻层于顶部介电层上，光阻层有一开口，以便能形成介层窗于多层介电层中；

6、同时利用湿式蚀刻与干式蚀刻工艺，以形成漏斗形介层窗于多层介电层中。

请参照图1，其所绘示为公知漏斗形介层窗1的制造侧视图。介层窗1包括一碗形上部份是等向性湿式蚀刻(与干式蚀刻)多层介电层后而形成的，垂直的下部份3是主要由于非等向性干式蚀刻多层介电层后而形成的。图1显示碗形上部份的外形斜率连续的增加，以致在介层窗出口处有尖锐的角度4。图1亦显示在碗形湿式蚀刻部份2与垂直的干式蚀刻部份3的交接处有另一尖锐角度5。

请参照图2，其所绘示的即是依照本发明的较佳实施例的漏斗形介层窗的制造侧视图。介层窗10是形成于一润饰过的多层介电层构造11中，多层介电层构造11包括一层基部介电层12、一层底部介电层13、复数个外形润饰的介电层14以及一层顶部介电层15。图2显示一较平滑的介层窗外形10，而明显改善了交接处的尖锐角度16、17。虽然基部介电层12与底部介电层13以不同的名称来描述之，但若以相同的工艺参数来沉积基部介电层12与底部介电层13，则此二层即可合并为一层。虚线部份是依照公知的工艺所形成的介层窗外形。

基部介电层上的多层介电层也可以合称为非基部多层介电层构造。同时的进行湿式蚀刻与干式蚀刻工艺，漏斗形介层窗的垂直部份是通常形成于基部介电层中，而漏斗形介层窗的碗形部份通常形成于基部介电层上的多层介电层中(诸如非基部多层介电层构造)。然而漏斗形介层窗的垂直部份能部份伸入多层介电层中，同样地，漏斗形介层窗的碗形部份也能部份伸入基部介电层中。外型润饰的介电层的较佳蚀刻速率是介于第一预定的蚀刻速率与第二预定的蚀刻速率之间。倘若外型润饰的介电层的层数多于一层，此多层外型润饰的介电层的较佳蚀刻速率应随着距离晶圆越远而越大。在最佳地情况下，对所有的介电层而言，应为连续的增加从底部介电层到顶部介电层的蚀刻速率，以获得非常平滑的介层窗外形。

在本发明的工艺中，所选择的较佳介电材质的蚀刻速率能随着改变电浆加强式化学气相沉积工艺的一个或多个参数而调整之，譬如反应气体的分压、产生电浆的射频功率、温度以及气体成份的比例，等等。

作为上述关联的例子，请参照图3，其所绘示为四乙基硅酸盐(tetra-ethyl-ortho-silicate，TEOS)的干式蚀刻速率与湿式蚀刻速率分别相对于氧/硅比例的变化图，而氧/硅比例为在进行电浆加强式化学气相沉积程序的反应室内，氧气与硅化氢的比例，以形成氧化硅于硅基底上。同样地，可改变反应室射频的功率或改变温度或反应气体的分压来调整四乙基硅酸盐的干式蚀刻速率与湿式蚀刻速率。若选择适当的介电材质，而介电材质的蚀刻速率可经由改变一个或多个工艺参数而调整之，通过控制这些工艺参数，可依电浆加强式化学气相沉积工艺，形成最适宜的具有不同蚀刻速率分布的混合介电层，以便在后续工序中，能形成具有平滑外型的漏斗形介层窗，而改善了介层窗的顶部以及垂直部份与碗形部份的交接处的尖锐角度。

因为本发明并不需要费很大的功夫来增加外形润饰的介电层的层数，在实际的应用上，能控制介电层的蚀刻率的工艺条件是以连续的方式来调整之，诸如工艺可分成许多步骤，而每一步骤代表增加少许的紧接着的前一步骤的工艺参数，以致在外形润饰的介电层中，形成一蚀刻速率分布的梯度。请参照图4，工艺参数可为反应气体的分压、产生电浆的射频功率、温度以及气体成份的比例，等等。必要时，湿式浸泡工艺能用来细部地修饰蚀刻后的介层窗的外形。

介层窗的碗形部份的整个外形以及碗形部份与垂直部份的交角，能进一步由调整基部介电层的蚀刻速率来控制之。必要时，基部介电层中也有蚀刻速率分布的梯度，诸如干式蚀刻的蚀刻速率随着距离晶圆越远而越小，可进一步减少碗形部份与垂直部份的交角。增加干式蚀刻速率可以减少干式蚀刻所需的时间，因此，减少了垂直于干式蚀刻方向的湿式蚀刻程度，也因此减少了碗形部份与垂直部份的夹角。

下列的范例将更详细的说明本发明。虽然下列的范例，包括本发明的较佳实施例，是为了说明本发明而揭露的例子，然其并非为了用以限定本发明。

在进行电浆加强式化学气相沉积程序的反应室内，借着调整含硅的SiH₄成份气体与含氧的O₂成份气体的气流比例，而沉积一系列的四乙基硅酸盐层于晶圆上。于以NH₄F作为缓冲之用的HF化学蚀刻溶液中，测试由不同化学气相组合而成的具有不同化学计量的氧化硅层的蚀刻速率。测试结果摘要于表一。表一

四乙基硅酸盐样品

四乙基硅酸盐-1

四乙基硅酸盐-2

四乙基硅酸盐-3

四乙基硅酸盐-4

四乙基硅酸盐-5

在气流中的氧/硅的相对比例(1为最高，而5为最低)	1	2	3	4	5
						蚀刻速率(毫微米/分钟)	898.9	433.9	332.1	301.1	273.3

如表一所示，在电浆加强式化学气相沉积工艺中，当气流中的氧/硅的比例增加，则相对应沉积的四乙基硅酸盐的蚀刻速率亦增加。同时进行湿式蚀刻与干式蚀刻包含有不同计量的四乙基硅酸盐层的晶圆，以形成具有平滑外形的碗形部份的漏斗形介层窗，如图2所示。图2亦显示若加宽垂直部份(诸如，干式蚀刻所形成的下部份)的宽度，不会影响由湿式蚀刻所形成的上部份的总体宽度。

虽然本发明为了说明，已以较佳实施例揭露如上，但依照本发明而作的各种明显的改进与变型是有可能的。所选择的实施例及其中的描述提供了本发明的原则以及实际应用的最佳说明，使得任何熟习此技艺者能利用本发明于各种的实施例中，也可以为了特殊用途而作各种改进。本发明的保护范围当以权利要求书为准。

Claims (20)

1.一种在半导体中形成漏斗形介层窗的方法，其特征在于：包括：

(a)沉积一基部介电层于一晶圆上；

(b)沉积一底部介电层于该基部介电层上，该底部介电层有一第一预定的蚀刻速率；

(c)沉积至少一外形润饰的介电层于该底部介电层上；

(d)沉积一顶部介电层于该至少一层外形润饰的介电层上，其中该顶部介电层有一第二预定的蚀刻速率，而且该第二预定的蚀刻速率高于该第一预定的蚀刻速率，其中该底部介电层，该至少一层外形润饰的介电层以及该顶部介电层合称为一非基部介电层；以及

(e)同时进行一湿式蚀刻与干式蚀刻工艺于一光阻层配合情况下，以形成漏斗形介层窗，漏斗形介层窗有一碗形上部份与一通常垂直的下部份，分别大约位于该非基部介电层与该基部介电层中。

2.如权利要求1所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该步骤(c)包括形成至少二层该外形润饰的介电层的次步骤。

3.如权利要求1所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中全部该介电层是以一共同的电浆加强式化学气相沉积工艺来沉积的。

4.如权利要求3所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该介电层的材质的蚀刻速率能以改变电浆加强式化学气相沉积工艺中的至少一工艺参数来调整。

5.如权利要求3所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该介电层的材质的蚀刻速率能以改变电浆加强式化学气相沉积工艺中的一反应气体的分压、产生电浆的射频功率、温度以及气体成份的比例来调整。

6.如权利要求3所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该介电层为四乙基硅酸盐是以一含硅的成份与一含氧的成份的气体组合沉积而得的。

7.如权利要求6所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该含硅的成份为SiH₄与该含氧的成份为O₂气体。

8.如权利要求1所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中选择该第二预定的蚀刻速率，使得接近该介层窗外形顶端的斜率减少。

9.如权利要求1所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该步骤(c)包括形成复数层外形润饰的介电层的次步骤，且该些外形润饰的介电层具有连续增加的蚀刻速率。

10.如权利要求1所述的在半导体中形成漏斗形介层窗的方法，其特征在于：其中该基部介电层包括复数层次层，且该些次层的蚀刻速率随着该次层与该晶圆的距离增加而减少。

11.一种包含形成于多层介电层构造中的一漏斗形介层窗的半导体组件，该漏斗形介层窗包含一碗形上部份与一通常垂直下部份，而该多层介电层构造包含一基部层以大约定义该通常垂直部份，以及一非基部层以大约定义该碗形上部份，其特征在于：其中该非基部层，包括：

(a)一底部介电层具有一第一预定的蚀刻速率；

(b)至少一外形润饰的介电层沉积于该底部介电层上；以及

(c)一顶部介电层沉积于该至少一层外形润饰的介电层上，其中该顶部介电层有一第二预定的蚀刻速率，而且该第二预定的蚀刻速率高于该第一预定的蚀刻速率。

12.如权利要求11所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该介层窗由至少二层的该外形润饰的介电层组成。

13.如权利要求11所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中全部该介电层是以一共同的电浆加强式化学气相沉积工艺来沉积的。

14.如权利要求13所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该介电层的材质的蚀刻速率能以改变电浆加强式化学气相沉积工艺中的至少一工艺参数来调整。

15.如权利要求13所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该介电层的材质的蚀刻速率能以改变电浆加强式化学气相沉积工艺中的一反应气体的分压、产生电浆的射频功率、温度以及气体成份的比例来调整。

16.如权利要求13所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该介电层四乙基硅酸盐是以一含硅的成份与一含氧的成份的气体组合沉积而得的。

17.如权利要求16所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该含硅的成份为SiH₄与该含氧的成份为O₂气体。

18.如权利要求11所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中选择该第二预定的蚀刻速率，使得接近该介层窗外形顶端的斜率减少。

19.如权利要求11所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该介层窗是由复数层外形润饰的介电层所组成，且该些外形润饰的介电层具有连续增加的蚀刻速率。

20.如权利要求11所述的包含一漏斗形介层窗的半导体组件，其特征在于：其中该基部层包括复数层次层，该些次层的蚀刻速率随着该次层与该晶圆的距离增加而减少。

Images