CN1376582A - 喷墨头芯片的制造方法 - Google Patents

喷墨头芯片的制造方法 Download PDF

Info

Publication number
CN1376582A
CN1376582A CN 01112132 CN01112132A CN1376582A CN 1376582 A CN1376582 A CN 1376582A CN 01112132 CN01112132 CN 01112132 CN 01112132 A CN01112132 A CN 01112132A CN 1376582 A CN1376582 A CN 1376582A
Authority
CN
China
Prior art keywords
layer
chip
ink
jet head
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01112132
Other languages
English (en)
Other versions
CN1206105C (zh
Inventor
林富山
周沁怡
张英伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microjet Technology Co Ltd
Original Assignee
Microjet Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microjet Technology Co Ltd filed Critical Microjet Technology Co Ltd
Priority to CN 01112132 priority Critical patent/CN1206105C/zh
Publication of CN1376582A publication Critical patent/CN1376582A/zh
Application granted granted Critical
Publication of CN1206105C publication Critical patent/CN1206105C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

一种喷墨头芯片的制造方法,它包括形成一热障层、形成一多晶硅层、将多晶硅层的电阻区(层)部位遮蔽并对未遮蔽部位的多晶硅进行掺杂使之成为第一导电区(层)而使两者呈平整共存相接态、共存层上形成保护层等步骤。该方法是在形成薄膜时以同时加工的方式将电阻区(层)与导电区(层)设定在本身为电阻材质的多晶硅(Polycrystalline Silicon)的同一层材质上,以消除阶梯,并使芯片上的保护层保持平整状态,从而消除应力集中和容易破损的现象。

Description

喷墨头芯片的制造方法
本发明有关一种喷墨头芯片的制造方法。
在现有的芯片制作工艺中，如图1所示的大规模集成电路(LSI)制作工艺，是先在晶片硅基材上以SiO2形成一层热障层薄膜，然后再以溅镀的方式先后镀上电阻层(TaAl)与导电层(Al)，并以黄光及蚀刻的工艺限定所需尺寸，之后再以溅镀装置或化学气相沉积(CVD)装置镀上保护层(Si3N4/SiC)，在此一制作方式中，因导电层与电阻层为上下两层，在限定尺寸时会因侵蚀效应而形成斜度，故保护层在导电层与电阻层交界处会形成阶梯(Step)现象，如图2中圆圈处所示；此种阶梯现象在后续进行的保护层形成时易造成应力集中、阶梯覆盖(Step Coverage)不良，或结构松散等状况。而喷墨头芯片的制造上也有相同的情况，在美国专利第4,809,428号中所揭示的喷墨头薄膜制法中也显示出阶梯现象依然存在，由图3上视图与图4剖面图所示，可得知喷墨头芯片薄膜在制造时导电层20、22与电阻层34间仍存在着阶梯现象；而喷墨头在列印时，加热板接触的电阻层需经受高电流、高温、机械冲击及化学侵蚀的环境，在这种状况下，保护层极易在阶梯部份产生裂缝或孔洞，进而造成破裂，使匣体内墨水渗入芯片薄膜的电阻层与导电层，造成元件损坏的现象发生。
上述的阶梯现象普遍存在于现有的芯片制作技术中，仍有待研发新的制造方法加以克服；本发明的目的在于提供一种喷墨头芯片的制造方法，在喷墨头芯片制造时以同时加工的方式将芯片的电阻层与导电层设定于同一层材料上，使其在限定尺寸时不会产生斜度，进而在镀上保护层时能消除阶梯现象。
为实现上述目的，本发明的制造方法是包括下述的步骤：(1)形成一热障层于一基板上；(2)形成一为电阻材质的多晶硅层于该热障层上；(3)以黄光及蚀刻方式限定多晶硅所需的尺寸；(4)以光阻将多晶硅层上预计形成加热板的电阻区(层)部位遮蔽，而对其他未遮蔽部位的多晶硅层进行掺杂，使之成为第一导电区(层)，此时第一导电区(层)与电阻区(层)由同一多晶硅层所形成而使两者呈平整共存相接态；(5)在芯片的第一导电区(层)与电阻区(层)的共存层上形成保护层；(6)使用介层通孔(VIA Hole)技术在保护层上以黄光、蚀刻的方式将通路(VIA)限定出来；(7)以溅镀或其他方式形成接着层(Ta)与第二导电层(Au)；(8)以黄光、蚀刻的方式限定所需尺寸。
在本发明的喷墨头芯片的制造方法中，所述基板为一硅基板，而所述热障层是以氧化技术形成于所述硅基板上，所述热障层为一二氧化硅(SiO2)层；
在本发明的喷墨头芯片的制造方法中，于所述热障层上，以CVD或其他加工方式形成一层为电阻材质的多晶硅，此多晶硅层具有可通过掺杂(Doping)作用使荷电粒子增加而降低电阻率，而能变成为具有导电材料的特性，以将部份本体加工成导电层；借助黄光及蚀刻方式限定多晶硅层所需的尺寸，并以光阻将多晶硅层上预计形成加热板的电阻区(层)部位遮蔽，而对其他未遮蔽部位的多晶硅层进行掺杂，使的成为第一导电区(层)，此时第一导电区(层)与电阻区(层)因是由同一多晶硅层所形成，两者呈平整共存相接态；
在本发明的喷墨头芯片的制造方法中，在多晶硅层的第一导电区(层)与电阻区(层)的共生层上形成保护层，所述保护层是以CVD或溅镀等方式形成，所述保护层为一氮化硅(Si3N4)层，或为一碳化硅(SiC)层，或为一钽(Ta)层，或混合使用。
在本发明的喷墨头芯片的制造方法中，在保护层上使用介层通孔(VIA Hole)技术，以黄光、蚀刻的方式将通路(VIA)限定出来；形成接着层与导电层于保护层上，所述接着层与第二导电层是以溅镀或其他方式形成，所述接着层可为一钽(Ta)层，而所述第二导电层可为一金(Au)层，最后再以黄光、蚀刻的方式限定所需尺寸。
采用本发明的上述技术方案，于芯片硅基板上形成一层热障层薄膜后，以化学气相沉积(CVD)或其他加工方式形成一层为电阻材质的多晶硅(PolycrystallineSilicon)材质，以光阻遮蔽电阻层所需的部份限定其尺寸，再以离子植入或扩散或其他方式对导电层进行掺杂(Doping)以提高其导电性，从而使电阻层与导电层同时形成且位于同一层，这样，本发明喷墨头芯片的制造方法与现有技术相比较，可得知本发明制法的优点是将芯片薄膜的覆层在硅基板上由原先的四层减为三层，即为热障层、导电与电阻共存层与保护层，因而消除了阶梯现象，使保护层得以保持平整状态；且以多晶硅层做为第一导电区与电阻区共存层的基材，使第一导电区(层)与电阻区(层)能相间并存，也是本发明的另一优点。故本发明的制造方法具有简化制造程序，提升喷墨头芯片品质的功效。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行具体说明。
图1是为大型集成电路(LSI)制造工艺范例的示意图；
图2是现有的喷墨头芯片的结构示意图；
图3是为美国专利第4，809，428号所揭示的喷墨头芯片薄膜的俯视图；
图4是沿图3中4A-4A线所取的剖面图；
图5是为本发明喷墨头芯片结构的剖面图；
图6是为本发明喷墨头芯片结构的俯视图；
图7a是为本发明喷墨头芯片的一较佳实施例的制造流程1的示意图；
图7b是为本发明喷墨头芯片的一较佳实施例的制造流程2的示意图；
图7c是为本发明喷墨头芯片的一较佳实施例的制造流程3的示意图；
图7d是为本发明喷墨头芯片的一较佳实施例的制造流程4的示意图；
图7e是为本发明喷墨头芯片的一较佳实施例的制造流程5的示意图；
图7f是为本发明喷墨头芯片的一较佳实施例的制造流程6的示意图；
图7g是为本发明喷墨头芯片的一较佳实施例的制造流程7的示意图；
图7h是为本发明喷墨头芯片的一较佳实施例的制造流程8的示意图。
请参阅图5与图6所示，由剖面图与俯视图可得知本发明喷墨头芯片的结构在制造完成后，其电阻区(层)12与导电区(层)11是位于同一平面，且其厚度相同，因此在电阻区(层)12与导电区(层)11的交界处并不会形成阶梯，故镀布于其上方的保护层16能呈均匀且平整地分布，以确保加热板区域的平整性。
为获得上述喷墨头芯片的结构，本发明的制造流程如图7a至图7h所示，流程1是先在一硅基板10上以高温扩散或其他方式形成热障层15薄膜(SiO2)；流程2是在热障层15上以CVD或其他加工方式形成一层为电阻材质的多晶硅(Polycrystalline Silicon)材质18，此多晶硅层18本身具有可通过掺杂作用使荷电粒子增加而降低电阻率，可成为具有导电材料的特性；流程3是以黄光及蚀刻方式限定多晶硅层18所需的尺寸；流程4是以光阻25将多晶硅层18上预计形成加热板的电阻区(层)12部位遮蔽，而对其他未遮蔽部位的多晶硅层18以离子植入、扩散或其他方式进行掺杂提高其导电性，使之成为第一导电区(层)11，此时第一导电区(层)11与电阻区(层)12因是由同一多晶硅18所分别形成，两者呈平整共存相接态，故没有阶梯现象产生；流程5是再以CVD或溅镀等方式在芯片的第一导电区(层)11与电阻区(层)12上形成保护层16，流程6是在完成保护层16后，使用LSI制造工艺中常见的VIA Hole技术在保护层16上以黄光、蚀刻的方式将通路(VIA)限定出来，流程7是再以溅镀或其他方式形成接着层(Ta)40与第二导电层(Au)41，流程8是以黄光、蚀刻的方式限定所需尺寸，即完成整个制造程序。
本发明的制造方法已通过一较佳实施例予以揭示，然而它并非用以限制本发明，熟悉本技术的人员，在不脱离本发明的精神的情况下还可作出种种的等效变换，如多晶硅以同质性的材质取代，但这些等效变换都应包括在本发明的专利保护范围内。

Claims (12)

1.一种喷墨头芯片的制造方法，它包括下列步骤：
(1)形成一热障层于一基板上；
(2)形成一为电阻材质的多晶硅层于该热障层上；
(3)以黄光及蚀刻方式限定多晶硅层所需的尺寸；
(4)以光阻将多晶硅层上预计形成加热板的电阻区(层)部位遮蔽，而对其他未遮蔽部位的多晶硅进行掺杂，使之成为第一导电区(层)，此时第一导电区(层)与电阻区(层)由同一多晶硅所形成而使两者呈平整共存相接态；
(5)在多晶硅的第一导电层与电阻层的共存层上形成保护层；
(6)使用介层通孔(VIA Hole)技术在保护层上以黄光、蚀刻的方式将通路(VIA)限定出来；
(7)形成接着层与第二导电层于保护层的通路(VIA)上；
(8)以黄光、蚀刻的方式限定所需尺寸。
2.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(1)中，所述基板为一硅基板。
3.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(1)中，所述热障层为一二氧化硅(SiO2)层。
4.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(2)中，形成多晶硅的方式可以CVD或其他同效性加工方式进行。
5.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(2)中，多晶硅层为同性质的电阻材质所取代。
6.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(5)中，所述保护层为一氮化硅(Si3N4)层。
7.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(5)中，所述保护层可为一碳化硅(SiC)层。
8.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(5)中，所述保护层为一钽(Ta)层。
9.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(5)中，所述保护层为氮化硅(Si3N4)、碳化硅(SiC)和钽(Ta)的混合层。
10.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(7)中，形成接着层与导电层的方式是以溅镀或其他同效性方式进行。
11.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(7)中，所述接着层为一钽(Ta)层。
12.如权利要求1所述的喷墨头芯片的制造方法，其特征在于，于所述步骤(7)中，所述第二导电层为一金(Au)层。
CN 01112132 2001-03-26 2001-03-26 喷墨头芯片的制造方法 Expired - Fee Related CN1206105C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01112132 CN1206105C (zh) 2001-03-26 2001-03-26 喷墨头芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01112132 CN1206105C (zh) 2001-03-26 2001-03-26 喷墨头芯片的制造方法

Publications (2)

Publication Number Publication Date
CN1376582A true CN1376582A (zh) 2002-10-30
CN1206105C CN1206105C (zh) 2005-06-15

Family

ID=4659199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01112132 Expired - Fee Related CN1206105C (zh) 2001-03-26 2001-03-26 喷墨头芯片的制造方法

Country Status (1)

Country Link
CN (1) CN1206105C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304200C (zh) * 2003-08-25 2007-03-14 三星电子株式会社 喷墨打印头的保护层、含有保护层的打印头及其制造方法
CN101466547B (zh) * 2006-06-06 2011-03-23 惠普发展公司，有限责任合伙企业 粘着应力降低的打印头
CN103660574A (zh) * 2012-09-20 2014-03-26 研能科技股份有限公司 喷墨头芯片的结构
CN107310272A (zh) * 2016-04-27 2017-11-03 精工爱普生株式会社 Mems器件、液体喷射头以及液体喷射装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304200C (zh) * 2003-08-25 2007-03-14 三星电子株式会社 喷墨打印头的保护层、含有保护层的打印头及其制造方法
CN101466547B (zh) * 2006-06-06 2011-03-23 惠普发展公司，有限责任合伙企业 粘着应力降低的打印头
CN103660574A (zh) * 2012-09-20 2014-03-26 研能科技股份有限公司 喷墨头芯片的结构
CN107310272A (zh) * 2016-04-27 2017-11-03 精工爱普生株式会社 Mems器件、液体喷射头以及液体喷射装置

Also Published As

Publication number Publication date
CN1206105C (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
US6174743B1 (en) Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
TW423140B (en) High-performance dual-damascene interconnect structures
EP0721216B1 (en) A soft metal conductor and method of making
JP2002526649A (ja) 炭化珪素の堆積方法とバリヤ層およびパッシベーション層としての使用
JPH04363024A (ja) 半導体装置の製造方法
CN1114943C (zh) 半导体器件及其制造方法
US5308792A (en) Method for fabricating semiconductor device
JP2003525149A (ja) 所望のタンタル相を形成する方法
CN1518091A (zh) 金属镶嵌的制造方法及其结构
KR100331906B1 (ko) 반도체 장치의 제조 방법
EP0690503A1 (en) Improved interconnect line structure and process therefor
US6221794B1 (en) Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
CN1206105C (zh) 喷墨头芯片的制造方法
CN101572252B (zh) 刻蚀停止层、具有通孔的半导体器件及其形成方法
US5904558A (en) Fabrication process of semiconductor device
CN1216743C (zh) 喷墨头芯片
US6200894B1 (en) Method for enhancing aluminum interconnect properties
Dixit et al. A novel high pressure low temperature aluminum plug technology for sub-0.5/spl mu/m contact/via geometries
US6365483B1 (en) Method for forming a thin film resistor
US6171947B1 (en) Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
CN101459123B (zh) 通孔及双镶嵌结构的形成方法
US20060199360A1 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
CN1173395C (zh) 以覆盖层制造铜内连线的方法
JP2808401B2 (ja) 半導体装置の製造方法
KR100199910B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050615

Termination date: 20100326