CN1376581A

CN1376581A - 阶段式蚀刻方法

Info

Publication number: CN1376581A
Application number: CN 01111880
Authority: CN
Inventors: 徐聪平; 李英尧; 胡宏盛; 周忠诚; 陈苇霖
Original assignee: BenQ Corp
Current assignee: BenQ Corp
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2002-10-30
Anticipated expiration: 2021-03-23
Also published as: CN1169672C

Abstract

本发明提供一种阶段式蚀刻方法,其提供一基底,并在该基底相对的顶、底表面分别形成一图案化的第一保护层以及一第二保护层,随后对该基底进行一第一蚀刻工艺,以同时蚀刻部分该基底并完全去除该第一保护层,最后再进行一第二蚀刻工艺以继续蚀刻该基底,直至一预定厚度,以控制该基底被蚀刻后的厚度及芯片尺寸大小。

Description

阶段式蚀刻方法

本发明涉及一种阶段式蚀刻工艺，尤其涉及一种能广泛地应用于打印机喷墨头、微机电系统(Microelectromechanical System，MEMS)及半导体等相关工艺上的阶段式蚀刻工艺。

目前，硅晶片已被广泛地应用在各种集成电路、光电(opt electronics)、微电子元件(microelectronics)、微机电系统等等的产品制造上，蔚为主流，然而硅晶片于应用时，也并非毫无缺点。举例而言，硅晶片是一具有方向性的结晶材料，若以一氢氧化钾(KOH)蚀刻液对一表面为<100>晶格方向的硅晶片进行一各向异性蚀刻时，会由于氢氧化钾蚀刻液对硅晶片上各晶格方向的蚀刻速率不同，而在硅晶片表面产生一与原<100>面夹角54.74度的晶格方向<110>的斜面，而此晶格方向的斜面即会造成空间上的损失与浪费，而且当工艺中所使用的硅晶片尺寸越大，厚度越厚时，这一问题将更显著。

请参阅图1与图2，图1与图2为现有的喷墨头芯片的结构示意图，图1揭示于US Pat.No.6,019,907“Forming refill for monolithic inkjetprinthead”，如图1所示，现有技术的打印机喷墨头形成于一硅基底10之上，其包含有两导流槽11、12，用来输送至少一墨水(未显示)，两喷嘴腔14、15设于导流槽11、12的表面，用来喷出该流体，以及两电阻器16、17分别设于喷嘴腔14与导流槽11以及喷嘴腔15与导流槽12之间，用来提供该墨水喷出的能量。其中，两导流槽11、12构成一回填槽13，而回填槽13的功能为减少该墨水喷出后回填时，对邻近喷嘴腔14或15所产生的流体干扰现象。

请参阅图2，其揭露于US Pat No.5,658,471“Fabrication of thermalink-iet feed slots in a silicon substrate”，如图2所示，现有技术的打印机喷墨头形成于一硅基底20之上，其包含有一导流槽21，形成于硅基底20的中央，用来输送至少一墨水(未显示)、一介电层22形成于硅基底20之上，两加热器23、24形成于介电层22的表面，用来提供该墨水喷出的能量，而介电层22则系用以隔绝硅基底20与加热器23、24。其中，图1及图2虽分属不同的结构，但仍具有相类似的制作方式，并且均面临到相同的工艺瓶颈，即前述硅晶片上各晶格方向的蚀刻速率不同的问题。

如图3所示，图3为现有制作打印机喷墨头芯片的示意图。请参阅图3A，现有技术提供一宽度W₁、厚度T的硅基底30，并对其进行一标准清洗程序。接着如图3B所示，于硅基底30的顶、底面各形成相同材质的一保护层31、一图案化的保护层32P，以得到两孔槽33、34的表面图案，且两孔槽33、34间的距离为L₁，距硅基底30边缘的距离则为L₀。随后将硅基底30浸入一氢氧化钾(KOH)蚀刻液中，进行一蚀刻工艺，直至硅基底30完全被蚀穿为止，以得到一具有孔槽33、34的整体结构，如图3C所示。其中，形成保护层31、32P的材料可为二氧化硅(SiO₂)或氮化硅(Si₃N₄)。

然而，将图3所揭露的工艺应用于图1及图2所述的喷墨头晶片时，则会因为该蚀刻工艺所产生的晶格方向斜面，而造成结构设计上的一些限制以及空间的损耗。此外，由于后段加工工艺的需要，该喷墨头芯片必须在如图3C所示的L₀及L₁处上胶以与一墨匣(未显示)结合，进而达分色供墨及不漏墨的功效。故在芯片尺寸设计上，不但需考虑各向异性蚀刻时晶格方向的斜面所造成的空间损失，更需将其后段加工工艺时，上胶处所须的面积考虑进去(即必须有足够大的L₀及L₁)，以达到这一目的，上述两点为造成现有技术中芯片面积过大的原因。

因此，本发明的目的在于提出一种阶段式蚀刻方法，以解决上述(喷墨头)芯片面积过大的问题。

为实现上述目的，本发明提出一种阶段式蚀刻方法，首先在一基底相对的顶、底表面分别形成一图案化的第一保护层以及一第二保护层，接着对该基底进行一第一蚀刻工艺，以同时蚀刻该基底以及该第一保护层，该第一保护层被完全去除后，继续蚀刻该基底，直至一预定深度，以控制该基底被蚀刻后的厚度及芯片尺寸大小，进而能在维持原有的喷墨功能下，大幅缩减(喷墨头)芯片的尺寸与厚度。

本发明的优点是能控制该基底被蚀刻后的厚度及芯片尺寸大小，本发明的另一优点是能广泛地应用于打印机喷墨头、微机电系统及半导体等相关工艺上的阶段式蚀刻工艺。

以下结合附图来描述本发明的优选实施例。附图中：

图1与图2为现有喷墨头晶片的结构示意图；

图3为现有制作打印机喷墨头晶片的示意图；

图4为本发明的阶段式蚀刻工艺示意图；

图5为本发明的第二实施例的示意图；

图6为本发明的第三实施例的示意图；以及

图7为本发明的第四实施例的示意图。

附图标号说明：

10、20、30、40、50、60、70硅基底

11、12、21导流槽 13 回填槽

14、15喷嘴腔 16、17电阻器

22介电层 23、24加热器

W₁、W₂、W₃、W₄宽度

T₁、T₂、T₃厚度

L₀、L₁、L₂、L₃、L₄、L₅、L₆、L₇距离

31、32P、41、42P、51、52P、61、62P、71、72P保护层

33、34、43、44、53、54、63～65、73～78孔槽

图4至图7为本发明的阶段式蚀刻工艺示意图，请先参阅图4A，本发明提供一与图3A中的硅基底30相同宽度W₁及厚度T₁的一硅基底40，并对其进行一标准清洗程序。接着请参阅图4B，再于硅基底40的顶、底两面各形成不同材质的一保护层41、一图案化的保护层42P，并得到与图3B的孔槽33、34尺寸相同的两孔槽43、44的表面图案。其中，保护层41、42P对同一蚀刻液有不同的蚀刻速率，而且本发明中的硅基底主要做打印机喷墨头的芯片之用，故孔槽43、44主要作为喷墨头芯片中的导流槽之用。此外，本发明的硅基底也可由玻璃、陶瓷、金属或一具有单晶结构的半导体材料来取代。

然后参阅图4C，将硅基底40浸入一氢氧化钾蚀刻液中进行一蚀刻工艺。由于氢氧化钾蚀刻液会蚀刻硅基底40与保护层42P，且硅基底40的被蚀刻速率较保护层42P的被蚀刻速率大，所以，当硅基底40蚀刻至如图4C所示的T₂厚度时，保护层42P也会被移除，而保护层41被保留。最后请参阅图4D，继续进行一蚀刻工艺，待蚀刻至硅基底40完全被吃穿后取出，即可得基底厚度T₃(T₃＜T₁)，以及具有两孔槽43、44的结构体，且两孔槽43、44间的距离为L₂，距硅基底40边缘的距离为L₃。其中保护层41、42P的材料分别由金属、陶瓷或高分子材料所构成，而且若保护层41、42P的材料由同一种材料所构成，则保护层42P的厚度需小于保护层41；反之，若保护层41、42P由不同材料所构成，则保护层42P的被蚀刻速率必须大于保护层41。在此，上述的蚀刻工艺也可为一湿式蚀刻工艺、干式蚀刻工艺或机械式加工工艺所取代，且图4C与图4D中的蚀刻工艺中，至少有一为各向异性蚀刻即可。

相比于图3C所示的现有技术，在相同的保护层几何图形距离L₁下，利用本发明的方式所得到的两孔槽43、44距离L₂增大(L₂＞L₁)，且两孔槽43、44与硅基底40边缘的距离L₃亦变得较大(L₃＞L₀)。此外，利用本发明的方式所制备的喷墨头芯片，也具有一相比于现有技术的厚度较薄的硅基底。

然而，本实施例的硅基底面积仍然维持不变。

请参阅图5，图5为本发明的第二实施例的示意图。其提供一与图4A相同宽度W₁厚度T₁的硅基底50，接着于硅基底50的顶、底两面各形成不同材质的一保护层51、一图案化的保护层52P。随后在保护层52P上形成两孔槽53、54，并将两孔槽53、54间的距离从图4的孔槽43、44的L₁缩小为L₄，而两孔槽53、54的宽度大小维持不变，且两孔槽53、54距硅基底50边缘的距离为L₅，几何结构如图5B所示。此外，图案化的保护层52P由一照相腐蚀工艺(photo-etching-process，PEP)所完成，而其余工艺与图4中所揭露的步骤大同小异，待蚀刻完毕后即可得到一几何形状如图5D所示的结构体。

相比于图4D所揭露的第一实施例，图5D的两孔槽53、54间的最终距离L₆明显地减少(L₆＜L₂)。而若能在光掩模图案设计上使两孔槽53、54间的距离L₀与图3C中现有技术所得到的孔槽33、34间的距离L₁相等，则此时两孔槽53、54外侧所多出的宽度L₇部分，可做充分空间利用，以上胶并与一墨匣(未显示)相结合，进而达到分色供墨及不漏墨的效果。此外，本发明的第二实施例更可缩减硅基底50宽度尺寸W₂(W₂＜W₁)，以达到缩小芯片尺寸的目的。

兹将利用此设计的光掩模几何图案上的尺寸L₄、L₃及蚀刻后晶片宽度尺寸W₂与现有蚀刻工艺相比较列表如“表1”所示的本发明应用于双孔槽结构的结构尺寸表。

请参阅图6，图6为本发明的第三实施例的示意图。请参阅图6A，其也提供一与图5相同宽度W₁厚度T₁的硅基底60，再来参阅图6B，并于其顶、底两面形成不同材质的一保护层61、一图案化的保护层62P，随后于保护层62P上形成三孔槽63、64、65，并将各孔槽63、64、65间的距离从L₁缩小为L₄，而各孔槽63、64、65的宽度大小维持不变，且两旁孔槽63、65距硅基底60边缘的距离为L₅，其余工艺与图4中所揭露的步骤大同小异，待蚀刻完毕后即可得到一几何形状如图6C所示的结构体。

兹将利用此设计的光掩模几何图案上的尺寸L₄、L₅及蚀刻后芯片宽度尺寸W₃与现有技术相比较，列表如“表2”所示的本发明应用于三孔槽结构的结构尺寸表。

请参阅图7，图7为本发明的第四实施例的示意图，如图7A所示，其提供一与图6相同宽度W₁厚度T₁的硅基底70，再参阅图7B，并于其顶、底两面形成不同材质的一保护层71、一图案化的保护层72P，随后于保护层72P上形成六孔槽73、74、75、76、77、78，并将各孔槽间的距离从图4的L₁缩小为L₄，而各孔槽的宽度大小维持不变，且孔槽73、78距硅基底70边缘的距离为L₅，几何结构如图7B所示。其余工艺与图4中所揭露的步骤大同小异，待蚀刻完毕后即可得到一几何形状如图7C所示的结构体。

兹将利用此设计的光掩模几何图案上的尺寸L₄、L₅及蚀刻后芯片宽度尺寸W₄与现有蚀刻工艺相比较，列表如“表3”所示的本发明应用于六孔槽结构的结构尺寸表。

本发明的第五实施例，先对前面任一个实施例中的其中的一硅基底进行一第一蚀刻工艺，再对硅基底上的其中一保护层(非图案化的保护层)进行一第二蚀刻工艺，以先去除之，最后再对硅基底进行一第三蚀刻工艺，以蚀刻硅基底直至一预定厚度，其余工艺则与前面的实施例大同小异。

本发明的特征在于：利用两不同的保护层对同一蚀刻液的不同蚀刻速率，而制造出一缩减尺寸的芯片。此外，即使两保护层对同一蚀刻液有相同的蚀刻速率，也可以先移除其中的一个保护层的方式(即对该保护层进行一额外的蚀刻工艺)，而达到本发明的目的。而当晶片厚度越厚时，使用本发明所得到的芯片大小改变量比例越高，且当蚀刻光掩模的几何图案其孔槽数目越多时，晶片面积缩小率也越高。而配合未来晶片迈向大尺寸及高结构密度的工艺下，利用本发明所揭露的阶段式蚀刻制造方式对产能及产值的提升，定能提供莫大的帮助。

相比于现有技术，本发明可大幅缩减喷墨头芯片尺寸及增加喷嘴(即孔槽)的数目，对整体制造上也具有提高产能的功效。此外，藉由此技术，也可应用于常见的装置，如：过滤系统、打印机喷墨头系统、微流道系统及感测器等不同的装置上。本发明所揭露的阶段式蚀刻方式可减低各向异性蚀刻所造成的晶面倾斜角效应，而工艺所包括的步骤均与原蚀刻程序所用的步骤类似，不需额外复杂的工艺，且于最终得到的结构体在形状上也可经由蚀刻液及保护层的几何图案设计达到相似的功效。

虽然本发明已结合前述的优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神及范围内，可作出一些更动与润饰，因此本发明的保护范围应当由后附的权利要求的范围所界定。

单位：μm

单位：μm

Claims

1.一种阶段式蚀刻方法，该阶段式蚀刻方法是应用于一基底的蚀刻工艺，以控制该基底被蚀刻后的厚度及芯片尺寸大小，该阶段式蚀刻方法包括下列步骤：

在该基底相对的一顶、底表面分别形成一图案化的第一保护层以及一第二保护层；

对该基底进行至少一蚀刻工艺，以同时蚀刻该基底以及该图案化的第一保护层；以及

在该第一保护层被完全去除后，继续蚀刻该基底直至一预定厚度，以控制该基底被蚀刻后的厚度及芯片尺寸大小。

2.如权利要求1所述的阶段式蚀刻方法，其中该基底包括玻璃、陶瓷、金属或一具有单晶结构的半导体材料。

3.如权利要求1所述的阶段式蚀刻方法，其中该第一、第二保护层的材料分别由金属、陶瓷或高分子材料所构成。

4.如权利要求3所述的阶段式蚀刻方法，其中该第一、第二保护层的材料由同一种材料所构成，但该第二保护层的厚度大于第一保护层。

5.如权利要求3所述的阶段式蚀刻方法，其中该第一、第二保护层的材料由不同材料所构成，且该第二保护层的被蚀刻速率小于该第一保护层。

6.如权利要求1所述的阶段式蚀刻方法，其中该蚀刻工艺为一湿式蚀刻工艺、干式蚀刻工艺或机械式加工工艺。

7.如权利要求1所述的阶段式蚀刻方法，其中该蚀刻工艺为一各向异性蚀刻工艺。

8.一种阶段式蚀刻方法，该阶段式蚀刻方法应用于一基底的蚀刻工艺，以控制该基底被蚀刻后的厚度及芯片尺寸大小，该阶段式蚀刻方法包括下列步骤：

在该基底相对的一顶、底表面分别形成一第一保护层以及一第二保护层；

进行一光刻腐蚀工艺，以于该第一保护层形成一图案；以及

对该基底进行一蚀刻工艺，以同时蚀刻该第一保护层以及部分该基底；

其中在该蚀刻工艺完全去除该第一保护层之后，仍继续进行该蚀刻工艺一预定的时间，以蚀刻该基底至一预定厚度，进而控制该基底蚀刻后的厚度及芯片尺寸大小。

9.如权利要求8所述的阶段式蚀刻方法，其中该基底包括玻璃、陶瓷、金属或一具有单晶结构的半导体材料。

10.如权利要求8所述的阶段式蚀刻方法，其中该第一、第二保护层的材料分别由金属、陶瓷或高分子材料所构成。

11.如权利要求10所述的阶段式蚀刻方法，其中该第一、第二保护层的材料由同一种材料所构成，但该第二保护层的厚度大于第一保护层。

12.如权利要求10所述的阶段式蚀刻方法，其中该第一、第二保护层的材料由不同材料所构成，且该第二保护层的被蚀刻速率小于该第一保护层。

13.如权利要求8所述的阶段式蚀刻方法，其中该蚀刻工艺包括一各向异性蚀刻工艺。

14.如权利要求8所述的阶段式蚀刻方法，其中该蚀刻工艺为一湿式蚀刻工艺、干式蚀刻工艺或机械式加工工艺。

15.一种阶段式蚀刻方法，该阶段式蚀刻方法应用于一基底的蚀刻工艺，以控制该基底被蚀刻后的厚度及芯片尺寸大小，该阶段式蚀刻方法包括下列步骤：

在该基底相对的一顶、底表面分别形成一第一保护层及一第二保护层；

进行一光刻腐蚀，以于该第一保护层形成一图案；

对该基底进行一第一蚀刻工艺，以蚀刻该基底；

进行一第二蚀刻工艺，以去除该第一保护层；以及

进行一第三蚀刻工艺，以蚀刻该基底直至一预定厚度，进而控制该基底被蚀刻后的厚度及芯片尺寸大小。

16.如权利要求15所述的阶段式蚀刻方法，其中该基底包括玻璃、陶瓷、金属或一具有单晶结构的半导体材料。

17.如权利要求15所述的阶段式蚀刻方法，其中该第一、第二保护层的材料分别由金属、陶瓷或高分子材料所构成。

18.如权利要求15所述的阶段式蚀刻方法，其中该第一、该第二与第三蚀刻工艺包括一湿式蚀刻工艺、干式蚀刻工艺或机械式加工工艺。

19.如权利要求15所述的阶段式蚀刻方法，其中该第一蚀刻工艺与该第三蚀刻工艺中，至少有一个为一各向异性蚀刻。