CN1375973A - 实现atm层与物理层两种标准接口对接的转换模块 - Google Patents
实现atm层与物理层两种标准接口对接的转换模块 Download PDFInfo
- Publication number
- CN1375973A CN1375973A CN 01111120 CN01111120A CN1375973A CN 1375973 A CN1375973 A CN 1375973A CN 01111120 CN01111120 CN 01111120 CN 01111120 A CN01111120 A CN 01111120A CN 1375973 A CN1375973 A CN 1375973A
- Authority
- CN
- China
- Prior art keywords
- utopia
- processing unit
- cell
- port
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
一种实现ATM层与物理层两种标准接口对接的转换模块,包括有两个部分:分别承担从物理层端口器件接收信元存进缓冲区、再送至ATM层的接收部分,以及将从ATM层存入缓冲区的信元取出、并发送到物理层端口器件的发送部分,这两部分都是由三个子模块顺序连接组成:与各个物理层端口相连接的UTOPIA I接口处理单元、双端口先进先出FIFO存储器构成的缓冲区和与ATM层器件相连接的UTOPIA II接口处理单元;且这两部分都是在往缓存区存取信元的过程中同时完成上述两种接口标准的信元长度的转换。
Description
本发明涉及一种数字通信设备的部件，确切地说，涉及一种可以实现通用ATM层与物理层接口的两种标准接口，即UTOPIA I标准1与UTOPIA II标准2的接口对接的UTOPIA转换模块，属于以接口为特征的通信控制或通信处理装置的技术领域。
众所周知，由ATM论坛(ATM FORUM)提出的实现通用ATM层与物理层接口UTOPIA(UniversalTest & Operations PHY Interface for ATM)规范是在ATM技术领域中用于ATM层器件与物理层器件互连的接口标准。目前，同时存在和使用的有两种接口标准，即1994年3月提出的标准1：UTOPIA level I和1995年6月提出的标准2：UTOPIA level II。其中，UTOPIA I标准1的接口是8位数据位，信元为53字节，支持的最高速率是155Mbps，一个ATM层器件只能与一个物理层器件相接。而UTOPIA II标准2的接口是16位数据位，信元为54字节，支持的最高速率为622Mbps，允许一个ATM层器件通过轮询机制与多个物理层器件相接(有关UTOPIA接口规范，详见ATM论坛的UTOPIA接口规范I和II)。由于两者的数据位、信元长度和速率都不相同，以及有无轮询机制等因素，使得采用这两种标准接口的器件不能直接对接。然而，目前采用这两种接口标准的器件大量存在，在实际设计过程中也经常会遇到这种采用不同接口的问题，这样就给工程设计上带来了很大困难和麻烦。
本发明的目的是提供一种可以解决上述两种接口对接问题的转换模块—实现通用ATM层与物理层接口的两种标准接口对接的转换模块。
本发明的目的是这样实现的：一种实现通用ATM层与物理层接口的两种标准接口对接的转换模块，包括有两个部分：分别承担从物理层端口器件接收信元存进缓冲区、再送至ATM层的接收部分，以及将从ATM层存入缓冲区的信元取出、并发送到物理层端口器件的发送部分所组成，其特征在于：上述接收部分和发送部分的两部分都是由以下三个子模块顺序连接组成：与各个物理层端口相连接的UTOPIA I接口处理单元、双端口先进先出FIFO存储器构成的缓冲区和与ATM层器件相连接的UTOPIA II接口处理单元；且这两部分都是在往缓存区存取信元的过程中同时完成上述两种接口标准的信元长度的转换。
其中接收部分包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元，每个UTOPIA I接口处理单元都与一个双端口先进先出FIFO存储器构成的缓冲区相连接，而这些FIFO存储器构成的缓冲区的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元；该UTOPIA I接口处理单元是从各个物理层端口器件接收信元并存进FIFO缓冲区，同时完成两种接口标准的信元长度的转换功能。
其中发送部分包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元，每个UTOPIA I接口处理单元都与一个双端口先进先出FIFO存储器构成的缓冲器相连接，而这些FIFO存储器构成的缓冲器的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元；该UTOPIA I接口处理单元是从FIFO缓冲区中取出信元发送到物理层端口器件，同时完成两种接口标准的信元长度的转换功能。
各个物理层端口都对应着各自独立的UTOPIA I接口处理单元和FIFO缓冲区，对应于每一个物理层端口的收发方向，该模块分别提供一个四信元深度的FIFO缓冲区，以实现信元的缓冲，达到速率适配。
上述双端口先进先出FIFO存储器构成的缓冲区可以作到8位写入、16位读出，或者是16位写入、8位读出，藉此，该FIFO缓冲区实现两种标准的不同数据位的变换。
上述的UTOPIA II接口处理单元主要承担由ATM层器件发起的轮询和实现该轮询机制而必需的对UTOPIA II接口的翻译作用：由UTOPIA II接口处理单元对UTOPIA II主设备发出的地址线进行译码，对相应物理端口的收发FIFO缓存区信元产生片选信号，选择接收服务的物理端口。
该转换模块可以通过级连实现一个采用UTOPIA II接口标准的ATM层器件对多个采用UTOPIA I接口标准的物理层器件进行轮询。
上述多个转换模块的级连是通过给每一个模块分配基地址的方法实现的。
上述多个转换模块级连时，每一个物理端口对应一个UTOPIA I接口处理单元与FIFO缓冲单元，即各个UTOPIA I接口处理单元与FIFO缓冲单元仍是各自独立的。
本发明的转换模块能够实现UTOPIA I接口标准和UTOPIA II接口标准的相互适配转换，翻译UTOPIA II接口地址线上的轮询地址，对各物理端口进行轮询。除了接口时序适配之外，该接口转换模块还具有信元缓冲、速率适配、信元长度变换、总线宽度变换等多种功能。因为UTOPIA I接口最大只能支持155Mbps的数据速率，而UTOPIA II接口能够支持高达622Mbps的数据速率，因此在该转换模块中设有缓冲存储器，以实现不同速率和总线的平滑对接。该转换模块通过信元级握手方式与ATM层器件以UTOPIA II接口方式相连，同样通过信元级握手方式与物理层器件以UTOPIA I接口方式相连。此外，通过对该转换模块的级连，可以使一个采用UTOPIA II接口标准的ATM层器件对最多可达31个采用UTOPIA I接口的物理层器件进行轮询。
下面结合附图和实施例详细介绍本发明的结构、特征、工作原理和信号流程。
图1是本发明UTOPIA转换模块的结构组成总体方框示意图。
图2是本发明UTOPIA转换模块中的接收部分结构组成方框图。
图3是本发明UTOPIA转换模块中的发送部分结构组成方框图。
图4是本发明UTOPIA转换模块实现级连的结构示意图。
参见图1，本发明是一种实现通用ATM层与物理层接口的两种标准接口对接的转换模块，按照其数据的流向分为接收和发送两个方向，所以该转换模块是由分别承担从物理层端口器件接收信元存进缓冲区的接收部分1(参见图2)和从缓冲区中取出信元发送到物理层端口器件的发送部分2(参见图3)的两个部分所组成，其中接收部分和发送部分的两部分都是由以下三个子模块顺序连接组成：与各个物理层端口相连接的UTOPIA I接口处理单元11、21，双端口先进先出存储器FIFO构成的缓冲区12、22和与ATM层器件相连接的UTOPIA II接口处理单元13、23；且这两部分都是在往缓存区12、22存取信元的过程中同时完成上述两种接口标准的信元长度的转换的。
参见图2，本发明转换模块的接收部分1包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元11，每个UTOPIA I接口处理单元11都与一个双端口先进先出FIFO存储器构成的缓冲区12相连接，而这些FIFO存储器构成的缓冲区12的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元13；该UTOPIA I接口处理单元11是从各个物理层端口器件接收信元并存进FIFO缓冲区12，同时完成两种接口标准的信元长度的转换功能。而发送部分2的电路结构基本相同(参见图3)，也是包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元21，每个UTOPIA I接口处理单元21都与一个双端口先进先出FIFO存储器构成的缓冲区22相连接，而这些FIFO存储器构成的缓冲区22的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元23；该UTOPIA I接口处理单元21是从FIFO缓冲22中取出信元发送到物理层端口器件，同时完成两种接口标准的信元长度的转换功能。上述的UTOPIA II接口处理单元13、23主要承担由ATM层器件发起的轮询和实现该轮询机制而必需的对UTOPIA II接口的翻译作用：由UTOPIA II接口处理单元13、23对UTOPIA II主设备发出的地址线进行译码，对相应物理端口的收发FIFO缓存区信元产生片选信号，选择接收服务的物理端口等等。图中还绘示了各单元与其相邻接的端口器件或模块的接口信号线，其中，CLAV(cell available)为信元准备好信号，前面加R表示接收方向，加T表示发送方向，加F表示由FIFO存储器发出的(下同)；SOC(startof cell)为信元开始标志信号，；PRTY(parity)为奇校验信号；ENB(enable)为使能信号。
本发明的转换模块对于每一个物理层端口的收发方向，都分别对应提供一个彼此互相独立的UTOPIA I接口和一个四信元深度的FIFO缓冲区，以实现信元的缓冲，达到速率适配。而双端口先进先出存储器FIFO构成的缓冲区可以作到8位写入、16位读出，或者是16位写入、8位读出，藉此，该FIFO缓冲区实现两种标准的不同数据位的变换。
下面结合本发明的一个实施例，从接收和发送两个方向进一步说明其信号流程和工作原理。
首先介绍接收方向部分的FIFO缓冲区12：参见图2，本发明针对每一个物理端口的接收方向，都分别设有一个四信元深度的FIFO缓冲区，其是由双端口先进先出FIFO存储器构成的，写入FIFO的为8位的数据，而读出FIFO的为16位的数据。FIFO的读写使能是由UTOPIAII接口处理单元和UTOPIA I接口处理单元产生。针对FIFO存储器设有三个计数器：计数器A是指示FIFO中已经存放的字节数，计数器B是指示FIFO中已经存放的信元数，计数器C则是计算从FIFO中取出的字节数。
上电后计数器A、B和C均应初始化为0。在FIFO中每增加一个字节，计数器A的值加1，计数器A循环计数，其计数深度为4个信元的长度。而且，该计数器是由物理端口发来的信元开始标志信号rsoc1触发的，每次收到rsoc1信号，计数器A开始计数，且一直计到收满一个信元，然后停止计数，开始等待下一个rsoc1的出现，继续开始计数。当计满四个信元长度后，计数器A清零，从0重新开始计数。
在FIFO中每次开始存入一个新的信元，计数器B加1，而每次开始取出一个信元时，则计数器B减1。FIFO缓冲区向UTOPIA I接口处理单元发出的请求接收信号是rfclav1，向UTOPIAII接口处理单元发出的请求接收信号是rfclav2。当计数器B的值不为0的时候，FIFO缓冲区向UTOPIA II接口处理单元发出的请求接收信号rfclav2为高，否则为低；当计数器B已经为3的时候，FIFO缓冲单元向UTOPIA I接口处理单元发出的请求接收信号rfclav1为低，否则为高。
每从FIFO中读出一个字，计数器C加1，计数器C也是循环计数，其计数深度是四个信元的长度，而且该计数器C是由UTOPIA II接口处理单元部分送来的读信号rreadf触发的。每次收到读信号，计数器C开始计数，并且一直计到读出一个完整的信元，然后停止读取FIFO，计数器C计数停止，等待下一次读使能来时继续开始计数。当计满四个信元长度后，计数器C清零，从0重新开始计数。
接收方向部分的UTOPIA I接口处理单元11：该单元监测物理层器件发出的请求信号rclav1和该物理端口所对应的FIFO发出的请求信号rfclav1，当发现这两个信号都是高电平，且当前没有信元正在传递时，就开始从物理层器件接收数据，并放到FIFO缓冲区12中缓存。首先，UTOPIA I接口单元11向物理层器件发出接收允许信号renb1，然后等待物理层器件发出的rsoc1信号，当接收到rsoc1信号，计数器A就开始计数，同时向FIFO发出写信号rwritef，把数据缓存到FIFO中。在接收满一个完整信元的前一个时钟周期，把renb1信号变高，UTOPIA I接口单元又开始监测物理层器件与FIFO发出的请求信号，进行下一次的操作。同时，该单元还根据接收到的数据计算出奇校验位，并且与接收到的奇校验位rprty1相比较，如果两者不同，就发出校验出错的告警信号perror1。
需要注意的一点是，由于UTOPIA I接口标准是8位数据位，53个字节，而UTOPIA II接口是16位数据位，54字节，27字(16位)，所以就存在添加一个字节的问题。UTOPIA I接口单元在把从物理层器件接收到的信元送到FIFO缓冲的时候，在第五个字节后面加上一个空字节，与第五个字节一起构成了UTOPIA II接口的第三个字。这样就解决了两种接口标准的信元长度不同的问题。
接收方向部分的UTOPIA II接口处理单元13是工作于UTOPIA II接口的从方式，该单元对ATM层器件发出的五位地址线进行译码，并根据地址线上的轮询地址，向相应物理端口对应的FIFO缓冲区发出选中信号，被选中的FIFO缓冲区把相应的请求接收信号rfclav2上报给ATM层器件。如果当前没有端口正在进行数据传送，而且在下一个时钟周期，ATM层器件发来的接收允许信号renb2变低时，则在随后(renb2变低后)的一个时钟周期被选中端口对应的FIFO缓冲单元开始向数据线上送数据。
当ATM层器件选中一个物理端口开始对该端口(端口N)提供服务时(在地址线上的轮询地址为N的下一个时钟周期，接收允许信号renb2变低)，就把一个相应的表示正在对某一个端口进行服务的服务进行中标志位rrstart置1，在对该物理端口服务的整个过程中，该标志位一直保持为1，当信元传递到还剩下最后一个字的时候，则把该位置0。
每一个时钟周期，UTOPIA II接口处理单元13监测地址线上的轮询地址(地址N)和服务进行中标志位(rrstart)，如果rrstart表明当前没有物理端口正在进行数据传送时(rrstart为0)，该处理单元13就把ATM层送过来的接收允许信号rxenb2直接作为当前轮询地址所选中的物理端口(端口N)对应的FIFO缓冲单元的读信号，这样，如果在下一个时钟周期检测到rxenb2为低，则FIFO开始信元的传送，FIFO的读出数据将直接送上与ATM层相连的RXDATA2数据线，计数器C开始计数，rrstart位置1。一旦rrstart为1，则当前服务端口固定为端口N，rxenb也一直作为端口N所对应的FIFO的读信号，一直到完成一个完整信元的传递，计数器C停止计数，rrstart位置0，rxenb不再直接作为端口N的读信号，除非在下一次的轮询中再次选中该端口。
下面介绍发送方向部分，发送方向的各模块的工作原理与接收方向的基本相同，只是在时序上稍有一点差别。
参见图3，发送方向部分的FIFO缓冲区22也是针对每一个物理端口的发送方向，分别设有一个由双端口先进先出FIFO存储器构成的四信元深度的缓冲区，但其写入FIFO存储器的为16位的数据，而读出FIFO存储器的为8位的数据。FIFO的读写使能由UTOPIA I接口部分和UTOPIA II接口部分产生。针对该FIFO存储器22有三个计数器，一个是指示FIFO中已经存放的字节数的计数器D，一个是指示FIFO中已经存放信元数目的计数器E，一个是计算从FIFO中取出的字节数目的计数器F。上电后计数器D、E和F均初始化为0。FIFO中每增加一个字节，计数器D的值加1，计数器D循环计数，计数深度为4个信元的长度，而且，其计数是由ATM层发来的tsoc2触发，每次收到tsoc2信号，计数器D开始计数，并且一直计到收满一个信元，然后停止计数，开始等待下一个tsoc2的出现，继续开始计数。当计满四个信元长度后，计数器D清零，从0重新开始计数。tsoc2只能作为当前被选中物理端口对应的计数器D的触发信号。
FIFO中每次开始存入一个新的信元时，计数器E加1；每次开始取出一个信元时，计数器E减1。计数器E从0到3循环计数。当计数器E已经为3的时候，FIFO缓冲区22向UTOPIA II接口处理单元23发出的接收请求信号tfclav2变为低电平；当计数器E为其他值时，则接收请求信号tfclav2为高电平。在计数器E的值不为0的时候，FIFO缓冲区22向UTOPIA I接口处理单元21发出的发送请求信号tfclav1为高电平，否则为低电平。
每从FIFO中读出一个字，计数器F加1，计数器F也是循环计数，计数深度是四个信元的长度，而且，其计数是由UTOPIA I接口处理单元21送来的读信号触发，每次收到读信号，计数器F开始计数，并且一直计到读出一个完整的信元，然后停止读取FIFO，计数器F计数停止，等待下一次读使能来时继续开始计数。当计满四个信元长度后，计数器F清零，并从0重新开始计数。
发送方向部分的UTOPIA I接口处理单元21：该单元21监测物理层器件发出的请求信号tclav1和该物理端口对应的FIFO22发出的请求信号tfclav1，当发现这两个信号都是高电平，且当前没有信元正在传递时，开始从FIFO中取出信元，并把数据送往物理层器件。
首先，UTOPIA I接口单元21向FIFO22发出读信号，从FIFO22中读出信元，计数器D开始计数，然后向物理层器件发出允许发送信号tenb1，同时送出信元的第一个字节和tsoc1信号。在完成一个完整信元的送出后，把tenb1信号变为高电平，UTOPIA I接口单元又开始监测物理层器件发出的请求信号tclav1和该物理端口对应的FIFO发出的请求信号tfclav1，进行下一次的操作。同时，该单元还根据从FIFO中取出的数据计算出奇校验位，将该奇校验位随数据一起送往物理层端口器件。
同样需要注意的一点是，由于UTOPIA I接口处理单元21是8位数据位，53字节，而UTOPIAII接口处理单元23是16位数据位，27字(16位)，所以就存在去掉一个字节的问题。UTOPIAI接口单元21要把从FIFO22读出的信元的第六个字节去掉，把54字节变成53字节，再送到物理层端口器件。
发送方向部分的UTOPIA II接口处理单元23也是工作于UTOPIA II接口的从方式，该单元对ATM层器件发出的五位地址线译码，根据地址线上的轮询地址，向相应物理端口对应的FIFO缓冲单元发出选中信号，被选中的FIFO缓冲单元把相应的发送请求信号tfclav2上报给ATM层器件。如果当前没有端口正在进行数据传送，而且在随后一个时钟周期内，如果检测到ATM层器件发来的发送允许信号tenb2为低，那么该部分将开始检测信元开始标志tsoc2，当检测到tsoc2为高电平时，就把伴随tsoc2变为高电平而从数据线上送过来的数据写进FIFO缓冲单元。
当ATM层器件选中一个物理端口，并开始对该端口(端口N)提供服务时(即在地址线上的轮询地址为N的下一个时钟周期，发送允许信号tenb2变低)，就把一个相应的表示正在对某一个端口进行服务的服务进行中标志位trstart置1，在对该物理端口服务的整个过程中，该标志位一直保持为1，信元传递到最后一个字的时候，再把该位置0。
每一个时钟周期，UTOPIA II接口处理单元23监测地址线上的轮询地址(地址N)和服务进行中标志位(trstart)，如果trstart表明当前没有物理端口正在进行数据传送时(即trstart为0)，并且在地址线上的地址为N的下一个时钟周期tenb2变为低电平，那么端口N将被选定为接受服务的端口，trstart位置1，如果tsoc2随tenb2送过来，那么该单元23就把随tsoc2送过来的数据线上的数据写进FIFO缓冲单元22，计数器F开始计数；否则将等待tsoc2出现后，计数器F才开始计数；tsoc2是计数器F开始计数的触发信号，计数开始后，将一直进行到接收完一个完整的信元，随后停止计数，等待下一次该端口被选为接受服务端口，且检测到tsoc2时再接着计数。如果在tenb2信号降为低电平后的十个时钟周期内，tsoc2没有出现，UTOPIA II接口处理单元将取消该端口N继续接受服务的资格，trstart位被置0。
参见图4，本发明UTOPIA转换模块的另一个特点是：通过级连可以实现一个采用UTOPIAII接口标准的ATM层器件对最多可达31个采用UTOPIA I接口标准的物理层器件进行轮询。此时，该多个转换模块的级连是通过给每一个模块分配基地址的方法实现的。
级连时，每一个物理端口对应一个UTOPIA I接口处理单元与FIFO缓冲单元，即各个UTOPIA I接口处理单元与FIFO缓冲单元仍是各自独立的。级连主要取决于UTOPIA II接口处理单元。
从理论上讲，对UTOPIA转换模块的级连只需要通过地址线选中物理端口，再检测服务进行中标志位RRSTART或TRSTART，判断是否可以对当前轮询到的端口提供服务就可以了。但是在使用上，由于容量的限制，一个UTOPIA转换模块下挂的物理层器件可能只有很少的几个，这时候的级连就是几个器件之间的级连了。
如图4所示，其中的每一个转换模块下挂四个物理端口，可以通过给每一个转换模块分配基地址的方法来实现多个转换模块的级连。例如，对每一个转换模块增加三根地址线，即给每一个转换模块设置一个基地址，当UTOPIA II的轮询地址线上的高三位地址与某一个转换模块的地址一致时，表示轮询是在该转换模块内进行的，否则就是对其他转换模块进行的。这样，就可以很容易地实现8个UTOPIA转换模块的级连，把物理端口增加到多达31个。
本发明已经在申请人研制的ATM骨干交换机上进行试验性实施，以检验该转换模块的各项性能。实施的效果证明，本发明较好地解决了155M电接口板上物理层器件与ATM层器件采用不同接口标准、无法直接对接的问题，实现了发明目的。
Claims (9)
1、一种实现通用ATM层与物理层两种标准接口对接的转换模块，包括有两个部分：分别承担从物理层端口器件接收信元存进缓冲区、再送至ATM层的接收部分，以及将从ATM层存入缓冲区的信元取出、并发送到物理层端口器件的发送部分所组成，其特征在于：上述接收部分和发送部分的两部分都是由以下三个子模块顺序连接组成：与各个物理层端口相连接的UTOPIA I接口处理单元、双端口先进先出FIFO存储器构成的缓冲区和与ATM层器件相连接的UTOPIA II接口处理单元；且这两部分都是在往缓存区存取信元的过程中同时完成上述两种接口标准的信元长度的转换。
2、如权利要求1所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：其中接收部分包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元，每个UTOPIA I接口处理单元都与一个双端口先进先出FIFO存储器构成的缓冲区相连接，而这些FIFO存储器构成的缓冲区的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元；该UTOPIA I接口处理单元是从各个物理层端口器件接收信元并存进FIFO缓冲区，同时完成两种接口标准的信元长度的转换功能。
3、如权利要求1所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：其中发送部分包括有：一个或一个以上的工作于UTOPIA I主方式的UTOPIA I接口处理单元，每个UTOPIA I接口处理单元都与一个双端口先进先出FIFO存储器构成的缓冲器相连接，而这些FIFO存储器构成的缓冲器的另一端则都连接至一个工作于UTOPIA II从方式的UTOPIA II接口处理单元；该UTOPIA I接口处理单元是从FIFO缓冲区中取出信元发送到物理层端口器件，同时完成两种接口标准的信元长度的转换功能。
4、如权利要求1、或2、或3所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：各个物理层端口都对应着各自独立的UTOPIA I接口处理单元和FIFO缓冲区，对应于每一个物理层端口的收发方向，分别提供有一个四信元深度的FIFO缓冲区，以实现信元的缓冲，达到速率适配。
5、如权利要求1、或2、或3所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：上述双端口先进先出FIFO存储器构成的缓冲区可以作到8位写入、16位读出，或者是16位写入、8位读出，藉此，该FIFO缓冲区实现两种标准的不同数据位的变换。
6、如权利要求1所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：上述的UTOPIA II接口处理单元主要承担由ATM层器件发起的轮询和实现该轮询机制而必需的对UTOPIA II接口的翻译作用：由UTOPIA II接口处理单元对UTOPIA II主设备发出的地址线进行译码，对相应物理端口的收发FIFO缓存区信元产生片选信号，选择接收服务的物理端口。
7、如权利要求1所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：该转换模块可以通过级连实现一个采用UTOPIA II接口标准的ATM层器件对多个采用UTOPIA I接口标准的物理层器件进行轮询。
8、如权利要求7所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：上述多个转换模块的级连是通过给每一个模块分配基地址的方法实现的。
9、如权利要求1、或7所述的实现通用ATM层与物理层两种标准接口对接的转换模块，其特征在于：上述多个转换模块级连时，每一个物理端口对应一个UTOPIA I接口处理单元与FIFO缓冲单元，即各个UTOPIA I接口处理单元与FIFO缓冲单元仍是各自独立的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011111208A CN1154333C (zh) | 2001-03-17 | 2001-03-17 | 实现atm层与物理层两种标准接口对接的转换模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011111208A CN1154333C (zh) | 2001-03-17 | 2001-03-17 | 实现atm层与物理层两种标准接口对接的转换模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1375973A true CN1375973A (zh) | 2002-10-23 |
| CN1154333C CN1154333C (zh) | 2004-06-16 |
Family
ID=4658952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011111208A Expired - Fee Related CN1154333C (zh) | 2001-03-17 | 2001-03-17 | 实现atm层与物理层两种标准接口对接的转换模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1154333C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1323529C (zh) * | 2003-04-28 | 2007-06-27 | 华为技术有限公司 | 一种数字信号处理器内部数据传输的方法 |
| CN1330146C (zh) * | 2003-05-21 | 2007-08-01 | 华为技术有限公司 | 异步传输模式层的端口处理扩展模块 |
| CN103067310A (zh) * | 2012-12-28 | 2013-04-24 | 中国电子科技集团公司第五十四研究所 | 一种支持utopia master接口互连装置及方法 |
-
2001
- 2001-03-17 CN CNB011111208A patent/CN1154333C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1323529C (zh) * | 2003-04-28 | 2007-06-27 | 华为技术有限公司 | 一种数字信号处理器内部数据传输的方法 |
| CN1330146C (zh) * | 2003-05-21 | 2007-08-01 | 华为技术有限公司 | 异步传输模式层的端口处理扩展模块 |
| CN103067310A (zh) * | 2012-12-28 | 2013-04-24 | 中国电子科技集团公司第五十四研究所 | 一种支持utopia master接口互连装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1154333C (zh) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6510161B2 (en) | Low latency shared memory switch architecture | |
| US4484326A (en) | Packet load monitoring by trunk controllers | |
| EP0124590B1 (en) | Duplicated network arrays and control facilities for packet switching | |
| AU635263B2 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| EP0128214B1 (en) | Packet error rate measurements by distributed controllers | |
| US6240096B1 (en) | Fibre channel switch employing distributed queuing | |
| US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
| JPH0640643B2 (ja) | データパケットの待ち合わせ方法、通信ネットワークシステム及びパケット通信用アクセス装置 | |
| CN102394719B (zh) | 基于fpga的多通道hdlc数据处理方法 | |
| EP0244251A2 (en) | Packet switching network | |
| EP0112831A1 (en) | FAST PACKAGE SWITCH. | |
| JPH0634548B2 (ja) | 通信システム | |
| JPH09146906A (ja) | フレーム同期記憶装置 | |
| EP0167563A1 (en) | Time-slot interchanger for fast circuit switching | |
| CN1043052A (zh) | 通讯转换元件 | |
| CN1154333C (zh) | 实现atm层与物理层两种标准接口对接的转换模块 | |
| CN1120652C (zh) | 2n×n多路交换机 | |
| EP1768315B1 (en) | A method for storing the data packet by using the pointer technique | |
| CN1929471A (zh) | 一种调度和仲裁的装置 | |
| US5577055A (en) | Method and circuit device to control a memory | |
| CN101702784A (zh) | 光接入多用户居住单元嵌入式设备多任务通信系统及方法 | |
| CN118227531A (zh) | 用于输入输出设备的接口电路、主板及电子设备 | |
| KR0171005B1 (ko) | 고속 패킷 라우터의 노드버퍼 제어장치 | |
| CN1728691A (zh) | Atm数据与帧格式转换的电路、方法及传输交换系统及方法 | |
| CA2099033A1 (en) | Switch-based personal computer interconnection apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification to Pay the Fees |
|
| DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification of Termination of Patent Right |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040616 Termination date: 20150317 |
|
| EXPY | Termination of patent right or utility model |