CN1374662A - 多通道存储管理系统 - Google Patents
多通道存储管理系统 Download PDFInfo
- Publication number
- CN1374662A CN1374662A CN 01111218 CN01111218A CN1374662A CN 1374662 A CN1374662 A CN 1374662A CN 01111218 CN01111218 CN 01111218 CN 01111218 A CN01111218 A CN 01111218A CN 1374662 A CN1374662 A CN 1374662A
- Authority
- CN
- China
- Prior art keywords
- memory
- requires
- system requirements
- channel
- management system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
一种多通道存储管理系统包括数个存储通道、要求调度装置和读出要求记录器。存储通道以交错定址存储装置的方式与独立数据总线组成独立的数据存取库,以按系统要求提供独立存取存储装置的交错定址区的存取路径。要求调度装置同时发送系统要求至存储通道。读出要求记录器与要求调度装置相耦合,当系统要求从自存储通道读出数据时,读出要求记录器会记录系统要求的原始顺序,以利于存储通道将数据按原始顺序传回以响应系统要求。
Description
本发明涉及一种存储管理系统,特别是有关于一种具有多存储通道(MultipleMemory Channel)的系统,以交错定址储存于存储器中的数据。
存储装置,如动态随机存取存储,可将数字化的数据储存于其存储单元(MemoryCell)中。为了存取这些数字化的数据,许多要求启动装置(Request Initiator),如各类程序软件,会发出许多系统要求以针对存储单元的物理位置,读出或写入数据。为了对存储资源进行有效的管理,存储装置通常会以逻辑定址的方式区分成多个页面(Page)。这样,程序设计人员将可以依据这些逻辑定址的页面,存取存储装置中的数据,而不必追踪了解其物理位置。当系统要求读出储存于存储装置的页面中的数据时,会先将所述页面中的所有数据复制到检测放大器(SenseAmplifier)中,之后再从检测放大器中取出所需的数据片段,并将其传送给需要的要求启动装置。因此可以了解的是,要求启动装置是通过逻辑定址的页面而存取位于存储装置中的数据。
一般而言,存储装置服伺多个要求启动装置,而这些要求启动装置也常常会同时对存储装置发送系统要求。如图1所示,为了协调这些系统要求,存储控制器4与存储装置2以及要求启动装置6、8、10形成一个传统的单通道存储管理系系统(Single-Channel Memory Management System)。存储控制器4接收由要求启动装置-A、要求启动装置-B与要求启动装置-C所发出的系统要求,并将这些系统要求依照其优先顺序,而传送至存储装置2。当系统要求传送到存储装置2时,存储装置2会响应此系统要求,而使用此存储管理系统所有的数据总线频宽,以服伺发送此系统要求的要求启动装置。换言之,只有先行的系统要求处理完成之后,后续的系统要求才能进入,并存取存储装装置2。举例而言,当要求启动装置A所发出的系统要求正存取存储装置2时,其他由要求启动装置6、8、10所发出的系统要求将会进入等候状态,直到要求启动装置A的系统要求处理完成后,再续行处理其他的系统要求。
上述传统的单通道存储管理系统的一个缺点在于,在某一时刻下,此存储管理系统仅能够处理一个系统要求,这样将造成其他无法同时处理的系统要求的延迟。而此传统存储管理系统的另一缺点是其存取存储的效率缓慢。如同前文所述,当系统要求自存储装置读出数据时,这些数据将会首先被复制到检测放大器(SenseAmplifier)中。若是所欲读出的数据已存在于检测放大器中,则此时读出数据将化费极少的时间,而此一状态称为页面命中(Page-Hit)。若系统要求所欲读出的数据并未存在于检测放大器中,此时必须要先将检测放大器中的数据写回存储装置,再从存储装置中将所需的页面复制到检测放大器中,最后再从检测放大器中取出所需的数据片段,而此一状态则称为页面错失(Page-Miss)。由于页面错失的状态需要化费许多时间对存储装置进行重复读写的动作。一般而言,这些重复读写的动作所花费的时间约九倍于处理页面命中状态所花费的时间,因此将会使得整个数据存取的过程显得效率低下。而由于系统要求是以随机的方式读出存储装置中的数据,因而无法避免于此过程中发生页面错失的情形,故造成此传系统的存储管理系统效率不高的问题。
图2显示了一种传统的双重通道存储管理系统(Dual-Channel MemoryManagement System)。其中,存储装置被区分成存储通道-1 12与存储通道-2 16,并通过通道控制装置14与要求启动装置18、20、22相耦合。通道控制装置14则负责接收由要求启动装置18、20、22所发出的系统要求,并将这些要求发送至存储通道12、16。存储通道-1是通过通道控制装置14以一对一的方式单独服伺要求启动装置-A,而存储通道-2则服伺其余的所有要求启动装置20、22。附带一提的是,所谓存储通道是指由一组独立的数据传输线传输特定地址存储单元所储存数据的独立的数据存取库。举例而言,在传统的绘图芯片中,存储通道-1往往服伺单一的要求启动装置-A,如结构缓冲器(Texture Buffer)。而存储通道-2则会服伺剩余的要求启动装置20、22。
理论上,双重通道存储管理系统的数据传输频宽会等于存储通道-1的数据传输频宽与存储通道-2的数据传输频宽的总和。然而实际上,由于存储通道-1的数据传输线与存储通道-2的数据传输线往往不会同时传输数据,甚至存储通道-1的数据传输频线亦不会一直处于忙线状态,因此其实际的总数据传输频宽通常比理论值来得小。故当存储通道-1与存储通道-2的数据传输线使用不平均时,即一组线路忙线而另一组线路闲置,此一存储管理系统的资源即形成浪费。此外,由于要求启动装置20、22共用同一组存储通道-2,因此仍然会面对单通道存储管理系统所遭遇到的效率不高以及无法平行处理等问题。
本发明的目的在于提供一种具有存储通道的存储管理系统,以提供平行处理系统要求的能力。
本发明的另一目的在于提供一种具有存储通道的存储管理系统,可使存储管理系统的频宽获得更有效的运用。
为实现上述目的,本发明提供一种多通道存储管理系统,用以响应系统要求而以平行处理的方式存取存储装置,其特点是,所述多通道存储管理系统至少包括:数个存储通道,交错定址所述存储装置并与独立数据总线组成独立的数据存取库,所述存储通道按所述系统要求提供独立存取所述存储装置的交错定址区的存取路径;要求调度装置,它响应于所述系统要求而同时发送所述系统要求至所述存储通道;以及读出要求记录器,它与所述要求调度装置相耦合,当所述系统要求从所述存储通道中读出数据时,所述读出要求记录器记录所述系统要求的原始顺序,以利于所述存储通道将所述数据按所述原始顺序传回以响应所述系统要求。
本发明的存储管理系统的优点是:通过交错定址存储装置的方式而降低了发生页面错失的机率,当存储装置的每一个交错定址区的容量越小时,每个存储通道的使用将更为平均,因此在本发明的存储管理系统中,几乎所有的频宽将可同时获得利用;提供了平行处理系统要求的能力。
为更清楚理解本发明的目的、特点和优点,下面将结合附图对本发明的较佳实施例进行详细说明。
图1为传统的单通道存储管理系统的功能方块示意图;
图2为传统的双通道存储管理系统的功能方块示意图;
图3为本发明的多通道存储管理系统的第一实施例的功能方块图;
图4是显示本发明的存储通道如何交错定址存储装置的示意图;
图5是显示本发明的读出要求记录器如何记录系统要求的原始顺序示意图;
图6是显示本发明的要求调度装置如何发送系统要求至存储通道的示意图;
图7是显示本发明的读出数据排序装置如何依据原始顺序而对所传回的数据进行排序的示意图;
图8为本发明的多通道存储管理系统的第二实施例的功能方块图;
图9是显示本发明的多通道存储管理系统如何同时处理多个系统要求的示意图。
本发明揭示了一种具有多个存储通道的存储管理装置,用以利用平行处理的方式服伺多个要求启动装置,并提高存取存储装置的效率。以下则以数个较佳实施例来说明本发明的精神。
参阅图3,图中显示了本发明的多通道存储管理系统(以下一简称存储管理系统)的第一个实施例。此存储管理系统包括数个要求启动装置40、42、44、46,存储通道32、34、36、38,以及通道控制装置30。此处附带一提的是,所谓存储通道是指由一组独立的数据传输线传输特定地址存储单元,以提供存储装置(如动态随机存储)的存取路径的数据存取库。而存储通道32、34、36、38是将存储装置进行交错的定址,故储存于其中的数据也将交错掺杂于存储通道之中。
请参阅图4,图中显示如何以存储通道交错定址存储装置的示意图。以三个存储通道为例,通道-1、通道-2、通道-3交错定址存储装置47,其相对于存储通道的交错定址区的线性地址则如下所示:(C×I~C×i+1)×N、(C×j+1~C×i+2)×N、(C×i+2~C×i+3)×N。其中N代表交错定址区的容量,C则代表存储通道的数目,在此例中其值为三。此外,M则代表了存储装置47的总容量,而i则为数列0,1,2,……,[M/(C×N)]-1。附带一提的是,交错定址区容量N的大小,可通过此存储管理系统的驱动程序,以可编程的方式予以控制。
继续参阅图3,要求启动装置40、42、44、46代表任何需要存取存储通道32、34、36、38的软件程序。要求启动装置40、42、44、46产生的系统要求所标示的地址为线性地址(Linear Address)。当要求调度装置50接收到这些系统要求后,会将其线性他址解码成通道地址(Channel Address),并依据这些通道地址将系统要求递送至存储通道32、34、36、38,而存储通道将会响应这些系统要求而服伺要求启动装置。一般而言,系统要求可以区分成写入要求与读出要求两类,而对这两类系统要求的处理方式,则见于后文的说明。
通道控制装置30包括要求调度装置50,与通道队列58、56、54、52,其中要求调度装置50用以将系统要求发送至其目标存储通道,而通道队列58、56、54、52则用以等候发送至存储通道的系统要求。当系统要求欲写入数据于存储通道中时,此系统耍求会伴随所欲写入的数据,通过要求调度装置50,通过通道队列58、56、54、42,而传送至存储通道32、34、36、38。当存储通道32、34、36、38接受到此系统要求时,会直接将数据写入其自身之中,而完成写入数据的程序。
由于数据写入存储通道32、34、36、38的顺序是无关紧要的,因此使得处理写入要求显得相当简单。然而对于读出要求而言,由存储通道32、34、36、38所传回的数据顺序是否正确,则关系到要求启动装置40、42、44、46读出数据的成败。当系统要求欲读出存储通道32、34、36、38中的数据时,要求调度装置50将发送这些系统要求至其目标存储通道32、34、36、38,同时读出要求记录器60将会记录下这些系统要求的原始顺序。然后存储通道32、34、36、38响应这些系统要求,而送出所欲读出的数据至读出数据排序装置62。此时,读出数据排序装置62将会依据读出要求记录器60所记录的原始顺序,将所接收的数据予以排序,并依序传送回其相对的要求启动装置40、42、44、46,以确保其数据顺序的正确性。
图5至图7显示了本发明的存储管理系统如何确保要求启动装置所读出的数据顺序正确。首先参阅图5,显示了一列读出要求,其中第一个读出要求来自要求启动装置-A,而其识别号码为0,第二个读出要求也来自要求启动装置-A,而其识别号码则为1,余下则以此类推。至于启动装置-A,共发出了0A、1A、4A、6A,其识别号码分别为0、1、4、6,所谓识别号码则代表了所发出的读出要求的顺序,而这些识别号码也都由读出要求记录器60(见图3)所记录。相似地,读出要求记录器也记录了由启动装置-B、启动装置-C、启动装置-D所发出的读出要求的识别号码。
接着参阅图6,要求调度装置50将读出要求分成两组57、55,而分别通过通道队列-1与通道队列-2,传送至存储通道-1与存储通道-2。第一组的读出要求57包括0A、2B、4A、与7D,而第二组的读出要求55则包括1A、3C、5B、与1A。
再参阅图7,存储通道-1将第一组读出要求57所欲读出的数据,通过位于数据读出排序装置62中的数据读出队列-1,传送至读出数据排序装置62。相似地,存储通道-2则将第二组读出要求55所欲读出的数据,通过位于数据读出排序装置62中的数据读出位列-2、传送至读出数据排序装置62中。而读出数据排序装置62,将会依据这些数据的识别号码予以排序,再依据其原始顺序传送回其对应的要求启动装置。
图8,显示了本发明的多通道存储管理系统(以下简称存储管理系统)的第二实施例。此存储管理系统包括数个要求启动装置72、74、76、78,存储通道80、82、84、86,以及通道控制装置70。而通道控制装置70则通过将系统要求的线性地址解码成通道地址的方式,将系统要求递送至存储通道80、82、84、86。
通道控制装置70包括要求调度装置88,读出要求记录器90,与通道队列98、96、94、92,其中读出要求记录器90系与要求调度装置88形成电性连接,并用以记录由要求启动装置72、74、76、78所发出的系统要求的原始顺序。要求调度装置70则用以将系统要求发送至其自标存储通道,而通道队列98、96、94、92则用以等候发送至存储通道的系统要求。
当系统要求欲写入数据于存储通道80、82、84、86中时,此系统要求会伴随所欲写入的数据,通过要求调度装置90,通过通道队列98、96、94、92,而传送至存储通道80、82、84、86。当存储通道80、82、84、86接受到此系统要求时,会直接的将数据写入其自身之中,而完成写入数据的程序。当系统要求读出存储通道80、82、84、86中的数据时,读出要求记录器90将会通过于系统要求中加入识别号码的方式,而记录下这些系统要求的原始顺序。由于读出要求记录器90每次仅允许识别号码最早的系统要求通过而传送至存储通道,因此可以确保由存储通道所回传的数据将会符合其原始顺序。
本发明的存储管理系统的一个优点是通过交错定址存储装置的方式,而降低了发生页面错失的机率。如前文所述,页面错失将消耗传系统的单通道存储管理系统,或双重通道存储管理系统大量的处理时间。当存储通道数目越多时,发生页面错失的机率就越小。当存储装置的每一个交错定址区的容量越小时,每个存储通道的使用将更为平均。因此在本发明的存储管理系统中,几乎所有的频宽将可同时获得利用。
本发明的存储管理系统的另一优点则是提供了平行处理系统要求的能力。以图9所示的具有三个存储通道的存储管理系统为例,在时刻1之下,通道-1、通道-2、通道-3,将可以同时处理由要求启动装置-A、要求启动装置-D、要求启动装置-E所发出的系统要求。相似地,在时刻2的下,通道-1、通道-2、通道-3,则可以同时处理由要求启动装置-C、要求启动装置-B、要求启动装置~F所发出的系统要求。
本发明以一较佳实施例说明如上,仅用于帮助了解本发明的实施,并非用以限定本发明的精神,而熟悉本技术领域的人员于领悟本发明的精神后,在不脱离本发明的精神范围内,还可作出种种的等效修改和等效替换,之下等效的修改和替换都在本发明的专利保护范围内。
Claims (18)
1.一种多通道存储管理系统,用以响应系统要求而以平行处理的方式存取存储装置,其特征在于,所述多通道存储管理系统至少包括:
数个存储通道,交错定址所述存储装置并与独立数据总线组成独立的数据存取库,所述存储通道按所述系统要求提供独立存取所述存储装置的交错定址区的存取路径;
要求调度装置,它响应于所述系统要求而同时发送所述系统要求至所述存储通道;以及
读出要求记录器,它与所述要求调度装置相耦合,当所述系统要求从所述存储通道中读出数据时,所述读出要求记录器记录所述系统要求的原始顺序,以利于所述存储通道将所述数据按所述原始顺序传回以响应所述系统要求。
2.如权利要求1的多通道存储管理系统,其特征在于,还包括多个位于所述存储通道与所述要求调度装置之间的通道队列,用以等候由所述要求调度装置发出至所述存储通道的所述系统要求。
3.如权利要求1的多通道存储管理系统,其特征在于,还包括与所述读出要求记录器以及所述存储通道相耦合的读出数据排序装置,用以等候并依所述原始顺序排序自所述存储通道所发出的所述数据。
4.如权利要求3的多通道存储管理系统,其特征在于,还包括多个要求启动装置,用以发送所述系统要求至所述要求调度装置。
5.如权利要求4的多通道存储管理系统,其特征在于,所述的读出要求记录器借助产生对应所述统要求的辨识号码而记录所述统要求的原始顺序。
6.如权利要求5的多通道存储管理系统,其特征在于,所述的读出数据排序装置,依据所述辨识号码而对所述数据进行排序并将所述数据传送至所述要求启动装置。
7.如权利要求1的多通道存储管理系统,其特征在于,还包括系统驱动程序,以利用可编程的方法决定所述交错定址区的存储容量。
8.如权利要求1的多通道存储管理系统,其特征在于,所述的要求启动装置产生所述系统要求对应于所述存储装置中物理记忆区域的线性住址,而所述要求调度装置则接收并解码所述线性地址,以产生通道地址进而递送所述系统要求至所述存储通道。
9.一种多通道存储管理系统,用以响应系统要求而以平行处理的方式存取存储装置,其特征在于,所述多通道存储管理系统至少包括:
数个要求启动装置,用以产生所述系统要求;
数个存储通道,交错定址所述存储装置并与独立数据总线组成独立的数据存取库,所述存储通道按所述系统要求提供独立存取所述存储装置的交错定址区的存取路径;
要求调度装置,响应于所述系统要求而同时发送所述系统要求至所述存储通道;以及
读出要求记录器,与所述要求调度装置形成电性连接,当所述系统要求自所述存储通道中读出数据时,所述读出要求记录器借助产生对应所述系统要求的辨识号码的方式记录所述系统要求的原始顺序,所述读出要求记录器每次仅允许读出顺序最早的所述系统要求通过而传递至所述存储通道,并以此确保由所述存储通道传回的响应所述系统要求的所述数据,可依据所述原始顺序而传送至所述要求启动装置。
10.如权利要求9的多通道存储管理系统,其特征在于,还包括多个位于所述存储通道与所述要求调度装置之间的通道队列,用以等候由所述要求调度装置发出至所述存储通道的所述系统要求。
11.如权利要求9的多通道存储管理系统,其特征在于,还包括系统驱动程序,以利用可编程的方法决定所述交错定址区的存储容量。
12.如权利要求9的多通道存储管理系统,其特征在于,所述的要求启动装置产生所述系统要求,对应于所述存储装置中物理记忆区域的线性住址,而所述要求调度装置则接收并解码所述线性住址,以产生通道住址进而递送所述系统要求至所述存储通道。
13.一种多通道存储管理系统,用以响应系统要求而以平行处理的方式存取存储装置,其特征在于,所述多通道存储管理系统至少包括:
数个要求启动装置,用以产生所述系统要求:
数个存储通道,交错定址所述存储装置并与独立数据总线组成独立的数据存取库,所述存储通道响应于所述系统要求而提供独立存取所述存储装置的交错定址区的一存取路径:
通道控制装置,它包括:
要求调度装置,响应于所述系统要求而同时发送所述系统要求至所述存储通道,
读出要求记录器,它与所述要求调度装置相耦合,当所述系统要求自所述存储通道中读出数据时,所述读出要求记录器记录所述系统要求的原始顺序,及
读出数据排序装置,与所述读出要求记录器以及所述存储通道相耦合,用以等候并依所述原始顺序排序自所述存储通道所发出的所述数据,并依据所述原始顺序将所述数据传送至所述要求启动装置。
14.如权利要求13的多通道存储管理系统,其特征在于,还包合多个位于所述存储通道与所述要求调度装置之间的通道队列,用以等候由所述要求调度装置发出至所述存储通道的所述系统要求。
15.如权利要求13的多通道存储管理系统,其特征在于,所述的读出要求记录器借助产生对应所述系统要求的辨识号码而记录所述系统要求的原始顺序。
16.如权利要求15的多通道存储管理系统,其特征在于,所述的读出数据排序装置,依据所述辨识号码而对所述数据进行排序并将所述数据传送至所述要求启动装置。
17.如权利要求13的多通道存储管理系统,其特征在于,还包括系统驱动程序,以利用可编程的方法决定所述交错定址区的存储容量。
18.如权利要求13的多通道存储管理系统,其特征在于,所述的要求启动装置产生所述系统要求,对应于所述存储装置中物理记忆区域的线性地址,而所述要求调度装置则接收并解码所述线性地址,以产生通道地址进而递送所述系统要求至所述存储通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01111218 CN1217342C (zh) | 2001-03-09 | 2001-03-09 | 多通道存储管理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01111218 CN1217342C (zh) | 2001-03-09 | 2001-03-09 | 多通道存储管理系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1374662A true CN1374662A (zh) | 2002-10-16 |
CN1217342C CN1217342C (zh) | 2005-08-31 |
Family
ID=4659008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01111218 Expired - Fee Related CN1217342C (zh) | 2001-03-09 | 2001-03-09 | 多通道存储管理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1217342C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100449481C (zh) * | 2007-06-29 | 2009-01-07 | 东南大学 | 具有多通道指令预取功能的存储控制电路 |
CN101383773B (zh) * | 2008-10-09 | 2011-08-17 | 中国科学院计算技术研究所 | 一种用于维持多通道顺序规则的装置及相应方法 |
CN103246622A (zh) * | 2013-04-10 | 2013-08-14 | 华为技术有限公司 | 一种扩展内存的方法、内存节点、主节点及系统 |
CN110806839A (zh) * | 2018-08-06 | 2020-02-18 | 慧荣科技股份有限公司 | 存储控制的方法、记忆装置、存储器控制器及存储服务器 |
CN114167258A (zh) * | 2021-11-29 | 2022-03-11 | 上海御渡半导体科技有限公司 | 一种ate测试系统的数据存储和读取装置及方法 |
-
2001
- 2001-03-09 CN CN 01111218 patent/CN1217342C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100449481C (zh) * | 2007-06-29 | 2009-01-07 | 东南大学 | 具有多通道指令预取功能的存储控制电路 |
CN101383773B (zh) * | 2008-10-09 | 2011-08-17 | 中国科学院计算技术研究所 | 一种用于维持多通道顺序规则的装置及相应方法 |
CN103246622A (zh) * | 2013-04-10 | 2013-08-14 | 华为技术有限公司 | 一种扩展内存的方法、内存节点、主节点及系统 |
CN103246622B (zh) * | 2013-04-10 | 2015-12-02 | 华为技术有限公司 | 一种扩展内存的方法、内存节点、主节点及系统 |
CN110806839A (zh) * | 2018-08-06 | 2020-02-18 | 慧荣科技股份有限公司 | 存储控制的方法、记忆装置、存储器控制器及存储服务器 |
CN110806839B (zh) * | 2018-08-06 | 2023-06-20 | 慧荣科技股份有限公司 | 存储控制的方法、记忆装置、存储器控制器及存储服务器 |
CN114167258A (zh) * | 2021-11-29 | 2022-03-11 | 上海御渡半导体科技有限公司 | 一种ate测试系统的数据存储和读取装置及方法 |
CN114167258B (zh) * | 2021-11-29 | 2024-03-22 | 上海御渡半导体科技有限公司 | 一种ate测试系统的数据存储和读取装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1217342C (zh) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5412788A (en) | Memory bank management and arbitration in multiprocessor computer system | |
CN101089820B (zh) | 信息处理装置及访问控制方法 | |
US5528761A (en) | Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range | |
CN1991810A (zh) | 可支持多个内部通道软件请求的直接存储器存取控制器 | |
CN1882928A (zh) | 存储器控制器 | |
EP0368655B1 (en) | Communication system using a common memory | |
CN1185658C (zh) | 具有地址扰频的存储器阵列 | |
CN1335563A (zh) | 总线系统和其数据传输方法 | |
CN1217342C (zh) | 多通道存储管理系统 | |
US5418968A (en) | System and method for controlling interrupt processing | |
EP0437158B1 (en) | Memory card refresh buffer | |
CN1088209C (zh) | 带有主单元和从属单元的装置 | |
CN1822224A (zh) | 能利用缓冲器刷新数据的存储器装置及其刷新方法 | |
CN1111803C (zh) | 控制共享磁盘的方法和系统 | |
CN1524270A (zh) | Dram及dram的刷新方法 | |
CN1052562A (zh) | 具有单比特置位和复位功能的主存储器插板 | |
US7506075B1 (en) | Fair elevator scheduling algorithm for direct access storage device | |
US10216658B2 (en) | Refreshing of dynamic random access memory | |
CN1287314A (zh) | 带有具用于一个共用存储器的接口的多个处理器的装置 | |
CN1801799A (zh) | 用于数据传输突发长度控制的方法 | |
US6330632B1 (en) | System for arbitrating access from multiple requestors to multiple shared resources over a shared communications link and giving preference for accessing idle shared resources | |
US20130073815A1 (en) | Flexible command packet-header for fragmenting data storage across multiple memory devices and locations | |
CN1296843C (zh) | 具有外部存储器支持猝发方式的接口处理器 | |
US5794240A (en) | Multi-threaded sorting system for a data processing system | |
CN1095584C (zh) | 存储器存取之接口电路及存储器存取的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050831 |