CN1371568A

CN1371568A - 数字音发生器

Info

Publication number: CN1371568A
Application number: CN99807909.XA
Authority: CN
Inventors: 约翰·M·伯甘; 詹姆斯·H·卡尔奎斯特; 约翰·R·奥克利
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1998-05-29
Filing date: 1999-04-13
Publication date: 2002-09-25

Abstract

一种数字音发生器,包括产生代表具有预定波形的音调的数字波形数据序列的数字信号发生器,和响应该数字波形数据序列,产生脉宽调制的数字音信号的脉宽调制器。数字音发生器还可包括处理脉宽调制的数字音信号以产生模拟音信号的低通滤波器。可由数字加法器将由两个数字音发生器产生的数字波形序列相加以提供复合音数据信号,由脉宽调制器处理该复合音数据信号以产生代表DTMF音的脉宽调制的音调信号。

Description

数字音发生器

本发明涉及多频音发生器，特别是能够产生包括易于转换成模拟音信号的数字双音多频音(DTMF)的数字多频音的数字音发生器。

在历史上，可用于频率发生的振荡器以使用电感和电容的谐振电路为基础。在早期的DTMF电路中使用这些类型的振荡器，但为了得到足够稳定并且没有偏移的频率，所需的电感和电容是昂贵的优质部件。晶体振荡器技术的进步使振荡器更加稳定和便宜。晶体振荡器和简单的分频器更普遍地作为频率发生电路。该电路变成在诸如选呼接收机和寻呼机之类的许多电子设备中产生提示音所需的音调产生的基础。

通常在电子音拨号中使用的DTMF信令表示按高和低频带的组合编码的电话号码，该高和低频带与电话号码的每个数字对应。例如，通过将770Hz的低频带与1336Hz的高频带组合表示数字2。因此，每个电话号码的数字具有唯一的低频带和高频带的组合，从而形成DTMF信号。

DTMF信号必须具有低失真，以使中央电话局确定拨出的正确电话号码。如果该信号从换能器发送到电话话筒而不是通过直接电连接到电话线，很可能出现DTMF信号的失真增加。

为产生DTMF信令，需要两个模拟正弦波。由于频率精度的要求，通常是用如具有3.5MHz工作频率的高频晶体振荡器开始进行的，如图1所示。由时钟分频器对高频振荡器分频并馈送到索引计数器。索引计数器产生连接到只读存储器(ROM)的重复模计数，ROM把该重复的模计数送到数字模拟(D/A)转换器。ROM包含正弦波表，以使由索引计数器产生的模计数递增，D/A转换器产生正弦波输出。通过改变高频振荡器与索引计数器之间的时钟分频器的分频比来调节正弦波的频率。通过直接装载分频比，或通过从频率选择输入产生希望的分频比的频率译码器来改变时钟分频器。需要具有不同分频比的两个时钟分频器，两个索引计数器，和两个D/A转换器产生不同频率的两个正弦波。一旦产生的两个模拟正弦波，把它们组合在一起。然后把组合的信号耦合到模拟滤波器以消除由正弦波的数字产生造成的任何跃迁。模拟滤波器的输出传送到模拟驱动电路，然后到电话线或扬声器。可在市场上买到的如上所述工作的集成电路是由设在加利福尼亚的Sunnyvale的Signetics公司制造的，其型号为Signetics PCD3312。在现有技术的集成电路技术中使用的D/A转换器和低通滤波器通常需要增加压模尺寸和成本的复杂电路。

在选呼接收机和寻呼机中使用产生DTMF信令的不常用方法获得了有限的成功。这种不常用的方法使用通常可在市场上买到的微处理器作为两个数字定时器电路在与所希望的DTMF音对应的低和高频产生两个方波信号，如图2所示。通过在数据总线上把数值加载到MCU计数器/定时器来设定方波信号的频率。以MCU振荡器的频率对MCU计数器/定时器定时，然后使用模拟滤波电路对所产生的方波信号滤波，以便产生所希望的低和高频DTMF音，然后把低和高频DTMF音与另一个模拟电路加在一起。一旦加在一起，把组合信号馈送到模拟驱动电路。考虑到寻呼机中使用的低电压，能将方波变换成供DTMF音使用的失真足够低的正弦波的模拟滤波电路相对较贵并难以设计。模拟驱动电路通常也较昂贵并且增加了寻呼机内的功率需求。

脉宽调制技术已在例如寻呼机中用于提示信号音量控制。现有技术对具有高频信号的音频提示信号斩波以控制提示信号的音量等级。现有技术仅使用该调制调节提示信号的音量等级，而不用该调制生成或改变音频信号波形。该调制的脉冲宽度通常是固定的。虽然认为这种脉宽调制的方法满足许多操作状况的要求，但对DTMF应用仍需要改进。

还将分数分频器引入寻呼机以便从低频振荡器产生音频提示音(低于4KHz)，通常是32KHz。分数分频器产生的音通常因在其产生过程中的抖动和固有失真而不适合于在DTMF电路中使用。

最初使用一系列电感/电容振荡器设计音乐合成器，该电感和电容振荡器可使用模拟电路相互混合以产生具有增加和衰减包络线的各种频率波形。这些模拟电路的复杂性和成本一直太昂贵以致不能在象如寻呼机这样的低成本产品中实现。晶体振荡器和数字技术中的进步允许把越来越复杂的电路实施在低成本产品中。然而，不容易改变用常规音调产生电路得到的模拟波形以控制音乐合成器所需的增加和衰减包络线，并且如果不维护一些昂贵的数字模拟转换器和驱动器电路不能直接传送到数字电路。

因此，需要一种供产生音调的电子设备，特别是从单个单元电池工作的那些电子设备中使用的装置。

需要一种供电子装置中使用的产生音调，特别是产生用来提供可听提示音的装置。

还需要一种供电子装置中使用的产生音调，特别是产生用来提供可听旋律提示音的装置。

还需要一种供电子装置中使用的产生可容易地变换成模拟信号的全数字波形的装置。

还需要一种供电子装置中使用的产生全数字波形并且功能和发声基本上与更昂贵的模拟电路相同的装置。

还需要一种供电子装置中使用的可简单和有效地控制数字音发生器的包络线以便提供乐器音调质量的装置。

还需要一种供电子装置中使用的产生音调，特别是产生用来声学拨号电话号码的DTMF音的装置。

从下面结合附图的详细说明可更好地理解本发明的上述和其它特性及优点。

根据本发明的一个方面，数字音发生器包括：数字信号发生器，用于产生代表具有预定波形的音调的数字波形数据序列，和响应数字波形数据序列的脉宽调制器，用于产生脉宽调制的数字音信号。

本发明的另一个方面是数字音发生器，进一步包括：响应脉宽调制的数字音信号的低通滤波器，用于产生模拟音信号。

根据本发明的另一方面，数字DTMF音发生器包括：第一数字信号发生器，产生代表具有预定波形的高DTMF音的第一数字波形数据序列，和第二数字信号发生器，产生代表具有预定波形的低DTMF音的第二数字波形数据序列。数字加法器把第一数字波形数据序列与第二数字波形数据序列相加以便得到复合DTMF音数据。接下来，脉宽调制器对复合DTMF音数据序列编码以产生脉宽调制的DTMF音数据。

根据本发明的再一个方面是数字DTMF音发生器，包括：响应脉宽调制的DTMF音数据的低通滤波器，用于产生模拟DTMF音信号。

本发明的再一个方面是用于脉宽调制数字音信号的自适应脉宽调制器。该自适应脉宽调制器包括：存储根据数字音信号选择的接通状态计数值和关断状态计数值的表格的索引表。选择电路响应模式选择信号，交替地选择由数字音信号从接通状态计数值和关断状态计数值的表格选择的接通状态计数值和关断状态计数值。计数器响应基准时钟提供表示选择的接通状态计数值和关断状态计数值的计数，并响应该计数产生计数结束信号。模式选择器响应计数结束信号产生模式选择信号，模式选择器还传送脉宽调制的数字音信号。

图1是现有技术的DTMF音信号发生器的电路方框图；

图2是另一种现有技术的DTMF音信号发生器的电路方框图；

图3是根据本发明的DTMF信号发生器的电路方框图；

图4是描绘根据本发明的DTMF信号发生器操作的定时图；

图5是适合于实现本发明这些方面的常规脉宽调制器的电路方框图；

图6是表示图5的脉宽调制器操作的定时图；

图7是适合于实现本发明这些方面的自适应脉宽调制器的电路方框图；

图8是表示图7的自适应脉宽调制器操作的定时图；

图9是适合于实现本发明这些方面的分数分频器的电路方框图；

图10是表示图9的分数分频器操作的流程图；

图11是根据本发明能够产生多频音的数字音发生器的电路方框图；

图12是表示图11的多频音发生器操作方面的定时图；

图13是表示实现根据本发明的数字效果发生器的声压等级控制寄存器的内容的示意图；和

图14是根据本发明的电子设备的电路方框图。

图3表示根据本发明的数字DTMF音发生器10的方框图。为同时产生每个电话号码数字所需的两个DTMF音频率，高音发生器38和低音发生器40产生DTMF音的数字化表示。用以614.4千赫兹(KHz)为例工作基准时钟信号29作为数字DTMF音发生器10的时基，并分别施加到高音发生器38和低音发生器40的输入端。基准时钟信号29直接施加到高音发生器38的分数分频器16和低音发生器40的分数分频器。分数分频器16和分数分频器22运行两个不同的分频比，并用来对基准时钟信号29分频以产生两个索引时钟。微控制器(未示出)向分数分频器16和分数分频器22提供频率选择信号12，对所需的分频比编程，以便在分数分频器的输出端产生正确的DTMF音频率。分数分频器16和分数分频器22分别产生施加到索引计数器18和索引计数器24的索引时钟17和索引时钟23。索引计数器18和索引计数器24最好是产生地址19的第一预定序列，也称为高频地址序列19，和地址25的第二预定序列，也称为低频地址序列25的5比特模计数器，高频地址序列19和低频地址序列25分别用来存取存储在只读存储器(ROM)中的ROM正弦表20和ROM正弦表26。ROM正弦表20在其被寻址时产生第一数字波形数据序列21，以表示数字化高频正弦波信号的幅度电平的5比特二进制数据字为例，如图4中所示；ROM正弦表26在其被寻址时产生第二数字波形数据序列27，以表示数字化低频正弦波信号的幅度电平的5比特二进制数据字为例，如图4中所示。下面的表1中作为例子给出了ROM正弦表数据。

地址角度正弦数据十进制十六进制度数电平十进制十六进制二进制0 0 5.625 .098 17 11 100011 1 16.875 .290 20 14 101002 2 28.125 .471 23 17 101113 3 39.375 .634 25 19 110014 4 50.625 .773 27 1B 110115 5 61.875 .882 29 1D 111016 6 73.125 .957 30 1E 111107 7 84.375 .995 31 1F 111118 8 95.625 .995 31 1F 111119 9 106.875 .957 30 1E 1111010 A 118.125 .882 29 1D 1100111 B 129.375 .773 27 1B 1101112 C 140.625 .634 25 19 1100113 D 151.875 .471 23 17 1011114 E 163.125 .290 20 14 1010015 F 174.375 .098 17 11 1000116 10 185.625 -.098 14 E 0111017 11 196.875 -.290 11 B 0101118 12 208.125 -.471 8 8 0100019 13 219.375 -.634 6 6 0011020 14 230.625 -.773 4 4 0010021 15 241.875 -.882 2 2 0001022 16 253.125 -.957 1 1 0000123 17 264.375 -.995 0 0 0000024 18 275.625 -.995 0 0 0000025 19 286.875 -.957 1 1 0000126 1A 298.125 -.882 2 2 0001027 1B 309.375 -.773 4 4 0010028 1C 320.625 -.634 6 6 0011029 1D 331.875 -.471 8 8 0100030 1E 343.125 -.290 11 B 0101131 1F 354.375 -.098 14 E 01110

表I

表I列出了十进制地址，按相角的度数，正弦幅度或值，和十进制数据和十六数据值，索引计数器产生十六进制地址，0-31作为二进制数据，以便对高音发生器38的ROM正弦表20，和低音发生器40的ROM正弦表26寻址。按由十六进制地址选择的5比特二进制数据表示正弦波幅度。按顺序寻址ROM正弦表20的速率确定高DTMF音频，同样按顺序寻址ROM正弦表26的速率确定低DTMF音频。在本发明中，选择起始的正弦相位角以产生绕0，90，180和270度的正弦波拐点对称的二进制数据，从而简化基于硬件的脉宽调制器的实施。应该理解，诸如软件实施之类的其它脉宽调制实施可采用由ROM正弦表地址选择的数据值，这些ROM正弦表地址是从在0度开始并在32个步幅的范围以11.5度递增进展的相位角中选择的。还应该理解，通过增加数据步幅的数量，例如64个步幅可增加正弦波产生的精度，通过减少数据步幅的数量，例如16个步幅可降低正弦波产生的精度。

数字加法器28接收从ROM正弦表20得到的数字化高频正弦波信号21和从ROM正弦表26得到的数字化低频正弦波信号27，并将音调数据相加，以便在数字加法器28的输出端产生描绘为以图4为例给出的DTMF频率信号33的复合DTMF音数据33。应该理解，图4所示的波形实际上表示通常使用D/A转换器产生的信号，而不是实际表示作为6比特二进制字的复合DTMF音数据33。

由从低频时钟30得到的基准时钟信号31定时的脉宽调制器32从数字加法器28接收复合DTMF音数据33，并将复合DTMF音数据33变换成具有恒定幅度的脉宽调制信号，该恒定幅度呈现出根据复合DTMF音数据33变化的脉冲宽度。下面进一步详细描述脉宽调制器32使用低频时钟信号将复合DTMF音数据33变换成脉宽调制数字音信号35的方式。

脉宽调制器32的输出耦合到处理脉宽调制DTMF音数据，提供适合于驱动换能器36的输出的数字驱动器34。换能器36最好是具有有限频率范围的电磁换能器。适合于使用的电磁换能器的一个例子是由日本的Star Micronics制造的型号GAIKEI-LT01。换能器36起到低通滤波器的作用，消除脉宽调制处理期间引入的高频分量。结果是，换能器36产生与所产生的复合DTMF音数据对应的模拟音信号37。换能器36按常规将模拟音信号37转换成声能。

图5示出适合于实施数字DTMF音发生器10的这些方面的常规脉宽调制器500。在常规的脉宽调制器500中，把基准时钟信号31施加到在输出端产生4比特计数值215的自由运行的4比特计数器210。从低频时钟30得到基准时钟信号31，并可选择上述低频时钟多达614.4KHz的频率。4比特计数值215耦合到同样接收6比特复合DTMF音数据33的数字比较器220。计数器210连续从0计数到15，然后返回0。当复合DTMF音数据33的值小于计数值215时，数字比较器220的输出为逻辑″0″，当复合DTMF音数据33的值大于计数值215时，数字比较器220的输出为逻辑″1″。

图6表示在复合DTMF音数据33从希望的25％变化到50％工作循环时在脉宽调制器输出端的输出状态，将调制步幅的数量预设为提供每个调制步幅6.25％的脉冲宽度分辨率的16。应该理解，调制步幅的数量可根据所要求的脉冲宽度调制分辨率大于或小于16。如图6所示，在调制步幅608的总数是16，复合DTMF音数据33对应于25％的调制值的情况下，定时图602表示脉宽调制器的输出针对四个高电平步幅604为高，针对12个低电平步幅606为低。此外，当复合DTMF音数据33对应50％的调制值时，定时图604表示脉宽调制器的输出针对8个高电平步幅612为高，针对8个低电平步幅614为低。应该理解，在针对常规脉宽调制器提供的实例中，工作循环调制波形的周期是固定的，并仅可在基准时钟信号31的每隔16个循环改变一次。

图7示出自适应脉宽调制器700，该自适应脉宽调制器在工作循环调制波形的周期中提供了调节步幅的数量，从而使工作循环调制的周期中步幅的数量最小，提供高电平步幅与低电平步幅的正确比例。参考图7，复合DTMF音数据33对索引表310寻址以产生两个输出，NUMON和NUMOFF。以下面表II中为例表示索引表的内容。

工作循环 NOMON NUMOFF

％比例

0 0 0 16

6.25 1/16 1 15

12.5 2/16＝1/8 1 7

18.75 3/16 3 13

25 4/16＝1/4 1 3

31.25 5/16 5 11

37.5 6/16＝3/8 3 5

43.75 7/16 7 9

50 8/16＝1/2 1 1

56.25 9/16 9 7

62.5 10/16＝5/8 5 3

68.75 11/16 11 5

75 12/16＝3/4 3 1

81.25 13/16 13 3

87.5 14/16＝7/8 7 1

93.75 15/16 15 1

表II

NUMON表示加载到提供4比特模计数的递减计数器330的接通状态计数值312，在此期间工作循环调制器的输出产生高电平步幅，而NOMOFF表示加载到递减计数器330的关断状态计数值314，在此期间工作循环调制器的输出产生低电平步幅。把接通状态计数值312和关断状态计数值314施加到选择电路320，选择电路320从接通状态计数值312和关断状态计数值交替地选择以产生4比特的下一个计数信号。选择电路320还从作为交替地选择NUMON值和NUMOFF值的触发器的模式选择器340接收模式选择信号345。在由基准时钟信号31产生的下一个时钟脉冲上将下一个计数信号325加载到递减计数器330，此后，递减计数器330递减计数到产生计数结束信号335的零，计数结束信号335触发模式选择器340。触发器340产生能使选择电路320输出下一个计数信号325的上述模式选择信号345，该模式选择信号是在NUMON和NUMOFF之间选择的适当值。模式选择器340还产生脉宽调制数字音信号35。

图8示出在复合DTMF音数据33在从希望的25％到50％工作循环变化时提供脉宽调制数字音信号35的脉宽调制器输出的状态，调制步幅的数量设定为每个调制步幅提供6.25％的脉冲宽度分辨率的16。应该理解，可根据要求的工作循环分辨率采用除16之外的调制步幅。从表II中看到，当产生的复合DTMF音数据表明需要25％的工作循环时，NUMON和NUMOFF的值分别是1和3，如定时图616中所示，对于四个步幅的一个周期622，脉宽调制器的输出对一个高电平步幅618为高，对三个低电平步幅620为低。这样允许对脉宽调制器输出的更新在基准时钟信号31的每隔四个循环进行一次，而不是如上所述每隔16个时钟循环进行一次。此外，当所产生的复合DTMF音数据表明需要50％的工作循环时，定时图624表示，对于两个步幅的周期630，脉宽调制器数据对一个高电平步幅626为高，对一个低电平步幅628为低。如表II中所示，NUMON和NUMOFF的值从1和15向15和1变化，平均来说，自适应脉宽调制器700在相同的时间周期范围产生更多循环的脉宽调制器输出，并且比上述前面的方法快1.5倍。可以理解，在给定的时间量中可对工作循环调节的越多，脉宽调制器输出越精确(失真小)。这样也允许驱动脉宽调制器的基准时钟信号31比驱动常规脉宽调制器所需的基准时钟信号慢。

图9是适合于实施本发明的分数分频器16和分数分频器22的分数分频器900的电路方框图。与频率合成器相比，分数分频器较简单，提供足够的音调分辨率，并且在减少电流泄漏的情况下工作。对于频率精度，最好是晶体控制低频时钟30。

从例如在RF应用的分数N合成器中使用的单个累加器分数N分频器适应分数分频器900。不是控制双模预定标器，抖动信号本身变成分频的输出信号。在实施下面将进一步描述的分数分频器16和分数分频器22的过程中使用该方案。

图10中以流程图的形式给出了表示分数分频器16和分数分频器22的运算的算法。引入两个整数变量x和y，其中x表示基准时钟计数，y表示分频输出循环计数。还引入了两个整常数a和b，其中a/b是分数分频比。采用下面从准确比y/x＝b/a适应的测试函数来表达下面的算法：

f＝ay-bxx递增1(基准时钟循环)，在步骤1002，此时从f的当前值减去b的值。当f大于零时，在步骤1004，x递增1，在步骤1002，从f的当前值减去b的值，直到f变成小于零的时刻，在步骤1006，点y加1(输出循环)，在步骤1006，此时将a的值加到f的当前值。再次重复步骤1002和1004，直到f的值变为小于零，该过程无限重复。由于保持f的值接近零，平均分频比保持在准确的a/b。

表III表示当分数分频器900根据本发明被用来产生DTMF音时的相关参数。对于如上所述具有614.4KHz的频率和32步幅正弦表的低频时钟30，基准时钟901将在19.2KHz(614.4KHz/32)的频率.

音调除数计数 b a 频率

Hz 低高 Hz

697 27.5 27 28 8 220 698.2

770 24.9 24 25 8 199 771.1

852 22.5 22 23 8 180 853.3

941 20.4 20 21 8 163 941.2

1209 15.9 15 16 8 127 1207.5

1336 14.4 14 15 8 115 1333.3

1477 13.0 13 13 8 104 1476.9

1633 11.8 11 12 8 94 1627.1

表III

如表III所示，在从678赫兹(Hz)到1477Hz的频率范围内选择用于电话号码的七个DTMF音。还可产生在1633赫兹(Hz)的第八个音。表III的参数产生如下：

除数＝基准时钟/音频(Hz)

计数低(Count Low)是由分数分频器产生的低除数

计数高(Count High)是由分数分频器产生的高除数

b是设定分数分频器的分辨率的乘数

a＝b×除数

Freq.(Hz)是由分数分频器产生的实际音频。

正如可从表III看到的，使用一个8比特寄存器和8比特加法器(与最大数256相比，a＝220)很容易调节最低音频697Hz。可以理解，通过把值a b从8增加到15可获得音频的更大分辨率，然而，其代价是增加加法器的规模。

返回图9，根据本发明的分数分频器包括如上所述存储″f″的当前二进制值的8比特并行输入寄存器902。由加载8比特数据总线915上出现的″f″值的基准时钟901将″f″的当前值加载到8比特并行输入寄存器902中。8比特并行输入寄存器902的输出耦合到经8比特数据总线903耦合到8比特加法器904的一个输入端。把表III中列出的″a″的值经7比特数据总线919提供给″与″门阵列912的第一输入端。″与″门阵列912的第二输入端耦合到传送分频音输出信号的分数分频器900的输出端917。″与″门阵列912的7比特输出端经8比特数据总线911的8条线中的七条耦合到8比特加法器904的第二输入端。8比特数据总线911的第八个输入端耦合到分数分频器900的输出端917。8比特加法器904的四个最高有效位经4比特数字总线905耦合到4比特减法器906的第一输入端。表III中列出的″b″经4比特数据总线907提供给4比特减法器906的第二输入端。4比特减法器的输出端909把8比特数据总线915的四个最高有效位提供给8比特寄存器902的输入端，而8比特加法器904的四个最低有效位913也通过8比特数据总线915剩余的四条线耦合到8比特并行输入寄存器902的输入端。4比特减法器906的借位输出端921耦合到触发器908的一个输入端，其输出端产生成直角的分频音信号模型。基准时钟也耦合到倒相器910的输入端。倒相器910的输出端耦合到触发器908的第二输入端，每当4比特减法器产生借位输出921时触发该触发器908。

总之，上面描述了双音频发生器，该双音频采用分数分频器，索引计数器，和ROM正弦表，以便在低和高DTMF音频率产生正弦波的阶梯数字数据表达式。低和高DTMF音频率的阶梯数字数据表达式在数字加法器中相加，此后，由脉宽调制器处理该结果。可使用常规脉宽调制器，在需要的情况下，当必须使失真最小时，可采用上述自适应脉宽调制器。数字驱动器处理脉宽调制器的输出，数字驱动器将低和高DTMF音的脉宽调制数字表达式施加到换能器。作为低通滤波器的换能器消除脉宽调制期间引入的高频信号分量，从而产生与数字化产生的DTMF音对应的模拟音频音。

图11是根据本发明能够产生多频音的数字音发生器1110的方框图。数字信号发生器1138产生表示将要产生的具有预定波形的音调的数字波形数据序列。用例如在614.4千赫兹(KHz)工作的基准时钟信号1129作为数字多频音发生器1110的时基，并施加到数字信号发生器1138的输入端。将基准时钟信号1129直接施加到分数分频器1116。分数分频器1116对基准时钟信号1129分频以产生代表将要产生的音调的索引时钟1117，该索引时钟1117耦合到索引计数器1118。微控制器(未示出)把频率选择信号1112提供给分数分频器1116，用于对在分数分频器1116的输出端产生正确的音频所需的分频比进行编程。索引计数器1118最好是5比特模计数器，可预设该5模计数器被5除或具有可编程分频比，分频从2到32。索引计数器1118产生预定序列的地址1119，用该预定序列的地址对包括ROM波形表1120的波形发生器寻址。ROM波形表1120在其被寻址时产生表示数字波形数据序列信号的幅度电平的数据。数字波形数据序列可代表使用预定序列的地址在索引时钟频率产生的方波，该预定序列的地址包括访问两个幅度电平的两个地址；由例如前面图4中描绘和描述的5比特频率音调数据表示的数字化正弦波；或由描绘适当数量的幅度电平的n比特频率数据描述的其它波形，例如锯齿或三角波形。以上面的表I为例给出了ROM正弦表数据的例子。可以理解，当所产生的波形是方波时，将索引计数器的分频比设定为2，并可耦合到ROM波形表1120，或直接耦合到脉宽调制器1132。

ROM波形表1120的输出耦合到脉宽调制器1132，在第一实施例中，由低频时钟信号1131对脉宽调制器1132定时。脉宽调制器1132把数字波形数据序列信号变换成具有恒定幅度的脉宽调制信号，该脉宽调制信号呈现出如上所述根据数字波形数据序列变化的脉冲宽度。上面还详细描述了脉宽调制器1132使用低频时钟信号将数字波形数据序列变换成脉宽调制数字音信号的方式。

脉宽调制器1132的输出端耦合到处理脉宽调制数字音信号的数字驱动器1134，数字驱动器1134提供适合于换能器1136的输出。换能器1136最好是具有例如如上所述的有限频率范围的电磁换能器。

作为例子，可用上述数字音发生器产生在2000Hz和4000Hz之间的离散频率。这将需要除数15 7/8，15 3/4，15 5/8，…，8 1/4，81/8，和8，并采用很容易从614.4KHz低频时钟1130得到的32KHz基准时钟源。通过改变基准时钟源频率和分数分频器的除数可产生其它音频范围和音调。

总之，上述数字音发生器可产生代表所选择的音频的数字波形数据序列。数字波形数据序列可以是方波，数字化正弦波，或其它数字化波形的数据序列。可由脉宽调制器处理数字波形数据序列，并进一步由数字驱动电路处理。当把在数字驱动器的输出端提供的调制数字音信号耦合到换能器时，可得到模拟音信号。

进一步参考图11。可将数字效果发生器1140加到数字音发生器1110。数字效果发生器1140通过产生例如如图12所示的施加到由数字音发生器1110产生的音调信号的音符包络线1200，可使数字音发生器1110产生的音调更准确地模拟真实乐器的效果。当采用数字效果发生器1140时，低频时钟信号1131耦合到″与″门1148的第一输入端。下面将描述的音符计数器1144耦合到效果控制器1146。效果控制器1146的输出耦合到可变高频时钟1142。可变高频时钟1142的输出耦合到″与″门1148的第二输入端。

在操作中，音符计数器1144将任何长度的音符分成表示一个音符的持续时间的一系列计数，例如，如图12所示，分成8个相等的长度部分，图12表示标为T0至T7的音符计数值1218。因此，将四分之一音符分成与音符计数间隔1202-1216对应的8个相等的长度部分(每个部分是整个音符长度的1/32)。通过将每个音符分成音符计数间隔1202-1216，可模拟音符的升高和降低，从而产生发声更象真实乐器的声音。如以图12为例所示的，音符包络线1200在音符计数器1144对应音符计数间隔1202-1206的前三个计数期间具有快速上升，在音符计数器1144对应音符计数间隔1208-1216的剩余5个计数期间具有缓慢下降。可以理解，可增加可将每个音符分成相等长度的分辨率以提供改善的声音真实感，或降低分辨率，其结果是降低声音产生的真实感。

效果控制器1146通过针对每个音符计数器计数控制可变高频时钟1142的频率来产生实际的音符包络线。可变高频时钟的输出在与固定低频时钟相″与″时在″与″门1148的输出端产生时钟信号，″与″门1148改变脉宽调制器1132的调频效果并导致在每个音符计数期间产生的音调信号的音量明显增加和/或降低。图12中示出每个音符计数间隔1202-1216期间产生的工作循环作为例子。可以理解，8/8工作循环表示最高音量，1/8工作循环表示最低音量。还可调制音符以便通过增加和降低单个音符长度内的″音量″来产生回响效果。由于由数字效果发生器1140提供的音符包络线1200的控制与数字音发生器1110产生的音频无关，所产生的效果同等地施加到所有产生的频率。

总之，上述数字效果发生器包括产生代表音符周期的一系列计数的音符计数器，该计数序列内的每个计数对应于一部分音符周期。效果控制器响应该计数序列，从只读存储器中存储的效果表恢复幅度信息。幅度信息包括控制音符周期范围内音符包络线产生的一系列音符包络线幅度值。可变频率时钟响应一系列音符幅度值，用于产生对应于该音符幅度值的一系列可变频率时钟信号。脉宽调制器具有用于接收在频率上与被施加数字效果的音调对应的音调的音调输入端。脉宽调制器响应用于对音调编码的该序列可变频率信号，以便产生具有受控包络特性的脉宽调制数字音。

在本发明的优选实施例中，可用微计算机实施数字音发生器1110和数字效果发生器1140。对于数字效果发生器1140，建立声压等级控制寄存器(SPLCR)作为四字节FIFO缓冲器，如图13所示，建立NOTE控制寄存器(NCR)作为四字节FIFO缓冲器。图13示出SPLCR寄存器1300的结构。

作为例子，SPLCR寄存器为16比特长，由偏移位置1302表示。可将15至8表示的偏移位置1302读到读单元1304，并表示为读单元1304。可将7至0表示的偏移位置1302写到写单元1306，并表示为写单元1306，并且也可从其读出并表示为读单元1304。当SPLCR寄存器1300复位时，设定SPLCR寄存器的每个比特1308为零。

SPCE比特(SPACE比特)控制是否针对整个音符长度播放音符。该功能允许增加可听的并且分开的不同音符的节拍音。″1″表示该音符被播放7/8的音符长度，后面的1/8音符长度暂停。″0″表示播放整个长度的音符。

EFF(效果Effect)比特启动效果控制器1146，效果控制器1146恢复包括一系列音符幅度T0至T7的幅度信息，控制音符包络线的产生，从而控制该音符的8个相等长度时间段中每一个期间的声压等级(SPL)，如提供实例效果的表IV中的T0至T7所示。

效果相对的有效音量

T0 T1 T2 T3 T4 T5 T6 T7

响亮1 1 15 14 1 9 1 5 1

响亮2 2 4 6 9 12 15 11 6

响亮3 5 11 15 14 11 8 4 2

响亮4 4 9 12 10 13 11 15 6

响亮5 4 9 11 15 15 11 9 4

柔和1 1 7 7 1 5 1 3 1

柔和2 1 2 3 5 6 7 5 3

柔和3 3 5 7 6 5 3 2 1

柔和4 1 3 5 4 6 5 7 3

柔和5 2 4 6 7 7 6 4 2

表IV

由例如选择10种预定效果的标为SPL3-SPL0的4个比特识别SPL效果。可以理解，也可实现由用户定义的预定效果。当未对时间间隔T0至T7选择效果时，以最大音量重放音符。

可使用两个附加比特OCT1和OCT0控制所产生的音调的音阶八度。结果是，很容易产生标定许多八度的曲调。当采用附加OCT1和OCT0比特时，在分数分频器1116和索引计数器1118之间引入八度计数器(未示出)。八度计数器最好是可被预设成四个分频值中任何一个的2比特计数器。结果是，可按4的倍数减小分数分频器的分频比。

每当从NOTE寄存器FIFO选择新音符值时，由效果控制器1146使用SPLCR寄存器FIFO中的下一个值。当在选择新音符时SPLCR寄存器中没有可使用的新值时，最后的SPLCR寄存器值将保持有效。SPLCR寄存器FIFO和NOTE寄存器FIFO可以不自动地同步在一起，因此，每当更新NOTE寄存器FIFO时，必须更新SPLCR寄存器FIFO。仅当将单个值写入SPLCR寄存器FIFO时，效果控制器1146将一直使用该值。

图14示出可采用根据本发明的产生提示音的数字音发生器1110的电子设备1400的电路方框图，该电子设备1400与效果发生器1140组合时可产生音乐提示。电子设备1400也可采用根据本发明产生电话拨号信号的DTMF音发生器10和自适应脉宽调制器700。当配置为选呼接收机时，电子设备1400包括可在选呼接收机中用作控制器/解码器的微计算机1402。如图所示，微计算机1402最好是例如由Motorola公司制造的MC68HC08微计算机。微计算机1400包括产生微计算机的操作中使用的定时信号的振荡器1404。晶体1452，或晶体振荡器(未示出)耦合到振荡器1404的输入端，以便提供用于建立微计算机定时的基准信号。诸如定时器/计数器1406和定时器/计数器1408之类的一个或多个定时器/计数器耦合到振荡器1404，并提供在控制该接收机的操作中使用的可编程定时功能，并且可包括用来实施上述分数分频器。使用RAM(随机存取存储器)1410存储处理期间得到的变量，以及提供在选呼，或寻呼接收机操作期间接收的消息信息的存储。消息信息可包括电话号码以及数字字母消息。

ROM(只读存储器)1412存储控制接收机的操作的子程序。这些子程序包括：例如，对以本领域中熟知的方式接收的选呼消息解码的解码程序1414。DTMF发生器程序1416控制DTMF音的产生，以便提供自动电话号码拨号器。音乐提示程序1418控制用来通知已接收到选呼消息的音乐提示的产生。提供正弦表1420来存储产生上面表I中所示的数字正弦波值所需的信息。索引表1422存储产生脉宽调制所需的信息，该信息包括上面表II中列出的用来实施自适应脉宽调制器700的接通状态和关断状态计数值。DTMF音调表1424存储分数分频器所需的信息，以便产生例如上面表III中列出的各种低频和高频DTMF音。效果表1426存储产生由音乐提示程序1418提供的效果所需的信息，并包括例如上面表IV中列出的信息。可采用索引寄存器，例如寄存器1428，寄存器1430，寄存器1432，和寄存器1434提供用于例如上述索引计数器18和索引计数器24，4比特计数器210，4比特模递减计数器330，8比特寄存器902，和音符计数器1414的模计数器。

振荡器1404，定时器/计数器1406，定时器/计数器1408，RAM1410，ROM1412，寄存器1428，寄存器1430，寄存器1432，和寄存器1434通过地址/数据/控制总线1436耦合到中央处理单元(CPU)1438，中央处理单元执行指令并控制微计算机1402的操作。

当在选呼接收机中采用微计算机解码器/控制器1402时，把来自接收机1452的解调数据通过输入/输出(I/O)总线1440耦合到微计算机1402。由CPU1438处理解调数据，当接收的数据与通过I/O总线1440耦合微计算机1402的地址存储器1442中存储的地址相同时，在RAM1410中接收和存储消息，如果有的话。由耦合到I/O端口1440的开关1446提供存储消息的恢复。微计算机1402从RAM1410恢复存储的消息，并经数据总线1426把该信息引导到显示驱动器1446，显示驱动器1446处理该信息并对该信息格式化以便由如LCD(液晶显示器)之类的显示器显示。在电话号码的情况下，微计算机1402恢复RAM1410中存储的电话号码，能够以正常方式显示该电话号码，或者可以处理该电话号码以产生如上所述的脉宽调制的DTMF音数据。通过I/O总线1440将脉宽调制的DTMF音数据耦合到如上所述的数字驱动器34。在接收到寻呼地址时，产生同样可以通过I/O总线1440路由选择到数字驱动器34的提示信号。如上所述，通过换能器36的作用将脉宽调制的数据信号变换成模拟音信号。

电话号码同样可存储在号码存储器1444中并通过开关1446重新呼叫。在存储一个以上的电话号码时，可在显示器上显示电话号码和相关的名字，然后，如上所述自动拨出电话号码。

Claims

1.一种数字音发生器，包括：

数字信号发生器，用于产生代表具有预定波形的音调的数字波形数据序列；和

响应该数字波形数据序列的脉宽调制器，用于产生脉宽调制的数字音信号。

2.根据权利要求1所述的数字音发生器，进一步包括：

低通滤波器，用于处理脉宽调制的数字音数据信号以产生模拟音信号。

3.根据权利要求2所述的数字音发生器，其中所述低通滤波器为换能器的特性。

4.根据权利要求1所述的数字音发生器，其中所述数字信号发生器包括：

分数分频器，用于分数分频基准时钟频率以产生代表将要产生的音调的索引时钟；

响应索引时钟的索引计数器，用于产生预定序列的地址；和

响应预定序列的地址的波形发生器，用于产生代表具有预定波形的音调的数字波形数据序列。

5.根据权利要求4所述的数字音发生器，其中预定序列的地址包括至少两个地址。

6.根据权利要求5所述的数字音发生器，其中当预定序列的地址包括两个地址时，所述音调发生器产生一个方波。

7.根据权利要求5所述的数字音发生器，其中当预定序列的地址包括至少32个地址时，所述音调发生器产生正弦波。

8.根据权利要求1所述的数字音发生器，其中所述脉宽调制器进一步响应基准时钟频率，用于产生脉宽调制的数字音信号。

9.根据权利要求8所述的数字音发生器，进一步包括用于产生乐器的音符包络线特性的数字效果发生器。

10.根据权利要求9所述的数字音发生器，其中所述数字效果发生器包括：

音符计数器，用于产生表示音符周期的一序列计数，其中该序列计数中的一个计数对应于一部分音符周期；

响应该序列计数的效果控制器，用于恢复包括一序列音符包络线幅度值的幅度信息，该音符包络线幅度值控制音符周期范围内音符包络线的产生；和

响应一序列音符幅度值的可变频率时钟，用于产生一序列与音符幅度值对应的可变频率时钟信号。

11.根据权利要求10所述的数字音发生器，其中使用微计算机实施所述数字效果发生器。

12.根据权利要求11所述的数字音发生器，其中所述效果控制器包括用于存储具有与此相关联的不同序列的音符幅度值的一个或多个音符包络线效果模式的寄存器。

13.一种数字DTMF音发生器，包括：

第一数字信号发生器，用于产生代表具有预定波形的高DTMF音的第一数字波形数据序列；

第二数字信号发生器，用于产生代表具有预定波形的低DTMF音的第二数字波形数据序列；

数字加法器，用于将第一数字波形数据序列与第二数字波形数据序列相加以得到复合DTMF音数据；和

脉宽调制器，用于对复合DTMF音数据序列编码，以产生脉宽调制的DTMF音数据。

14.根据权利要求13所述的数字DTMF音发生器，进一步包括：

低通滤波器，用于处理脉宽调制的DTMF音数据以产生模拟DTMF音信号。

15.根据权利要求13所述的数字DTMF音发生器，其中所述第一数字信号发生器包括：

第一分数分频器，用于对基准时钟频率按分数分频以产生代表将要产生的高DTMF音索引时钟；

响应索引时钟的第一索引计数器，用于产生第一预定序列的地址；和

响应第一预定序列的地址的第一波形发生器，用于产生代表具有预定波形的高DTMF音的第一数字波形数据序列。

16.根据权利要求15所述的数字DTMF音发生器，其中所述第一波形发生器是基于第一只读存储器的正弦表。

17.根据权利要求15所述的数字DTMF音发生器，其中所述第一预定序列的地址包括32个地址。

18.根据权利要求13所述的数字DTMF音发生器，其中所述第二数字信号发生器包括：

第二分数分频器，用于对基准时钟频率按分数分频以产生代表将要产生的低DTMF音索引时钟；

响应索引时钟的第二索引计数器，用于产生第二预定序列的地址；和

响应第二预定序列的地址的第二波形发生器，用于产生代表具有预定波形的低DTMF音的第二数字波形数据序列。

19.根据权利要求18所述的数字DTMF音发生器，其中所述第二波形发生器是基于第二只读存储器的正弦表。

20.根据权利要求18所述的数字DTMF音发生器，其中所述第二预定序列的地址包括32个地址。

21.根据权利要求13所述的数字DTMF音发生器，其中所述脉宽调制器包括：

响应基准时钟信号的计数器，用于定期产生预定序列的计数；

响应预定序列的计数器状态的比较器，用于对复合DTMF音数据序列进行脉宽编码。

22.根据权利要求21所述的数字DTMF音发生器，其中所述脉宽调制器按照下式对复合DTMF音数据序列编码：

1＝SPL＞＝Counter

0＝SPL＜Counter

其中SPL表示声压等级(SPL)，和

Counter表示预定序列的计数器状态。

23.根据权利要求13所述的数字DTMF音发生器，其中所述脉宽调制器包括：

索引表，用于存储根据复合DTMF音数据序列选择的接通状态计数值和关断状态计数值的表格；

响应模式选择信号的选择电路，用于从接通状态计数值和关断状态计数值的所述表格交替地选择接通状态计数值和关断状态计数值；

响应基准时钟的计数器，用于提供表示所选择的接通状态计数值和关断状态计数值的计数，并对此响应来产生计数结束信号；和

响应计数结束信号的模式选择器，用于产生模式选择信号。

24.根据权利要求23所述的数字DTMF音发生器，其中所述计数器是递减计数器，其中所述递减计数器在该计数等于零时产生计数结束信号。

25.一种用于脉宽调制数字音信号的自适应脉宽调制器，包括：

索引表，用于存储根据数字音信号选择的接通状态计数值和关断状态计数值的表格；

响应模式选择信号的选择电路，用于交替选择由所述数字音信号从接通状态计数值和关断状态计数值的所述表格选择的接通状态计数值和关断状态计数值；

响应计数结束信号的模式选择器，用于产生模式选择信号，

其中所述模式选择器进一步传送脉宽调制的数字音信号。

26.根据权利要求25所述的自适应脉宽调制器，其中所述计数器是递减计数器，其中所述递减计数器在该计数等于零时产生计数结束信号。

27.根据权利要求25所述的自适应脉宽调制器，其中所述索引表存储在只读存储器中，其中数字音信号对所述只读存储器寻址。

28.一种用于产生乐器的音符包络线特性的数字效果发生器，包括：

响应该序列计数的效果控制器，用于恢复包括一序列音符包络线幅度值的幅度信息，该音符包络线幅度值控制音符周期范围内音符包络线的产生；

响应一序列音符幅度值的可变频率时钟，用于产生一序列与音符幅度值对应的可变频率时钟信号；和

具有音调输入并响应可变频率时钟信号序列的脉宽调制器，用于对音调输入编码以产生具有被控制的包络线特性的脉宽调制数字音。

29.根据权利要求28所述的数字效果发生器，其中使用微计算机实施所述音符计数器，所述效果控制器，和所述脉宽调制器。

30.根据权利要求28所述的数字效果发生器，其中所述效果控制器包括按表格存储幅度信息作为一个或多个音符幅度值序列的寄存器。