CN1370997A - 集成电路测试装置的定时校正方法及其装置 - Google Patents

Abstract

一种IC测试装置的定时校正精度高、廉价完成的定时校正方法,设有探针(300),可以接触安装被测试IC的IC插座(203)的各个管脚、取出提供给各个管脚的信号并向各个管脚提供校正脉冲,通过IC测试装置具有的定时计测功能来计测该探针内设置的基准比较器(CP－RF)取出的校正脉冲的定时和从探针内设置的基准驱动器(DR－RF)向IC插座施加的基准校正脉冲的定时,进行定时校正。

Description

集成电路测试装置的定时校正方法及其装置

本发明涉及测试存储卡等集成电路(IC)的IC测试装置的定时校正方法及具有使用该方法的校正功能的IC测试装置。

图11表示一般公知的IC测试装置的简略结构。图中TES表示IC测试装置整体。IC测试装置TES由主控制器111、图形发生器112、定时发生器113、波形格式化器114、逻辑比较器115、驱动器组116、比较器组117、错误解析存储器118、逻辑振幅基准电压源121、比较基准电压源122、设备电源123等构成。

主控制器111通常由计算机系统构成，主要根据使用者制作的测试程序来控制图形发生器112和定时发生器113，从图形发生器112产生图形，波形格式化器114将该测试图形数据变换为具有实际波形的测试图形信号，通过电压放大具有逻辑振幅基准电压源121设定的振幅值的波形的驱动器群116，将该测试图形信号施加并存储到被测试IC 119上。

被测试IC 119例如是IC存储卡时，比较器组117比较从被测试IC 119读出的响应信号和比较基准电压源122提供的基准电压，判定逻辑电平(H逻辑电压、L逻辑电压)。逻辑比较器115比较判定的逻辑电平和从图形发生器112输出的期望值，在与期望值不一致时，判定为读出电平的存储器单元有错误，每次产生错误时把错误地址存储在错误解析存储器118中，在测试结束时，判定能否进行例如错误单元的补救。

这里，定时发生器113规定对被测试IC 119提供的测试图形信号的上升沿定时和下降沿定时的定时，以及规定逻辑比较器115中逻辑比较定时的选通脉冲的定时。

这些定时的每一个被记述在使用者制作的测试程序中，按照使用者计划的定时来使被测试IC 119工作，可测试其工作是否正常。

使用图12来说明定时发生器113和波形格式化器114的概况。图12表示产生一个通道的测试图形信号的波形格式化器和定时发生器的示意结构。波形格式化器114可由S-R触发器构成，对其置位端子S和置位端子R提供置位脉冲P_S和复位脉冲P_R，按规定定时T1的上升沿、规定定时T2的下降沿来形成测试图形信号TP。这里为简便起见，将时钟发生器113A、113B的输出直接输入到S-R触发器，但实际上是按照波形图形、图形数据，以实时控制来将多个时钟发生器的输出连接到S-R触发器的分配。

置位脉冲P_S和复位脉冲P_R由一对时钟发生器113A、113B产生。时钟发生器113A、113B根据从延迟数据存储器113C读出的延迟数据DY_S、DY_R来规定产生置位脉冲P_S和复位脉冲P_R的定时。

根据地址计数器113D提供的地址信号来访问延迟数据存储器113C。地址计数器113D从测试开始起每一个测试周期TS_RAT产生将地址步进+1的地址信号，对测试期间中的每一个测试周期TS_RAT分配地址，读出在每个测试周期TS_RAT中设定的延迟数据，将该延迟数据设定在时钟发生器113A、113B内，根据延迟数据产生置位脉冲P_S和复位脉冲P_R。

图13表示其状态。从规定测试周期TS_RAT的额定时钟RAT的例如上升沿的定时起按提供的延迟数据DY_S1的定时来产生置位脉冲P_S，从额定时钟RAT的上升沿的定时起按延迟数据DY_R1的延迟定时来产生复位脉冲P_R，从置位脉冲P_S起产生与置位脉冲P_R的产生定时的时间差T_PW对应的脉冲宽度的测试图形信号TP(参考图13E)。置位脉冲P_S和复位脉冲P_R的设定分辨率以图13B所示的时钟CK的周期来规定。

通过以上可理解能够以测试周期TS_RAT内任意的定时，即上升沿、下降沿来设定测试图形信号TP。

接着说明比较器组117的操作。作为比较器组117的操作包括：

(a)以预定的定时比较并逻辑判定被测试IC 119输出的响应信号和预先确定的基准电平，取入判定出的逻辑值的操作；

(b)计测响应输出信号TX的上升沿或下降沿的定时的操作。

图14表示(a)的操作状况。(a)情况下，将选通脉冲STB的定时设定在响应输出信号TX应到来的定时，取入设定选通脉冲STB的定时的响应输出信号TX的逻辑值。在图14的例子中，由于在响应输出信号TX为H逻辑部分上设定选通脉冲STB，所以比较器取得如图14D所示的逻辑判定结果的H逻辑。因此，如果该测试周期的期望值如图14F所示是H，则逻辑比较器115中的逻辑比较结果判定为如图14所示的OK(合格)。

图15表示(b)的操作状况。在测定响应输出信号TX的上升沿的定时和下降沿的定时情况下，比较器117提供的选通脉冲STB在测试周期TS_RAT的范围内或在测试周期TS_RAT的数倍范围内，对每个测试周期顺序错开选通脉冲STB的相位，变化用选通脉冲STB选通的比较器输出的逻辑值，如图14D所示，根据逻辑判定输出的状态反转时的选通脉冲定时来判定响应输出信号的上升沿定时和下降沿定时。

根据参考上述图11～15的说明，可以理解以往的一般IC测试装置具有将测试图形信号的发生定时设定为任意定时的功能，以及具有能够测定被测试IC的响应输出信号TX的上升沿的定时和下降沿的定时的功能。

在以往的IC测试装置中，实施使对被测试IC的各个管脚提供的测试图形信号的相位一致的定时校正、以及使被测试IC输出的响应输出信号与读入IC测试装置的相位一致的定时校正。

作为定时的校正方法，采用调整预先插入各个管脚的信号路径中的可变延迟电路的延迟时间、根据该延迟时间来调整使各信号路径的延迟时间一致的方法。

作为测定信号路径的延迟时间的方法，可采用下面说明的2种方法。

(1)利用IC测试装置具有的定时测定功能来测定在信号路径上传播的信号的反射时间，从该反射时间来计测信号路径的传播延迟时间的方法。

(2)使探针与安装被测试IC的IC插座的每个管脚接触，通过探针将IC插座的每个管脚上施加的校正脉冲提供给示波器，由示波器测定与具有基准相位的信号的相位差，从该相位差来计测信号路径的传播延迟时间的方法。

根据上面(1)的计测方法，校正脉冲的反射波形品质差。因此，由于检测到反射波到来的检测精度低，所以有与此相伴出现定时校正精度差的缺点。

根据上面(2)的计测方法，由于通过示波器来计测被测定信号与基准信号的相位差，所以其测定精度高。因此，具有可进行精度高的定时校正的优点。

然而，(2)的计测方法可进行校正的信号路径受到具备可以将信号送到IC插座中的驱动器的信号路径的限制，只有比较器的信号路径在测定对象之外。因此，只有比较器的信号路径必须利用上述(1)的反射波来计测信号路径的经过延迟时间。因此，尽管计测方法(2)的驱动器系统的定时校正精度高，但由于比较器系统的校正精度差，所以就整体而言，存在定时校正精度变差的缺点。

而且，根据上述(2)的方法，必须准备对于IC测试来说完全不必要的示波器。即使在示波器中，用双输入型来输出与两个信号的相位差相当的数据，并将该数据送入到IC测试装置，调整可变延迟电路的延迟时间结构的示波器也是昂贵的。因此，由于仅为了定时校正而必须准备昂贵的示波器，所以有经济负担大的缺点。

本发明的目的是提供一种IC测试装置的定时校正方法和具有执行该定时校正方法的功能的IC测试装置，其中，该IC测试装置能降低定时校正的成本，而且无论是驱动器还是比较器都能进行高精度定时校正。

本发明利用前述一般IC测试装置原来具有的定时发生功能和定时计测功能来进行自身的定时校正。

根据本发明的第一方面，使用具有基准比较器的探针的IC测试装置的定时校正方法包括下面的步骤：

(a)通过上述探针从外部依次有选择地接触到IC插座的各个管脚；

(b)从上述IC测试装置的驱动器向上述IC插座的各个管脚施加校正脉冲；

(c)以提供给上述基准比较器的基准选通脉冲的定时来取入通过上述探针的上述基本比较器从上述驱动器向各个管脚施加的上述校正脉冲；

(d)求上述校正脉冲的定时和上述基准选通脉冲的定时的偏差；

(e)调整上述驱动器的各个信号路径上设置的可变延迟电路的延迟时间，使得上述偏差作为预定的值。

根据本发明的第二方面，使用具有基准驱动器的探针的IC测试装置的定时校正方法包括下面的步骤：

(a)通过上述探针从外部依次有选择地接触IC插座的各个管脚；

(b)从上述探针的上述基准驱动器向上述IC插座的各个管脚施加基准校正脉冲；

(c)以提供给上述比较器的选通脉冲的定时取入通过上述IC测试装置的各个比较器从上述基准驱动器向各个管脚施加的上述基准校正脉冲；

(d)求上述基准校正脉冲的定时和上述选通脉冲的定时的偏差；

(e)调整插入到上述选通脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述偏差作为预定的值。

根据本发明的第三方面，是一种这样的IC测试装置，包括：驱动器，向对应于安装被测试IC的IC插座的各个管脚设计的被测试IC的输入端子施加测试图形信号；以及比较器，在选通脉冲的施加定时中取入向对应于各个上述管脚设计的上述被测试IC的输出端子输出的响应输出信号的逻辑值；并且判定上述比较器取入的响应信号是否与预定的期望值一致，测试上述被测试IC是否正常地工作，该IC测试装置包括：

探针，依次有选择地接触上述IC插座的各个管脚；

基准比较器，装载在上述探针上，以基准选通脉冲的定时取入上述探针接触的上述IC插座的管脚上所施加的信号；

驱动器可变延迟电路，设置在各个上述驱动器的信号路径上，调整提供给上述IC插座的管脚的信号的延迟时间；

选通可变延迟电路，设置提供给各个上述比较器的选通脉冲的信号路径上，调整上述选通脉冲的延迟时间；以及

校正控制装置，将上述基准比较器取入的信号的逻辑值与期望值相比较，控制上述驱动器可变延迟电路，使得从上述驱动器向上述IC插座的管脚施加的校正脉冲的相位与上述基准选通脉冲的基准定时一致。

根据该发明，由于根据原来的IC测试装置具备的定时测定功能来判定从IC插座取入到探针的校正脉冲的定时是否与基准脉冲一致，所以在外部不需要特别昂贵的例如示波器那样的工具。因此，可执行廉价的定时校正。

此外，在本发明中，将基准驱动器装载在探针侧，从该基准驱动器向与探针接触的IC插座的管脚施加具有基准相位的校正脉冲。通过电缆等将该校正脉冲从IC插座的管脚取入到IC测试装置的比较器中。

在IC测试装置的比较器中使选通脉冲的相位依次移动，计测校正脉冲的定时。根据该定时计测结果来设置插入到选通脉冲的信号路径中的可变延迟电路的延迟时间，使得校正脉冲的例如上升沿的定时与基准定时一致，并结束比较器的定时校正。

这样，由于本发明利用IC测试装置具有的定时计测功能来执行定时校正，所以不需要特别的工具。因此，具有定时校正需要的费用少并且容易完成的优点。

此外，由于本发明利用直接波作为测定信号路径的传播延迟时间的信号，从而计测结果精度高。因此，具有可进行精度高的定时校正的优点。

而且，本发明将探针装载在自动位置确定装置(机器人)上，通过该自动位置确定装置使探针与IC插座的各个管脚自动地接触。结果，具有可实现使定时校正自动化的优点。

而且，本发明设置多个探针，提供同时并行进行连接多个IC插座的驱动器和比较器等的定时校正的定时校正装置，因此，具有可以大幅度地缩短校正所需要的时间的效果。

图1是说明本发明的IC测试装置的一个实施例的框图。

图2是探针的内部结构的一个例子的框图。

图3是说明本发明的校正方法的波形图。

图4是说明本发明的其它校正方法的框图。

图5是说明图2所示的探针的内部结构的其它例子的框图。

图6是说明图5所示的实施例的变形例的框图。

图7是说明适用于图6所示的实施例的校正用的短路垫片(short pad)斜视图。

图8是说明图4所示的校正器控制器的内部结构的例子的框图。

图9是说明用于图8所示的校正器控制器的可变延迟电路的操作定时图。

图10是说明构成图8所示的可变延迟电路的分数延迟时间发生部的一个例子的框图。

图11是说明IC测试装置整体结构的框图。

图12是用于图11所示的IC测试装置的定时发生器的概略框图；

图13是说明图12所示的定时发生器的操作波形图。

图14是说明用于图11所示的IC测试装置的比较器的功能的一个例子的波形图。

图15是说明比较器功能的其它功能的波形图。

图1表示具有本发明的定时校正功能的IC测试装置的一个实施例。顺序说明该IC测试装置的实施例以及本发明的定时校正方法。

在图1中，100表示IC测试电路装置，200表示测试头，300表示本发明提出的探针，400表示支撑该探针300并进行自动定位的自动定位装置。

IC测试电路装置100由定时/图形发生器110、定时校正用延迟时间设定部120、管脚电路130和校正控制部140构成。校正控制部140由定时判定器150和可变延迟电路DY1、DY2构成。在本发明中示出特别设计的定时判定器。

测试头200由母板201、设置在母板201上部的插座板202、安装在该插座板202上的IC插座203构成。管脚电路130也可以构成在母板201上。示出具有以下结构的情况：在校正时IC插座203的表面上安装接触板204来替代被测试IC(图中未特别示出)，将IC插座203的各个管脚与排列在接触板204的表面上形成的接触垫块(图中未示出)对应电连接，通过接触板204使IC插座203的各个管脚与探针300接触。因此图1表示定时校正中的状态。

以往，探针仅由单独的接触端子构成，将连接到探针300的电缆301连接到示波器(图中未示出)，用探针300取出从设置在管脚电路130上的驱动器DR输出的校正脉冲，通过电缆301输入到示波器来测定校正脉冲的相位。

本发明的特征在于不使用示波器，如参考图2所述，采用这样的结构：在探针300内设置基准驱动器和基准比较器，用基准比较器取出从管脚电路130的各个驱动器DR输出的校正脉冲的相位，用定时判定器140来判定定时的延迟、超前，根据该判定来控制可变延迟电路DY的延迟量，使得与定时一致。

此外，定时/图形发生器110向探针300提供具有基准定时的基准校正脉冲，通过探针300的基准驱动器将该基准校正脉冲输入到设置在管脚电路130上的比较器CP，通过使施加到比较器CP的选通脉冲的施加定时与该基准校正脉冲的上升沿的定时(一般在上升延的50％的位置)一致，来完成比较器CP的定时校正。

图1仅表示一个IC插座203，但在插座板202上可安装例如12个、24个或48个左右的IC插座，在这些IC插座203的每一个上同时安装被测试IC，并且同时测试多个IC。

图2表示本发明提出的探针300的内部结构的一例。探针300被装载在自动定位装置400上，沿着插座板202的板面在X-Y方向移动，在目标管脚位置(接触板204的表面上形成的电气垫片的位置)使探针300向着Z方向(与接触板204的板面垂直的方向)移动，使在探针300上突出设置的簧片触点302、303与作为目的地的电气垫片接触。在该图的例子中，簧片触点302是与地电位接触的触点，而303是与信号线接触的簧片触点。

信号线接触的触点303被连接到设置在探针300的内部的基准驱动器DR-RF的输出端子和基准比较器CP-RF的输入端子。将基准校正脉冲供给线304连接到基准驱动器DR-RF的输入端子。将基准比较器输出线305连接到基准比较器CP-RF的输出端子。而且，将基准选通脉冲供给线306连接到基准比较器CP-RF的选通脉冲供给端子。

这些基准校正脉冲供给线304、基准比较器输出线305和基准选通脉冲供给线306作为电缆301捆绑起来，并被连接到IC测试电路装置100，基准校正脉冲供给线304和基准选通脉冲供给线306如图1所示通过校正控制部140的定时校正用可变延迟电路DY1、DY2被连接到定时/图形发生器110。

将基准比较器输出线305连接到定时判定器150的另一个输入端子，向该定时判定器150输入基准比较器CP-RF取入的逻辑值。从定时/图形发生器110向定时判定器150的另一个输入端子输入期望值，将该期望值与基准比较器的输出进行逻辑比较，判定从管脚电路130输出的驱动器DR的输出的定时是否与基准定时一致。

具体地说，作为期望值，例如提供H逻辑值，如果基准选通脉冲的定时的探针300的基准比较器CP-RF的逻辑判定结果与期望值一致，定时判定器150就重复进行仅使DY2的延迟量增加一定值，反复比较基准选通脉冲的逻辑判定结果和期望值H。期望值H初始一致时，检测基准校正脉冲的定时，此时，将提供基准选通脉冲的定时的可变延迟电路DY2的延迟量固定。例如，参照图8如后面所述，在通过数字值来控制可变延迟电路DY2的延迟量时，将其相位(延迟量)的数字值写入到延迟电路DY2的设定用存储器(图中未示出)，将写入到该存储器中的值设定在延迟电路DY2上。

下面说明管脚电路130的驱动器DR的路径定时校正方法和比较器CP的路径定时校正方法。在以下说明的校正作业之前，必须对装载在探针300上的基准驱动器DR-RF的输出定时和基准比较器CP-RF的取入定时进行校正。为此，可以将任何一方规定为基准，来校正另一方，使得与该基准一致。

例如，将基准驱动器DR-RF端作为基准时，从基准驱动器DR-RF输出校正脉冲，在图2的例子中将该校正脉冲直接施加到基准比较器CP-RF，可调整确定选通脉冲的延迟时间的可变延迟电路DY2(参考图1)，使得选通脉冲的施加定时与校正脉冲的上升沿的边缘(上升沿的50％的位置)一致。

相反，将基准比较器CP-RF端作为基准时，从基准驱动器DR-RF输出校正脉冲，可调整确定校正脉冲的延迟时间的可逆延迟电路DY1(参考图1)，使得校正脉冲的上升沿的边缘(上升沿的50％的位置)与选通脉冲的施加定时一致。

无论采用哪个作为基准，校正后二者输出的定时和取入的定时都一致，以该定时来校正装载在下面说明的管脚电路130上的驱动器DR和选择器CP的定时。

首先，说明管脚电路130上装载的选择器CP的校正方法。此时，定时/图形发生器110对基准校正脉冲供给线304按图3A所示的测试循环周期TSRAT反复输出图3B所示的基准校正脉冲PA。该基准校正脉冲PA(图3B)通过电缆301被送入到探针300，通过装载在探针300上的基准驱动器DR-RF和簧片触点303提供给测试头200，从测试头200输入到管脚电路130的选择比较器CP。

在比较器CP中，通过使可变延迟电路DY4(DY6)每次增加(或减少)一定量、使可变延迟电路DY4、DY6每次增加(或减少)一定延迟量，按每个测试循环依次错开选通脉冲STB的相位来执行与基准电压VREF的比较(图3C)，比较结果的逻辑值确定反转的选通STR-J的相位(延迟量)。由此，正确地校正提供给该比较器CP的选通脉冲STB的延迟时间J(即比较器CP的比较定时)，使得反转各个比较器计测的校正脉冲PA的定时J(设定为提供给比较器CP的基准电压VREF的值的50％的振幅，在振幅的50％位置处比较器CP的比较输出(图3D))的定时J与基准校正脉冲PA的定时t一致(J＝t)。由此，结束比较器CP的校正。此时，50％的判定是一定期间内的反复判定结果，可根据H、L的概率分别为50％来进行。

接着，说明装载在管脚电路130上的驱动器DR的校正方法。此时，定时/图形发生器110通过可变延迟电路DY3、DY5对各个驱动器DR在每个测试周期反复提供设置为同一相位的校正脉冲。各个驱动器DR将该校正脉冲送入到测试头200中。

在测试头200中，通过形成在接触板204的面上形成的导电垫片，由探针300选择并送入从要校正的驱动器DR送来的校正脉冲。探针300取入的校正脉冲利用探针300上装载的结构的基准比较器CP-RF按基准相位设定的基准选通脉冲来中断，如果设定可变延迟电路DY3或DY5的延迟时间，则驱动器DR的路径的定时校正结束，使得基准选通脉冲的施加定时和校正脉冲的例如上升沿的50％位置处定时判定器140的逻辑判定结果被反转。同样，上升沿的50％的位置的判定可以根据H和L的概率为50％来进行。

图4是说明其它校正方法的实施例，块110、120、130、140的结构与图1对应的探针结构相同。图4所示的定时校正方法确定对每一个IC插座203提供基准定时的基准管脚P-RF(IC插座的任何一个管脚都可作为基准管脚)，使探针300接触到与该基准管脚P-RF对应的接触板204上的接触垫片(在该图中以与基准管脚相同的P-RF表示)，从管脚电路130的对应的驱动器DR通过基准管脚P-RF将校正脉冲提供到探针300，由探针300的基准比较器CP-RF来测定校正脉冲的定时，将该定时确定为基准定时(即控制延迟电路DY2并确定基准选通脉冲的定时)。接着，对各个管脚控制与该驱动器对应的可变延迟电路的延迟量，使得从驱动器DR对探针300提供的校正脉冲的定时与基准比较器CP-RF取入的定时一致。对于所述基准比较器CP-RF的取入的定时，提供给基准驱动器DR-RF的基准校正脉冲的定时可将预先测定的基准比较器和基准驱动器之间的相位差相加来确定。将该定时确定为基准定时，接着对于其它管脚，经可变延迟电路DY4、DY6使从探针300提供的校正脉冲与对应的比较器CP取入的定时一致来进行校正。

采用这种校正方法时，若以规定为基准管脚P-RF的管脚例如驱动器作为基准，则以规定为基准的管脚的驱动器DR的初始延迟时间来校正其它管脚的驱动器的延迟时间。也可通过把各个管脚的比较器CP取入的定时与开始规定为基准的管脚的驱动器DR的延迟时间进行校正，使该IC插座内的各个管脚的驱动器和比较器双方的延迟时间在一定条件下一致。

即使每一个IC插座上规定为基准管脚的驱动器的延迟时间有误差时，该误差对IC的测试也完全不会产生影响。即，只要被测试IC的管脚之间彼此没有相位差，则对测试完全不产生影响。必要的是来自被测试IC的管脚位置的驱动器的施加测试图形的定时一致，对应于响应信号的管脚位置的比较器取入的定时一致，这些相位(延迟)的大小不是问题。因此，不特定基准管脚，可以对于任一固定的基准定时相对地确定驱动器的定时，同样，对于任一固定的基准定时也相对确定比较器的定时。

例如，由DY1、DY2将基准校正脉冲的定时和基准选通脉冲的定时固定为任意值，调整延迟电路DY3、DY5，使得来自管脚电路130的各个驱动器的校正脉冲的定时与基准比较器CP-RF的定时相一致。对于比较器，从基准驱动器DR-RF对各个管脚提供基准构成脉冲，调整可变延迟电路DY4、DY6的延迟量，使得管脚电路130的各个比较器取入的定时(选通脉冲定时)与该基准校正脉冲的定时一致。

图4的实施例中表示下面情况的构成：在同一自动定位装置400上装载2个探针300A和300B，同时驱动2个探针300A和300B，并行执行2个IC插座203的定时校正。此外，150表示校正器控制器。

图5表示所述的各实施例的探针300的其它结构例。将探针300相对的基准选通脉冲供给线306和基准校正脉冲供给线304兼用，选通脉冲施加时和校正脉冲施加时将继电器开关RL2、RL3进行切换。此外，有将图1的校正控制部140内的可变延迟电路DY1、DY2移动到探针300内，探针300内的温度保持一定的情况。即，在这个例子中，表示这种情况：在探针300上装载向基准比较器CP-RF的比较判定结果的取入用D型触发器DFF提供基准选通脉冲的可变延迟电路DY2、以及对双方的信号提供共用延迟时间的可变延迟电路DY0，把这些各个可变延迟电路DY0、DY1、DY2和基准驱动器DR-RF和基准比较器CP-RF以及D型触发器DFF装入在恒温槽160中，将它们放置在一定温度的环境中，根据温度变化来抑制延迟时间的变动，从而进行校正。161是将恒温槽160的温度控制在一定温度的温度控制器、162是加热恒温槽160的内部的例如发射体、163是检测出恒温槽160的内部的温度的温度传感器。

164表示DA变换器。对该DA变换器164提供从IC测试电路装置100送来的数字设定值，输出设定基准驱动器DR-RF输出的脉冲的振幅值的电压VIH、VIL、以及对调整基准比较器CP-RF输出的检测脉冲的上升沿、下降沿的延迟时间差的调整电路165提供的控制信号。即，该调整电路165被这样设置：通过设定在正相端和反相端上设置的规定电流电路的电流值，调整检测脉冲的上升沿时接通的电路端和检测脉冲的下降沿时接通的电路端的各空载电流，从而调整检测脉冲的上升沿侧和下降沿侧的延迟时间，使该延迟时间合并为同一值。

166是控制继电器RL1、RL2、RL3的继电器控制电路。167表示监测在簧片触点303上施加的信号波形时的信号取出端子。通过将示波器连接到该信号输出端子，可以监测波形。

直到图5的实施例表示了在探针300的内部直接连接探针300上装载的基准驱动器DR-RF的输出端子、以及基准比较器CP-RF的输入端子来进行校正的情况，但是由于这种结构的情况将从共用簧片触点303输入的信号在分支点进行分支并供给驱动器端和比较器端，所以在分支点发生反射，有因反射而引起波形恶化的危险。

此外，从基准驱动器DR-RF向基准比较器CP-RF提供校正脉冲并对基准驱动器DR-RF和基准比较器CP-RF的定时进行校正时，由于校正不包括直至簧片触点303的前端的信号经过时间的状态，所以运一部分会产生误差。

因此，在图6表示的探针300的例子中，表示这样的情况：将基准驱动器DR-RF的输出端子和基准比较器CP-RF的输入端子连接到分别设置的簧片触点303A和303B，使得分别设置的簧片触点303A和303B接触到接触板204来进行校正。

因此，这种情况下，例如如图7所示，在接触板204上的任意位置设置短路垫片205，使簧片触点303A和303B与接触板204接触而使簧片触点303A和303B的前端短路，在这种状态下可以进行在探针300上装载的基准驱动器DR-RF和基准比较器CP-RF的校正。

因此，根据图6所示的实施例，由于基准驱动器DR-RF的输出端和基准比较器CP-RF的输入端不存在分支点，所以不发生反射，可防止波形恶化。

而且，由于基准驱动器DR-RF和基准比较器CP-RF的校正包括直至簧片触点303A和303B的前端来进行校正，所以使簧片触点303A和303B的前端与接触板204接触来进行校正，管脚电路130上的驱动器DR和比较器CP的校正条件一致，即使这一点也能提高校正精度。

图5和图6的实施例表示在探针300上装载温度控制器161、DA变换器164、继电器控制电路166等的实例，但没有必须一定在探针300上装载它们的理由，可容易理解将其装入构成在如图4所示的校正器控制器150中。

图8是图4所示的校正控制部140的具体结构例。校正控制部140在这个例子中由校正·循环·控制器CALCON、可变延迟电路DY1，DY2和判定输入到基准比较器CP-RF的信号的定时与选通脉冲STB的定时是否一致的定时判定器150来构成。

校正·循环·控制器CALCON在任何一个测试周期都生成控制是否执行校正的控制信号。可变延迟电路DY1和DY2由整数延迟时间发生部M和分数延迟时间发生部PS以及门电路G构成。

整数延迟时间发生部M例如可由移位寄存器和选择并取出该移位寄存器的各级的输出的选择器来构成。通过移位寄存器使规定测试周期TS的滞后时钟RAT同步于基准时钟RFL的周期并被延迟，在设定的延迟数据DAT1或DAT2中的基准时钟RFL的周期的整数倍的时间对应的时间后，由选择器从输出的级取出滞后时钟RAT，将该延迟的滞后时钟RAT输入到栅极G的一个输入端子，作为门信号。

分数延迟时间发生部PS由使基准时钟RFL的相位以高分辨率相位移动的电路构成，生成具有对应于比延迟数据DAT1和DAT2中的基准时钟RFL的一个周期小的值的分数值的延迟时间(相位移动量)的脉冲串。

门电路G在整数延迟时间发生部M生成的门信号中提出分数延迟时间发生部PS生成的脉冲串中的对应脉冲，输出提供对应于延迟数据DAT1和DAT2的延迟时间的校正脉冲CALP和选通脉冲STB。

图9表示其状态。图9A表示基准时钟RFL，图9B表示滞后时钟RAT。整数延迟时间发生部M生成将滞后时钟RAT延迟基准时钟RFL的一个周期T的整数倍的时间(在该图的例子中是3T)的整数延迟脉冲(图9C)。

将该整数延迟脉冲和分数延迟脉冲(图9E)输入到门电路G1或G2，通过整数延迟脉冲来提取分数延迟脉冲，得到具有将分数延迟量Φ相加到整数延迟时间3T所得的延迟时间3T+Φ的脉冲(图9F)。将该脉冲输入到装载在探针300上的基准驱动器DR-RF或基准比较器CP-RF，作为校正CALP或选通脉冲STB。

在图9的例子中，表示将如图9C所示的整数延迟脉冲与分数延迟脉冲进行同步，使相位一致(图9D)，使得用门电路G1、G2在整数延迟脉冲的中央部分对分数延迟脉冲进行门控的情况。

图10表示分数延迟时间发生部PS的实施例。该实施例表示由电压控制振荡器VCO、一对分频器DVD1和DVD2、相位比较器PHD、模拟加法器ADD、低通滤波器FIL、向模拟加法器ADD提供相位移动电压VS的DA变换器DAC来构成。

这个电路一般由公知的锁相环(PLL)来构成。对输入端子Tin输入基准时钟RFL，根据需要用分频器DVD1进行分频，将其分频输出输入到相位比较器PHD的一个输入端子。

分频器DVD2对电压控制振荡器VCO的振荡信号进行分频率，并将该分频输出输入到相位比较器PHD的另一个输入端子。使分频器DVD1和DVD2的分频比相等。因此，将输入到相位比较器PHD的信号的频率设定得相同，相位比较器PHD比较该同一频率的信号的相位差，将该相位比较输出提供给模拟加法器ADD的一个输入端子。

从DA变换器DAC对模拟加法器ADD的另一个输入端子提供用于设定分数延迟时间的控制电压VS。将低通滤波器FIL连接到模拟加法器ADD的输出端，取出经低通滤波器FIL平滑化的电压信号CV，将该电压信号CV输入到电压控制振荡器VCO的电压控制端子，对电压控制振荡器VCO的振荡相位进行控制。

该锁相环PLL构成闭合环路，使得模拟加法器ADD的输出为0。因此，保持与相位比较器PHD的输出和DA变换器DAC的输出之间相反极性的关系，维持同一值。

即，DA变换器DAC的输出为0时，电压控制振荡器VCO输出与基准时钟RFL同一相位的脉冲串，相位比较器PHD的输出也为0V。DA变换器DAC的输出产生例如1mV时，相位比较器PHD产生-1mV，使电压控制振荡器VCO从基准时钟RFL移动到产生-1mV的相位比较输出的相位(延迟相位)。

因此，通过从DA变换器DAC输入每次变化+1mV的电压信号，电压控制振荡器VCO振荡的脉冲串移动与每次-1mV的分辨率对应的相位。相位比较器PHD的变换系数例如假设为1PS/1mV，则通过从DA变换器DAC输入每次增加+1mV的信号，电压控制振荡器VCO振荡的脉冲串相位在延迟方向上每次移动1PS的相位。

DA变换器DAC例如是12位DA变换器，假设最下位的输出分辨率是1mV时，则输出1mV～4096mV的电压。因此，使电压控制振荡器VCO振荡的脉冲串相位可以从与基准时钟RFL相同相位的状态延迟到4096PS延迟的相位差。

通过使用锁相环可在很宽的范围内使电压控制振荡器VCO振荡的脉冲串的相位延迟，由于提取该脉冲串中的整数延迟时间产生的整数延迟时间所特定的脉冲来作为校正脉冲CALP或选通脉冲STB，所以利用保持高分辨率的原来的校正脉冲CALP或选通脉冲STB，可获得定时精度高的校正脉冲CALP或选通脉冲STB。

如以上说明，根据本发明，由于IC测试电路装置100利用可将原来装备的信号的发生定时设定为规定定时的功能和测定输入的信号的定时的功能，所以可廉价地制作定时校正装置。而且，驱动器、比较器的任何一个的校正都利用直接波来校正，因此校正精度高。因此，优点是提出了廉价且精度高的IC测试装置的构成装置。

Claims (17)

1.一种使用具有基准比较器的探针的IC测试装置的定时校正方法，包括下面的步骤：

(a)上述探针从外部顺序选择地接触IC插座的各个管脚；

(b)从上述IC测试装置的驱动器向上述IC插座的各个管脚施加校正脉冲；

(c)以提供给上述基准比较器的基准选通脉冲的定时得到由上述探针的上述基本比较器从上述驱动器向各个管脚施加的上述校正脉冲；

(d)求上述校正脉冲的定时和上述基准选通脉冲的定时的偏差；

(e)调整上述驱动器的各个信号路径上设置的可变延迟电路的延迟时间，使得上述偏差作为预定的值。

2.如权利要求1所述的定时校正方法，上述探针还具有基准驱动器，上述方法还包括下面的步骤：

(f)上述探针从外部顺序选择地接触IC插座的各个管脚；

(g)从上述探针的上述基准驱动器向上述IC插座的各个管脚施加基准校正脉冲；

(h)由上述IC测试装置的各个比较器以提供给上述比较器的选通脉冲的定时得到从上述基准驱动器向各个管脚施加的上述基准校正脉冲；

(i)求上述基准校正脉冲的定时和上述选通脉冲的定时的偏差；

(j)调整插入上述选通脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述偏差作为预定的值。

3.如权利要求1或2所述的定时校正方法，还包括以下步骤：

在上述步骤(a)之前，预先调整插入上述基准选通脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述基准选通脉冲的定时与从上述IC插座的预定确定的基准管脚提供的校正脉冲的定时一致。

4.如权利要求1或2所述的定时校正方法，还包括以下步骤：

在上述步骤(f)之前，预先调整插入上述基准校正脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述基准驱动器的基准校正脉冲的定时与提供给对应于上述IC插座的预先确定的基准管脚的比较器的选通脉冲的定时一致。

5.如权利要求2所述的定时校正方法，还包括以下步骤：

在上述步骤(a)之前，调整插入上述基准校正脉冲的信号路径中的定时校正用可变延迟电路的延迟时间和插入上述基准选通脉冲的信号路径中的定时校正用可变延迟电路的延迟时间的其中一个，使得从上述基准驱动器输出的基准校正脉冲的定时与提供给上述基准比较器的基准选通脉冲的定时一致。

6.一种使用具有基准驱动器的探针的IC测试装置的定时校正方法，包括下面的步骤：

(a)上述探针从外部顺序选择地接触IC插座的各个管脚；

(b)从上述探针的上述基准驱动器向上述IC插座的各个管脚施加基准校正脉冲；

(c)由上述IC测试装置的各个比较器以提供给上述比较器的选通脉冲的定时得到从上述基准驱动器向各个管脚施加的上述基准校正脉冲；

(d)求上述基准校正脉冲的定时和上述选通脉冲的定时的偏差；

(e)调整插入上述选通脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述偏差作为预定的值。

7.如权利要求6所述的定时校正方法，还包括以下步骤：

在上述步骤(a)之前，预先调整插入上述基准校正脉冲的信号路径中的定时校正用可变延迟电路的延迟时间，使得上述基准驱动器的基准校正脉冲的定时与提供给对应于上述IC插座的预先确定的基准管脚的比较器的选通脉冲的定时一致。

8.一种具有校正功能的IC测试装置，包括：驱动器，向对应于安装被测试IC的IC插座的各个管脚设置的被测试IC的输入端子施加测试图形信号；比较器，在选通脉冲的施加定时中取得向对应于各个上述管脚设置的上述被测试IC的输出端子输出的响应输出信号的逻辑值；判定上述比较器取得的响应信号是否与预定的期望值一致，测试上述被测试IC是否正常地动作，该IC测试装置包括：

探针，顺序选择地接触上述IC插座的各个管脚；

基准比较器，被装载在上述探针上，以基准选通脉冲的定时取得接触上述探针的上述IC插座的管脚上所施加的信号；

驱动器可变延迟电路，被设置在各个上述驱动器的信号路径上，调整提供给上述IC插座的管脚的信号的延迟时间；

选通可变延迟电路，被设置在对各个上述比较器提供选通脉冲的信号路径上，调整上述选通脉冲的延迟时间；以及

校正控制装置，比较上述基准比较器取得的信号的逻辑值与期望值，控制上述驱动器可变延迟电路，使得从上述驱动器向上述IC插座的管脚施加的校正脉冲的相位与上述基准选通脉冲的基准定时一致。

9.如权利要求8所述的IC测试装置，上述探针还包括向上述IC插座的管脚施加基准校正脉冲的基准驱动器，上述校正控制装置控制上述选通可变延迟电路，使得向上述IC插座的各个管脚提供的上述基准校正脉冲的定时和提供给对应于该管脚的上述比较器的选通脉冲的定时一致。

10.如权利要求9所述的IC测试装置，包括：基准校正脉冲可变延迟电路，被设置在上述基准驱动器的信号路径上，调整上述基准校正脉冲的定时；以及基准选通脉冲可变延迟电路，被设置在上述基准选通脉冲的信号路径上，调整提供给上述基准比较器的上述基准选通脉冲的定时。

11.如权利要求10所述的IC测试装置，其中，上述探针由在安装上述IC插座的测试头上在X、Y、Z方向上移动的自动定位装置支持和移动，与上述IC插座的各个管脚自动接触，执行上述IC测试装置的驱动器系统和比较器系统的各个定时校正。

12.如权利要求10所述的IC测试装置，其中，设置多个上述探针，使这些多个探针的每一个自动与多个IC插座接触，同时并行执行与各个IC插座连接的驱动器系统和比较器系统的各个定时校正。

13.如权利要求11所述的IC测试装置，其中，将上述探针上装载的基准驱动器的输出端子和基准比较器的输入端子连接到分别设置的触点上，通过独立的触点使基准驱动器的输出和基准比较器的输入与上述IC插座的各个管脚接触而进行定时校正。

14.如权利要求13所述的IC测试装置，在上述触点的移动面上设置短路垫片，该短路垫片使连接于上述基准驱动器的输出端子的触点和连接于基准比较器的输入端子的触点接触并短路，通过短路垫片将从基准驱动器输出的基准校正脉冲输入到基准比较器，校正基准驱动器或基准比较器的其中一个定时。

15.如权利要求8到14的任何一项所述的IC测试装置，其中，设置调整电路，在上述探针上装载的比较器的后级上，调整上述比较器输出的检测脉冲的上升沿、下降沿的延迟时间差。

16.如权利要求14所述的IC测试装置，其中，上述定时校正用可变延迟电路由锁相环、具有使构成该锁相环的电压控制振荡器的振荡相位微细移动的加法装置而构成的分数延迟时间发生部、产生具有对上述锁相环提供的基准频率的脉冲串的脉冲周期的整数倍的延迟时间的整数延迟时间发生部来构成。

17.如权利要求10到14的任何一项所述的IC测试装置，其中，在上述探针上装载恒温槽，该恒温槽内装入上述基准驱动器、上述基准比较器、上述基准校正脉冲可变延迟电路和上述基准选通脉冲可变延迟电路，将温度保持在一定值。

Images