CN1369980A

CN1369980A - 用于纠错的方法和装置

Info

Publication number: CN1369980A
Application number: CN02103126A
Authority: CN
Inventors: 威廉K·摩根; 李M·普罗克特; 黄逎森; 马克D·赫瑟林顿
Original assignee: Motorola Inc
Current assignee: Motorola Mobility LLC; Google Technology Holdings LLC
Priority date: 2001-01-31
Filing date: 2002-01-31
Publication date: 2002-09-18
Anticipated expiration: 2022-01-31
Also published as: KR20020064199A; US20020141507A1; US7003045B2; KR100484555B1; CN1369980B

Abstract

一种卷积编码器(112),包括控制器(201),具有作为输入的传输速率(例如帧速率)。控制器(201)基于当前利用的传输速率将编码器(112)初始化为一种初始状态。当进行解码时,解码器(300)基于帧速率利用具有初始状态和最终状态的格子图。

Description

用于纠错的方法和装置

发明领域

本发明涉及一种通信系统，尤其是涉及用于在此类通信系统中进行差错纠正的方法和装置。

发明背景

在码分多址(CDMA)和其它通信系统类型中，通信的信息，不论是语音或数据通过通信信道在通信资源之间(例如无线电话和基站之间)进行传送。在宽带，扩频通信系统中，例如根据过渡标准IS-95B的基于CDMA的通信系统，使用扩频码来定义通信信道。

CDMA系统具有以不同速率传输用户信息的能力。例如，语音呼叫中每一语音帧的数据速率根据语音的活动而变化。当用户说话时，已压缩的语音信息典型地以全速率发送。在字和句子间数据速率典型地减少到1/8速率。对于平静转变的语音以及当需要减少数据速率时，例如为了能够多路复用信令信息或者增加系统容量时，也使用1/2和1/4速率。在数据服务呼叫中，可以根据用户请求的信息的数据速率选择全速率，1/2和1/8速率帧。

在CDMA通信系统中，接收者事先并不知道接收到的帧的数据速率。接收者必须为每一个允许的帧速率应用解码机制，并且察看已接收到的数据帧的特定特征以确定可能的帧被发送的速率。通常采用的特征为码元差错率(SER)，CRC校验和维特比解码器质量位。SER为对已卷积编码的数据的码元错误数目的估计，所述的数据为通过对利用卷积解码来恢复的信息序列进行重编码和累计已发现的不同于已接收的码元的重编码信道码元的数目来获得。一些帧速率，即用于IS-95的全速率和1/2速率被CRC代码字所支持。这些速率由发射机对数据执行一种退化循环编码而产生。CRC结果为卷积编码并且与数据一起发射。接收机也生成已接收到的已卷积解码的数据的CRC，并且将它和发射机附加的CRC比较。维特比解码器典型地用于卷积解码。除了数据序列外，维特比解码器有时候提供一质量指示位，指示已解码的序列是否过分地偏离有效数据序列。

对发射机采用何种速率的决定典型地由接收机的速率确定算法(RDA)完成。尽管RDA典型地能较好完成区分帧速率的工作，它们仍是容易出错。例如，以1/8速率帧发射的帧会被接收器错误地解释为全速率帧。这种误确定速率的影响可能很严重，有时候导致在语音呼叫中产生严重的音频人工产物并导致数据呼叫的数据吞吐量的减少。

用于IS-95并被本领域技术人员熟知的前向纠错(FEC)协议也已被发现会导致错误。特别地，FEC技术已被证明不是最佳的为在已发射的子速率帧和最可能接近的全速率帧之间提供充足的码距的技术。例如，当与静音一起出现时，已经观测到用于CDMA系统中的增强可变速率编解码器(EVRC)覆盖了16位1/8速率帧0740H，并反复地重复此帧。IS-95FEC方案仿真表明当通过1/8速率卷积编码器和数据中继器时，此1/8速率能够被全速率解码器以极低的SER解码。当已编码帧被功率控制位刺穿并在空中接口遭受几位错误时，已观察到CRC也可通过。因此，存在一种对用于减少通信系统中的错误的FEC的方法和装置的需要。

附图简要说明

图1为根据本发明的优选实施例的发射机的方框图；

图2为根据本发明的优选实施例图1的卷积编码器的方框图；

图3为根据本发明的优选实施例的解码器的方框图；

图4为根据本发明的优选实施例的格子图的说明；

图5为图示根据本发明的优选实施例图1的卷积编码器的工作的流程图；

图6说明根据本发明的优选实施例的附加尾部位；

图7为说明根据本发明的优选实施例的图3的解码器的工作的流程图。

附图详细说明

为指出在通信系统中对前向纠错的需要，在此提供一种卷积编码器/解码器。卷积编码器包括控制器，其具有作为输入的传输速率(例如帧速率)。控制器基于当前利用的传输速率将编码器初始化为初始状态。在进行解码时，解码器基于帧速率利用具有初始和最终状态的格子图。

由于编码器的初始状态对于所有可能的数据速率是不同的，错误的可能性大大地减少。特别是，在用于一种传输速率的有效的已编码的序列和用于另一传输速率的有效的已编码序列间，汉明码距显著地增加。这种汉明码距的增加提高了对帧正确解码的可能性。

本发明包括一种用于在通信系统中对数据编码的方法。该方法包括步骤：接收数据速率并基于数据速率设置卷积编码器的初始状态。

此外，本发明包括一种用于在通信系统中对数据解码的方法。该方法包括步骤：接收数据，基于数据速率设置格子图的初始状态，并利用格子图来对数据解码。

此外，本发明包括卷积编码器，其包括具有作为输入的速率和基于速率输出编码器的初始状态的控制器。

此外，本发明包括一种装置，其包括用于利用具有基于传输速率的初始和最终状态的格子图对输入数据解码的方法。

现在看附图，其中相同的数字指代相同的部件，图1为根据本发明的优选实施例的基站100的方块图。在本发明的优选实施例的本发明的基站100的优选实施例中，通信系统100利用直接序列码分多址(CDMA)系统协议，其在电子工业联合会/电信工业联合会的过渡标准95C(TIA/EIA/IS-95C)的“蜂窝系统远程单元基站兼容标准”中被描述。然而，在另外的实施例中，通信系统100可利用其它数字蜂窝通信系统协议，例如在UMTS宽带CDMA SMG2 UMTS物理层专家组Tdoc SMG2 UMTS-L1 222/98(UMTS 222/98)中描述的下一代CDMA结构，在cdma2000国际电信联盟-无线通信(ITU-R)无线传输技术(RTT)候选提交文献中描述的下一代CDMA结构，或者在“用于1.8-2.0Ghz的码分多址(CDMA)个人通信系统的个人站-基站兼容要求”中描述的CDMA系统协议(美国国家标准化组织(ANSI)J-STD-008)，或者欧洲电信标准化组织(ETSI)宽带CDMA(W-CDMA)协议，但不限于这些协议。本发明也可应用于直接序列扩频系统，其利用编码选择技术来输送信息。例如，用户信息可能经来自N个正交波形中的多个n个正交波形的特殊选择而被传输。本发明应用于这些通信系统的正向和反向传输通路。

在工作期间，信道多路复用器108以特别的比特率(例如，8.6kbit/秒)接收信号106(业务信道数据比特)。输入业务信道数据106的位典型地包括被声码器转换为数据的语音，纯数据，或这两种类型数据的组合。信道多路复用器108多路复用次级业务(例如，数据，尾比特，等)，和/或业务信道数据106上的信令业务(例如控制或用户消息)并以9.6kbit/秒的速度将已多路复用的数据输出到卷积编码器112。卷积编码器112利用编码算法以固定的编码速率将已输入的数据位110编码为数据码元，所述编码算法(例如卷积或块编码算法)使将数据码元的顺序最大似然解码为数据位更容易。例如，卷积编码器112以固定的编码速率对已输入的数据位110(被以9.6kbit/秒的速率接收到)进行编码，所述固定编码速率为一个数据位转换为两个数据码元(也就是1/2速率)以使卷积编码器112以19.2k码元/秒的速率输出数据码元。

然后数据码元114被输入到码元中继器116，在这里每一个码元依据它们的传输速率(例如全速，1/2，1/4，或1/8速率)被重复。已中继的码元118离开重发器116并进入交织器120。交织器120在码元级交织输入的码元118。在交织器120中，数据码元118被单独地输入定义了一个已预定的数据码元118的块大小的矩阵。数据码元118被输入到矩阵的位置中以使矩阵被以逐列的方式填充。数据码元118被单独地从矩阵的位置中输出以使矩阵被以逐行的方式清空。典型地，矩阵为具有行数与列数相等的方阵；然而，可以选择其它的矩阵形式以增加在连续地输入的非交织数据码元之间的输出交织间距。交织数据码元122被交织器120以与输入相同的数据码元速率(例如19.2k码元/秒)输出。被矩阵定义的数据码元块的预定的大小从数据码元的最大个数得出，该数据码元可以被以在预定长度的传输块内码元速率传输。例如，如果预定的传输块的长度为20毫秒，则预定的传输块的长度为19.2k码元/秒乘以20毫秒，等于384数据码元，其定义了一个16×24的矩阵。

交织数据码元122被输入到长码扰频器124，在这里码元122被长码加扰。已扰频码元126进入正交编码器128。正交编码器128进行模2加，将一正交码(例如，一64元(64-ary)沃尔什码)加到每一个交织和扰频数据码元126。例如，在64元正交编码中，被交织和扰频的数据码元126被一64码元正交码或其反序逐一替代。这些64正交码最好是与来自64×64的哈达玛矩阵的沃尔什码一致，在哈达玛矩阵中，沃尔什码为单行或单列的矩阵。正交编码器128重复地输出沃尔什码或其反序，其与以固定码元速率(例如，19.2k码元/秒)输入的数据码元126一致。

为生成I-信道和Q-信道码传播序列，沃尔什码130序列被一对短伪随机码132(也就是与长码相比的短码)扰频。I-信道和Q-信道码扩频序列用于通过驱动正弦曲线对的功率电平控制二相调制积分正弦曲线对。正弦曲线输出信号被相加，经带通滤波，被转变为RF频率，被放大，经调制器134滤波并被天线136发射以完成信道数据位110的传输。

图2为根据本发明优选实施例的卷积编码器112的一方块图。编码器的内存12的特征在于其状态，其表示一v-bit二进制数字X＝x₀x₁…x_v-1。对于m个输入位的每一个，编码器基于m个输入和v个状态位输出n位，然后转移到下一状态。特别地，对于进入编码器的每一位，其被存储在存储器最靠左的位置，并且所有已先存储的位被移到右边。进行两种计算(g₀和g₁)，每一位与如图示的特定的移位寄存器位置的互斥正交的内容相乘。

在本发明的优选实施例中，编码器112包括具有作为输入的传输速率(例如帧速率)的控制器201。控制器201基于当前使用的传输速率初始化编码器112为初始状态。特别地，现有技术的编码器典型地都初始化为全零状态，也就是X＝0000…0。在本发明的优选实施例中，对于每一个传输速率利用不同的初始状态。例如，在一个实施例中，长度为K＝9的IS2000卷积编码器具有2^(K-1)个状态供选择。编码器112对于全速率，被初始化为X＝01010111，对于1/2速率，被初始化为X＝10101010，对于1/4速率被初始化为X＝01100110，对于1/8速率被初始化为X＝10101011。多路复用器108在每一数据帧中插入尾比特以迫使编码器112返回到已知的最后状态。特别地，尾比特被加到“链式返回”编码器112，达到基于数据速率的一种状态。在前述的优选实施例中，最终状态与初始状态相同，然而，在另一实施例中，最终状态也许不是初始状态。

由于对于所有可能的数据速率，编码器112的初始状态不同，出错的可能性也就大大地减少。特别地，在用于一传输速率的有效已编码序列和用于另一传输速率的有效已编码序列间汉明距离显著地增加。汉明距离的增加提高了对帧正确解码的可能性。

图3为根据本发明的优选实施例的卷积解码器300的方块图。由于事先不知道已传输信号的数据速率，所述解码器利用几个解码器305-311来对数据解码，并确定合适的数据速率。特别地，发射器采用何种速率的决定典型地由接收器速率确定器313利用一种速率确定算法(RDA)完成。解码器301-311将度量、或解码特征传递到解码器313，并且解码器313利用每一个来自305-311的解码器的解码特征以确定已接收到的帧被以何种速率传输和/或帧是否有用。如果帧包含太多的错误位或其速率不能确定，则该帧被认为是一擦除帧。RDA典型地具有一系列的规则，遵循RDA以确定速率。例如，一些这类规则可能如下：IF CRC_FULL＝＝TRUE AND SER_FULL＜＝SER_{FULLTHRESHOLD}

THEN FRAME_RATE＝FULLIF CRC_FULL＝＝FALSE AND SER_FULL＞SER_{FULLTHRESHOLD}

AND CRC_HALF＝＝FALSE AND SER_HALF＞SER_{HALFTHRESHOLD}

AND SER_EIGHTH＜SER_{EIGHTHTHRESHOLD}

THEN FRAME_RATE＝EIGTH

这里，

CRC_x为对特定速率的循环冗余校验结果；

SER_x为对特定速率的码元差错率；和

SER_xTHRESHOLD为一SER_x比较阈值。

在用于各种传输速率的数据解码中，利用了在“DigitalCommunication Fundamentals and Applications(数字通信基础和应用)”，(N.J.，Prentice Hall，1988)中描述的维特比算法。特别地，每一解码器(也就是1/8速率，1/2速率，和全速率)利用维特比算法以对输入数据解码。正如维特比所提供的，利用一格子图来简化解码。一简化的格子图如图4所示。正如本领域普通技术人员所知，沿着格子图从初始状态到最终状态可确定通路量度。在本发明的优选实施例中，格子图的初始和最终状态取决于传输速率。例如，在一实施例中，长度为K＝9的IS2000卷积编码器具有2^(K-1)个状态供选择。解码器305-311设置格子图的初始状态和最终状态为X＝01010111以用于全速率，设置X＝10101010以用于1/2速率，设置X＝01100110以用于1/4速率，和设置X＝10101011以用于1/8速率。

图5为根据本发明的优选实施例的图1的卷积编码器的工作的流程图。逻辑流程始于步骤501，其中数据106以一传输速率进入多路复用器108。在本发明的优选实施例中，为了使卷积编码器112“链式返回”到初始状态，信道多路复用器将末位附加到信道数据上(步骤503)。如上所述，尾比特为一v-bit二进制数字X＝x₀x₁…x_v-1，其取决于传输速率(也就是全速率、1/2、1/4、或1/8)。这种尾比特在图6中图示。图6中图示的尾比特10101010已被附加到数据上。

接下来，在步骤505中已多路复用的数据110进入卷积编码器112。卷积编码器112根据前面所述对已多路复用的数据进行卷积编码。特别地，在步骤507中，传输速率进入卷积编码器112。控制器201分析传输的速率并且依据传输的速率选择初始状态(步骤509)。在步骤511中，进行常规的CDMA信道处理。

正如上面的说明中所述，由于对于所有可能的数据速率，编码器112的初始状态是不同的，因而出错的可能性大大降低了。特别地，在用于一传输速率的有效已编码序列和用于另一传输速率的有效已编码序列间，汉明距显著地增加。汉明距的增加提高了对帧正确解码的可能性。

图7为根据本发明的优选实施例的图3的卷积解码器300的工作的流程图。逻辑流程起始于步骤701，其中数据经解码器311利用一1/8速率解码过程被解码，并且确定了SER_EIGHTH。特别地，解码器311利用具有一第一开始状态和第一结束状态(例如10101011)的格子图来确定SER_EIGHTH。在步骤703中，SER_EIGHTH被传给RDA。在步骤705中，数据经解码器307利用一1/2速率解码过程被解码，以确定CRC_HALF和SER_HALF。特别地，利用具有一第二开始状态和第二结束状态(例如01100110)的格子图来确定CRC_HALF和SER_HALF。在步骤707中，CRC_HALF和SER_HALF被传给RDA。在步骤709中，数据经解码器305利用一确定CRC_FULL和SER_FULL的全速率解码过程被解码。特别地，利用具有一第三开始状态和第三结束状态(例如01010111)的格子图来确定CRC_FULL和SER_FULL。在步骤711中，CRC_FULL和SER_FULL被传给确定器313。在步骤713中确定器313利用RDA来确定合适的数据速率。

尽管已参考了特定的实施例对本发明进行了图示和描述，本领域熟练的技术人员应当理解，在其中可以进行各种形式和细节的改变，而没有脱离本发明的原理和范围。例如，上面描述的编码器/解码器可能存在于基础结构设备(例如基站)或移动单元中。此外，可以用不同的RDA来确定数据速率。最后，尽管上面描述的本发明的优选实施例具有对所有可能的数据速率不同的初始状态，可以选择一种不同于且小于所有可能的数据速率的速率。此类改变应属于后附的权利要求的范围内。

Claims

1.一种用于在通信系统中对数据编码的方法，该方法包括步骤：

接收数据速率；和

基于数据速率设置卷积编码器的初始状态。

2.根据权利要求1的方法，其中接收数据速率的方法包括从由全速率，1/2，1/4，和1/8速率组成的组中接收数据速率的步骤。

3.根据权利要求1的方法，其中基于数据速率设置卷积编码器的初始状态的步骤包括如下步骤：设置编码器的初始状态，其对所有可能的数据速率是不同的。

4.根据权利要求1的方法，进一步地包括步骤：用卷积编码器基于数据速率对数据编码。

5.一种用于在通信系统中对数据解码的方法，该方法包括步骤：

接收数据；

基于数据速率设置格子图的初始状态；和

利用格子图对数据进行解码。

6.根据权利要求5的方法，进一步地包括步骤：基于数据速率设置格子图的最终状态。

7.一种装置，包括：

基于传输速率利用具有初始和最终状态的格子图对输入数据进行解码的装置。

8.根据权利要求7的装置，其中传输速率为帧速率。

9.根据权利要求8的装置，其中帧速率为来自由全速率，1/2，1/4，和1/8速率帧组成的组的帧速率。

10.根据权利要求9的装置，其中初始状态对所有可能的速率是不同的。