CN1355556A - 半导体晶片装置及其封装方法 - Google Patents
半导体晶片装置及其封装方法 Download PDFInfo
- Publication number
- CN1355556A CN1355556A CN00134164A CN00134164A CN1355556A CN 1355556 A CN1355556 A CN 1355556A CN 00134164 A CN00134164 A CN 00134164A CN 00134164 A CN00134164 A CN 00134164A CN 1355556 A CN1355556 A CN 1355556A
- Authority
- CN
- China
- Prior art keywords
- electric conductor
- conductive contact
- semiconductor chip
- film layer
- packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004020 conductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 24
- 238000012856 packing Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000003292 glue Substances 0.000 claims description 18
- 238000009434 installation Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 239000011135 tin Substances 0.000 claims description 15
- 229910052718 tin Inorganic materials 0.000 claims description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 3
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体晶片装置及其封装方法,本方法包括:一半导体晶元具有一设置焊垫的安装表面,每一焊垫上形成一导电触点;在安装表面上形成感光薄膜层;利用一光掩模进行光蚀刻处理,使导电触点露出;在感光薄膜层上以导电胶形成导电体,各导电体形成触点连接部、延伸部和电连接部。本装置包括半导体晶元,其具有一设有焊垫的安装表面,每一焊垫上有导电触点;一感光薄膜层设在安装表面上;设在薄膜层上的导电体具有一触点连接部、一延伸部和一电连接部。
Description
本发明有关于一种半导体装置，特别是一种半导体晶片装置及其封装方法。
在中国发明专利第00105468.6号案中已述及有关半导体晶片表面的焊垫工艺，随着半导体制造工艺的发展，晶片表面上的焊垫变得越来越小，且焊垫间的距离亦逐渐缩小，以致于与外部电路电连接变得非常不易，进而影响生产的合格率，甚至影响半导体制造工艺的继续发展。
本发明的目的在于提供一种便于与外部电路电连接的半导体晶片装置及其封装方法。
为达到上述目的，本发明采取如下技术措施：
本发明的半导体晶片装置的封装方法，半导体晶片装置适于安装在一个具有数个焊垫的衬底上，包括如下步骤：
提供一个半导体晶元，其具有一个设置有数个焊垫的焊垫安装表面，每一个焊垫上形成一个导电触点，焊垫的位置不对应于衬底上的焊点位置；
在晶元的焊垫安装表面上形成一感光薄膜层；
把一覆盖感光薄膜层对应于导电触点部分的光掩模置放在感光薄膜层上，并且对感光薄膜层进行曝光处理；
在移去光掩模后，以化学冲洗手段把感光薄膜层被光掩模覆盖部分中的至少一部分冲洗去除，以使导电触点露出；
以导电金属胶在感光薄膜层上形成导电体，各导电体具有一与对应导电触点电连接的触点连接部、一与触点连接部电连且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与衬底上对应焊点位置对应的电连接部。
其中，在形成导电体的步骤之后，还包括如下步骤：
在各导电体的电连接部上，形成一个连接触点。
其中，所述连接触点为导电锡球。
其中，在形成连接触点的步骤中，导电触点与导电体一体成型。
本发明的一种半导体晶片装置，其适于安装在一个具有数个焊垫的衬底上，包括：
一个半导体晶元，其具有一个设置有数个焊垫的焊垫安装表面及形成按每一焊垫上的导电触点，焊垫的位置不对应于衬底的焊点位置；
一个感光薄膜层，其形成在晶元的焊垫安装表面上，并且对应于导电触点形成有数个用以至少暴露对应导电触点顶端部分的暴露孔；
数个形成在感光薄膜层上的导电体，各导电体具有一与对应的导电触点电连接的触点连接部、一与触点连接部电连接且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与衬底对应的焊点位置对应的电连接部。
结合附图及实施例对本发明的结构特征及方法特征详细说明如下：
图1至图5为本发明半导体晶片装置之封装方法第一实施例的流程图；
图6为本发明半导体晶片装置第二实施例的剖视图；
图7至图8为本发明半导体晶片装置的封装方法第三实施例的流程图；
图9为本发明半导体晶片装置第四实施例的示意图；
图10为本发明半导体晶片装置第五实施例的示意图；
图11为本发明半导体晶片装置第六实施例的示意图；
本发明的半导体晶片装置适于安装在一衬底(图中未示)上。该衬底与现有专利中的衬底类似，其具有一个晶片安装区域，晶片安装区域内设有数个焊点。
如图1-5所示，其为本发明半导体晶片装置的封装方法第一实施例的流程图；请参阅图1，首先提供一个半导体晶元1，其上具有一个设有数个焊垫11(图式中仅显示一个)的焊垫安装表面10，焊垫11的位置不对应于衬底的焊点位置。接着，利用现有技术，在每一个焊垫11上形成一个如导电金属球般的导电触点2。
如图2所示，一感光薄膜层3形成在晶元1的焊垫安装表面10上，然后，如图3所示，一覆盖感光薄膜层3的对应于导电触点2部分的光掩模4置放在感光薄膜层3上。然后，对感光薄膜层3进行曝光处理以致于感光薄膜层3上未被光掩模4覆盖的部分会固化。
请参阅图4所示，感光薄膜层3被光掩模4覆盖的部分利用现有光蚀刻技术去除，以致形成暴露对应导电触点2的暴露孔30。
如图5所示，以导电金属胶，在感光薄膜层3上形成导电体5。在本实施例中，导电金属胶可以是掺杂有金、银、铜、铁、锡和铝等等导电金属材料中之一种的导电金属胶。各导电体5具有一与对应导电触点2电连接的触点连接部500、一个与触点连接部500电连接且作为电路轨迹的延伸部501和一个位于延伸部501自由端且其位置与衬底对应的焊点位置对应的电连接部502。其后，导电体5经由加热烤干处理而固化。
应要注意的是，在本实施例中，由于导电体5以现有的印刷手段形成，在此不再详述。
在各导电体5的电连接部502上，以现有技术形成一个如导电金属球般的连接触点6。
请参阅图6所示，其为本发明半导体晶片装置第二实施例的剖视图；在本实施例中，连接触点6是在导电体5形成时，与导电体5一体成型。
请参阅图7和图8，其为本发明半导体晶片装置的封装方法第三实施例的流程图；与第一较佳实施例不同，在移去光掩模之后，利用控制冲洗时间，感光薄膜层3被光掩模4覆盖的部分仅被冲洗去除一部分，以形成仅将对应的对应触点2的顶端部分暴露的暴露孔30。然后，再对感光薄膜层3进行曝光处理。接着，如第一实施例一样，以导电金属胶，在感光薄膜层3上形成导电体5，并在各导电体5的电连接部502上形成一个如导电锡球般的连接触点6。
请参阅图9所示，其为本发明半导体晶片装置第四实施例的示意图；与第二较佳实施例不同，在移去光掩模4之后，利用控制冲洗时间，感光薄膜层3被光掩模4覆盖的部分仅被冲洗去除一部分，以形成仅将对应导电触点2顶端部分暴露的暴露孔30。然后，再对感光薄膜层3进行曝光处理。接着，如第二实施例一样，以导电金属胶，在感光薄膜层3上形成导电体5和连接触点6。
请参阅图10所示，其为本发明半导体晶片装置第五实施例的示意图；与第一实施例不同，导电体5直接形成在晶元1的焊垫安装表面10上。
请参阅图11所示，其为本发明半导体晶片装置第六实施例的示意图；与第二实施例不同，导电体5直接形成在晶元1的焊垫安装表面10上。
与现有技术相比，本发明具有如下效果：
由于，本发明中各导电体具有一与对应导电触点电连接的触点连接部、与触点连接部电连接且作为电路轨迹的延伸部和一位于该延伸部自由端且其位置衬底对应的焊点位置对应的电连接部。因此本发明的装置与外部电路电连接容易，进而可提高生产的合格率。
Claims (27)
1、一种半导体晶片装置的封装方法，半导体晶片装置适于安装在一个具有数个焊垫的衬底上，包括如下步骤：
提供一个半导体晶元，其具有一个设置有数个焊垫的焊垫安装表面，每一个焊垫上形成一个导电触点，焊垫的位置不对应于衬底上的焊点位置；
在晶元的焊垫安装表面上形成一感光薄膜层；
把一覆盖感光薄膜层对应于导电触点部分的光掩模置放在感光薄膜层上，并且对感光薄膜层进行曝光处理；
在移去光掩模后，以化学冲洗手段把感光薄膜层被光掩模覆盖部分中的至少一部分冲洗去除，以使导电触点露出；
以导电金属胶在感光薄膜层上形成导电体，各导电体具有一与对应导电触点电连接的触点连接部、一与触点连接部电连接且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与衬底上对应焊点位置对应的电连接部。
2、如权利要求1所述的封装方法，其特征在于，在形成导电体的步骤之后，还包括如下步骤：
在各导电体的电连接部上，形成一个连接触点。
3、如权利要求2所述的封装方法，其特征在于，所述连接触点为导电锡球。
4、如权利要求2所述的封装方法，其特征在于，在形成连接触点的步骤中，导电触点与所述导电体一体成型。
5、如权利要求1所述的封装方法，其特征在于，所述导电触点为导电锡球。
6、如权利要求1所述的封装方法，其特征在于，所述导电金属胶为掺杂有金、银、铜、铁、锡和铝等导电金属材料中之一种的导电金属胶。
7、如权利要求1所述的封装方法，其特征在于，在所述化学冲洗步骤中，利用控制冲洗时间使感光薄膜层被光掩模覆盖部分仅被冲洗去除一部分，以形成仅将对应导电触点顶端部分暴露的暴露孔，其中，在所述化学冲洗步骤之后，还包括再对感光薄膜层进行曝光处理的步骤。
8、一种半导体晶片装置的封装方法，半导体晶片装置适于安装在一个具有数个焊垫的衬底上，包括如下步骤：
提供一个半导体晶元，其具有一个设置有数个焊垫安装表面，每一个焊垫上形成一个导电触点，焊垫的位置不对应于衬底的焊点位置；
以导电金属胶在感光薄膜层上形成导电体，各导电体具有一与对应导电触点电连接的触点连接部、一与触点连接部电连接且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与所述衬底对应焊点位置对应的电连接部。
9、如权利要求8所述的封装方法，其特征在于，在形成导电体的步骤之后，还包括如下步骤：
在各导电体的电连接部上形成一个连接触点。
10、如权利要求9所述的封装方法，其特征在于，在形成连接触点的步骤中，连接触点形成为导电锡球。
11、如权利要求9所述的封装方法，其特征在于，在形成连接触点的步骤中，所述导电触点与所述导电体一体成型。
12、如权利要求8所述的封装方法，其特征在于，所述导体晶元上的导电触点为导电锡球。
13、如权利要求8所述的封装方法，其特征在于，在形成导电体的步骤中，导电金属胶为掺杂有金、银、铜、铁、锡和铝等导电金属材料中的一种的导电金属胶。
14、一种半导体晶片装置，其适于安装在一个具有数个焊垫的衬底上，包括：
一个半导体晶元，其具有一个设置有数个焊垫的焊垫安装表面及形成按每一焊垫上的导电触点，焊垫的位置不对应于衬底的焊点位置；
一个感光薄膜层，其形成在晶元的焊垫安装表面上，并且对应于导电触点形成有数个用以至少暴露对应导电触点顶端部分的暴露孔；
数个形成在感光薄膜层上的导电体，各导电体具有一与对应的导电触点电连接的触点连接部、一与触点连接部电连接且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与衬底对应的焊点位置对应的电连接部。
15、如权利要求14所述的半导体装置，其特征在于，还包括形成在所述各导电体电连接部上的连接触点。
16、如权利要求15所述的半导体装置，其特征在于，所述连接触点为导电锡球。
17、如权利要求15所述的半导体装置，其特征在于，所述导电触点与所述导电体一体形成。
18、如权利要求14所述的半导体装置，其特征在于，所述导电触点为导电锡球。
19、如权利要求14所述的半导体装置，其特征在于，所述导电体由导电金属胶形成。
20、如权利要求19所述的半导体装置，其特征在于，所述导电金属胶为掺杂有金、银、铜、铁、锡和铝等导电金属材料中之一种的导电金属胶。
21、一种半导体晶片装置，其适于安装在一具有数个焊垫的衬底上，包括：
一个半导体晶元，其具有一设置有数个焊垫的焊垫安装表面及形成在每一焊垫上的导电触点，焊垫的位置不对应于衬底的焊点位置；
形成在晶元焊垫安装表面上的数个导电体，各导电体具有一与对应的导电触点电连接的触点连接部、一与触点连接部电连接且作为电路轨迹的延伸部和一位于延伸部自由端且其位置与衬底上对应焊点的位置对应的电连接部。
22、如权利要求21所述的半导体晶体装置，其特征在于，还包括形成在各导电体电连接部上的连接触点。
23、如权利要求22所述的半导体晶片装置，其特征在于，所述连接触点为导电锡球。
24、如权利要求22所述的半导体晶片装置，其特片在于，所述导电触点与所述导电体一体形成。
25、如权利要求21所述的半导体晶片装置，其特征在于，所述导电触点为导电锡球。
26、如权利要求21所述的半导体晶片装置，其特征在于，所述导电体由导电金属胶形成。
27、如权利要求26所述的半导体晶片装置，其特征在于，所述导电金属胶为掺杂有金、银、铜、铁、锡和铝等导电金属材料中之一种的导电金属胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001341642A CN1149651C (zh) | 2000-11-30 | 2000-11-30 | 半导体晶片装置及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001341642A CN1149651C (zh) | 2000-11-30 | 2000-11-30 | 半导体晶片装置及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1355556A true CN1355556A (zh) | 2002-06-26 |
| CN1149651C CN1149651C (zh) | 2004-05-12 |
Family
ID=4596086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001341642A Expired - Fee Related CN1149651C (zh) | 2000-11-30 | 2000-11-30 | 半导体晶片装置及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1149651C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101292330B (zh) * | 2004-05-11 | 2010-06-02 | 捷敏电子（上海）有限公司 | 化学增强的封装单分方法 |
| CN102593018A (zh) * | 2011-01-11 | 2012-07-18 | 王琮淇 | 晶圆级半导体晶片封装方法及半导体晶片封装体 |
| TWI460801B (zh) * | 2010-10-22 | 2014-11-11 | Tsung Chi Wang | A wafer-level semiconductor wafer packaging method and a semiconductor wafer package |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100445871C (zh) * | 2004-10-28 | 2008-12-24 | 探微科技股份有限公司 | 接合晶片的方法 |
| US9496402B2 (en) * | 2014-10-17 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate with silicon sidewall spacers |
-
2000
- 2000-11-30 CN CNB001341642A patent/CN1149651C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101292330B (zh) * | 2004-05-11 | 2010-06-02 | 捷敏电子（上海）有限公司 | 化学增强的封装单分方法 |
| TWI460801B (zh) * | 2010-10-22 | 2014-11-11 | Tsung Chi Wang | A wafer-level semiconductor wafer packaging method and a semiconductor wafer package |
| CN102593018A (zh) * | 2011-01-11 | 2012-07-18 | 王琮淇 | 晶圆级半导体晶片封装方法及半导体晶片封装体 |
| CN102593018B (zh) * | 2011-01-11 | 2016-04-20 | 王琮淇 | 晶圆级半导体晶片封装方法及半导体晶片封装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1149651C (zh) | 2004-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI316749B (en) | Semiconductor package and fabrication method thereof | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| EP0771029A2 (en) | Semiconductor device having an improved structure for preventing cracks, and method of manufacturing the same | |
| CN1258935A (zh) | 栅格焊球阵列半导体器件及其制造方法 | |
| US20020024147A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| TW495933B (en) | Semiconductor chip device and encapsulation method thereof | |
| CN101345228A (zh) | 元件搭载用基板及其制造方法、半导体模块和便携式设备 | |
| CN1833317A (zh) | 用于引线接合焊球阵列的接地拱顶 | |
| EP0732744A2 (en) | Resin sealing type semiconductor device and method of making the same | |
| CN1438698A (zh) | 半导体器件 | |
| CN1149651C (zh) | 半导体晶片装置及其封装方法 | |
| CN1113608A (zh) | 用于半导体器件的引线框架 | |
| CN1790694A (zh) | 突出检查区的外形结构 | |
| CN1989612A (zh) | 半导体封装用印刷电路板的窗口加工方法 | |
| TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
| US6905954B2 (en) | Method for producing a semiconductor device and corresponding semiconductor device | |
| CN1134053C (zh) | 半导体芯片的封装方法及其封装体 | |
| CN1148796C (zh) | 半导体芯片装置及其封装方法 | |
| US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| CN1368758A (zh) | 半导体芯片装置及其封装方法 | |
| US6936495B1 (en) | Method of making an optoelectronic semiconductor package device | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| CN1126158C (zh) | 半导体晶片装置及其制造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH09129784A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: KAMEN INTERNATIONAL INVESTMENT LTD. Free format text: FORMER OWNER: CHEN YIMING Effective date: 20021018 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20021018 Address after: British Virgin Islands Applicant after: Carmen International Investment Co., Ltd. Address before: Taiwan, China Applicant before: Chen Yiming |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: IVY STOCK CO., LTD. Free format text: FORMER OWNER: KAMEN INTERNATIONAL INVESTMENT LTD. Effective date: 20040618 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040618 Address after: British Virgin Islands Patentee after: Changchunteng Holding Co., Ltd. Address before: British Virgin Islands Patentee before: Carmen International Investment Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040512 Termination date: 20121130 |