发明内容
本发明的目的是研究一种精度高、线性好、速度快、成本低的乘积到脉冲转换的方法及其电路。
根据本发明,模拟信号的乘积到脉冲输出的转换通过以下方法实现:
1、一路模拟信号经过采样∑-Δ调制器和低通滤波器转换为N位的数字信号1;
2、另外一路模拟信号经过采样Σ-Δ调制器转换为1位的调制信号1;
3、N位的数字信号1与1位的调制信号1经数字乘法器相乘,产生N位的数字信号2;
4、N位的数字信号2经低通滤波器滤波,产生N位的乘积;
5、N位的数字信号2锁存到寄存器1中;
6、寄存器1的内容与寄存器2的内容通过M位的加法器相加,产生M位的数字和;
7、M位的数字和与M位的预定的常数比较,若数字和小于常数,则将数字和锁存到寄存器2中;若数字和大于或等于常数,则将数字和与常数的差值锁存到寄存器2中,同时,产生溢出信号;
8、由溢出信号或溢出信号产生的信号组成的脉冲串的频率与输入模拟信号的乘积的大小有关。
以上所述的转换过程见图3。
两个调制器都是过采样Σ-Δ调制器,将输入模拟信号转换为以预定的过采样频率输出的1位数据流。低通滤波器1对第一路的1位数据流mx1进行低通滤波,滤除调制器所产生的高频噪声,同时,作为抽取滤波器,将1位数据流转换为N位数据(如16位),N位数据dx1的数据速率仍与mx1相同。
在两路模拟输入信号的采样频率不同时,数字乘法器将对N位数据dx1进行抽取或内插,使乘法器采样的两路输入:N位数据dx1和1位调制信号mx2具有相同的采样率。
根据Σ-Δ调制器的原理,其输出的1位数据流应具有两个值:‘1’和‘-1’,为了便于数字电路实现,需用‘0’来表示‘-1’。
乘法器的两路输入分别来自于低通滤波器1输出的N位数据dx1和调制器2输出的1位调制信号mx2,其结构如图4,由取反电路和二选一电路组成,当mx2为‘1’时,乘法器的输出dx2=dx1;当mx2为‘0’时,相当于调制器的等效输出为‘-1’,因此乘法器的输出dx2=-dx1。
低通滤波器2对乘法器输出的数字信号dx2进行低通滤波,将滤除调制器2所产生的高频量化噪声,输出为N位的数字信号pd,对应于两路模拟输入的乘积。
由于乘积的产生与Σ-Δ调制器的采样频率有关,而Σ-Δ调制器的频率要受到模拟电路的限制,因此,在本发明中,在乘积输出pd与乘积-脉冲转换器之间设有寄存器1,使其后的转换器的频率可以与前半部分的电路的工作频率不同,从而使最终的脉冲输出频率不受限制。寄存器1的作用相当于一个零阶内插器。
加法器将寄存器1锁存的乘积与寄存器2的内容相加,其结果再贮存到寄存器2中,因此,积分器和寄存器2组成了一个积分器,但积分器的结果将不超过预定的常数。加法器的输出将与常数寄存器中存放的常数相比较,当加法器的输出小于常数时,加法器的输出将直接存入寄存器2;当积分器的输出大于或等于常数时,加法器的输出与常数的差值存入寄存器2中,同时,将产生溢出脉冲,脉冲的频率与乘积和常数值有关,当乘积增大时,输出频率增大;当常数增大时,输出频率减小,例1
1)N=4,pd=0001(=1),常数1=01000(=8)
例1时钟 乘积输入 寄存器2 和 溢出1 0001 0000 0001 02 0001 0001 0010 03 0001 0010 0011 04 0001 0011 0100 05 0001 0100 0101 06 0001 0101 0110 07 0001 0110 0111 08 0001 0111 1000 19 0001 0000 0001 010 0001 0001 0010 011 0001 0010 0011 012 0001 0011 0100 013 0001 0100 0101 014 0001 0101 0110 015 0001 0110 0111 016 0001 0111 1000 117 0001 0000 0001 0
由例1可以看出,溢出脉冲的频率为
f1=f/8,f为寄存器1的采样频率。
2)N=4,pd=0011(=3),Constant1=01000(=8)
例2时钟 乘积输入 寄存器2 和 溢出1 0011 0000 0011 02 0011 0011 0110 03 0011 0110 1001 14 0011 0001 0100 05 0011 0100 0111 06 0011 0111 1010 17 0011 0010 0101 08 0011 0101 1000 19 0011 0000 0011 010 0011 0011 0110 011 0011 0110 1001 112 0011 0001 0100 013 0011 0100 0111 014 0011 0111 1010 115 0011 0010 0101 016 0011 0101 1000 117 0011 0000 0011 0
由例2可以看出,溢出脉冲的频率为
f2=3*f/8=3*f1,f为寄存器1的采样频率。
3)N=4,pd=0011(=3),常数3=1100(=12)
例3时钟 乘积输入 寄存器2 和 溢出1 0011 0000 0011 02 0011 0011 0110 03 0011 0110 1001 04 0011 1001 1100 15 0011 0000 0011 06 0011 0011 0110 07 0011 0110 1001 08 0011 1001 1100 19 0011 0000 0011 0
由例3可以看出,溢出脉冲的频率为
f3=f/4=f2/(12/8)=f2/(Constant3/Constant1),f为寄存器1的采样频率。
在以上例子中,为方便起见,乘积定值。可以看出,溢出频率与乘积成正比,与常数值成反比。在实际应用中,由于输入模拟信号是时变的,乘积也是时变的,溢出频率将与乘积的均值成比例。根据不同的应用要求,改变常数的值,在输入不变的情况下,脉冲的输出频率将改变。
对输出脉冲频率的精度要求,可以通过增大常数,并对乘积做相应增大来实现。以上述的例1为例,若乘积是时变的,最小值为00001,常数为5位(1位符号位),以寄存器1的频率为基准,脉冲频率的精度为1/8;若取常数为6位,相应地:Constant=010000,乘积最小值为00001,则脉冲频率的精度为1/16,但对例1的乘积,相应地变为00010,以保证脉冲输出频率不变。
本发明方法实现的电路可以用于功率测量、有效值测量等等,获得了成本低、精度高、结构简单的优良效果,充分说明本发明方法广泛的应用效果。
本发明中,乘积产生电路具有很大的应用灵活性,可以应用于功率测量和有效值测量等多种领域,同时,针对不同的应用要求,可以对数字信号进行其他处理(如高通滤波、数字校正)后再相乘,这种在相乘之前对输入信号的处理能力是本发明的优点之一。
乘积—脉冲转换电路中常数的设置及溢出脉冲的产生机制,使脉冲的频率、精度均可控,这是本发明的优点之二。
乘法器中隐含的内插功能和寄存器1的内插作用,使得本发明可以应用于输入信号频率不同的情况,同时对脉冲输出频率也没有限制,使应用更加灵活,这是本发明的优点之三。
本发明的电路结构简单,电路规模较小,可以用通常的CMOS工艺实现。