CN1348209A - 一种焦平面读出电路像素阵列的布图方法和金属布线结构 - Google Patents

一种焦平面读出电路像素阵列的布图方法和金属布线结构 Download PDF

Info

Publication number
CN1348209A
CN1348209A CN 01134707 CN01134707A CN1348209A CN 1348209 A CN1348209 A CN 1348209A CN 01134707 CN01134707 CN 01134707 CN 01134707 A CN01134707 A CN 01134707A CN 1348209 A CN1348209 A CN 1348209A
Authority
CN
China
Prior art keywords
pixel
group
det
cabling
integer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01134707
Other languages
English (en)
Other versions
CN1165078C (zh
Inventor
吉利久
鲁文高
陈中建
高峻
傅一玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CNB011347074A priority Critical patent/CN1165078C/zh
Publication of CN1348209A publication Critical patent/CN1348209A/zh
Application granted granted Critical
Publication of CN1165078C publication Critical patent/CN1165078C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种焦平面读出电路像素阵列的布图方法和金属布线结构,属于微电子及光电子领域中成像系统读出电路中的像素阵列设计技术领域。本发明通过确定像素的特殊排列方式和新型的像素布图结构,并在此基础上采用特殊的探测器阵列、像素阵列连接方式进行布图,布图可以采用反转、移位的重复对称布图方式。根据本发明的布图方法提出一种金属布线结构:水平方向长走线与垂直方向长走线采用不同的金属层,避免同层金属线交叉;水平方向长走线采用Metal2、垂直方向长走线采用Metal1;垂直方向短走线采用Meatl1。采用本发明的布图方法和金属布线结构,不仅实现了OES结构,并且使阵列的走线简单、积分电容的面积利用率高。

Description

一种焦平面读出电路像素阵列的布图方法和金属布线结构
技术领域：
本发明属于微电子及光电子领域成像系统读出电路中的像素阵列设计技术领域。
背景技术：
由于集成电路技术的快速发展，红外成像系统目前广泛采用红外焦平面阵列(IRFPA：Infrared Focal Plane Array)技术，应用于军事、医学、工农业、天文等许多领域。同时类似的技术被用到可见光成像系统中。成像系统主要包括两个部分，一部分是探测器阵列，另一部分是读出电路。
目前常见的读出电路结构有开关源跟随、列线分离、像素外积分等，但这些结构在功率消耗、相邻像素一致性、输入级存储容量等方面存在缺陷。为了克服这些缺陷，我们提出了电荷域奇偶读出结构(OES：Odd-Even Structure)。如图1(b)所示，这个结构的像素单元由三个NMOS管构成，复位管被移至像素之外，每列像素共用一个复位管，对像素积分节点的复位是通过列线上的Mr管与信号RST来完成的。这样在像素单元内部不用做阱(well)，有利于节省面积；更为重要的是新结构在布图时省掉了电源线VDD和复位线RST，使得面积利用率进一步提高。
如图1(a)所示，OES读出电路结构的每一列由两条列线和两个电荷放大器组成。其中一条列线和一个电荷放大器用来对奇数行像素读出，称为COL(O)；另一条列线和另一个电荷放大器用来对偶数行像素读出，称为COL(E)。
与以前的许多结构相比，OES结构的像素单元结构进一步简化，从而提高了面积利用率和电荷存储能力；而新读出结构及工作时序使得对列运放的速度要求大为降低，从而大大降低了列电荷放大器的静态功耗，虽然新结构中列运放个数增加为原来的两倍，但电路的总功耗仍有非常明显的降低；新读出结构及工作时序安排使得阵列中的各个像素从复位到读出之间的时间间隔近似相等，从而抑制了由于漏电流而引起的FPN(Fixed Pattern Noise)。
目前像素的中心距pitch(两个相邻像素中心点的距离称为Pitch)的典型值为30μ，使得OES结构的像素阵列采用一般的布图、走线方式在物理上难于实现。OES结构中Pixel(4n+1，j)与Pixel(4n+3，j)对应一条列线Colj(O)，而同一列的Pixel(4n+2，j)与Pixel(4n+4，j)则对应另一条列线Colj(E)，其中n、j为整数。最直接的连接方式如图3(a)所示。Pixel(4n+1，j)的行选择管Msw的有源区与Pixel(4n+3，j)的行选择管Msw的有源区其实是相连的；Pixel(4n+2，j)与Pixel(4n+4，j)的也是这样。如图3(b)所示，若将Pixel(4n+2，j)与Pixel(4n+3，j)互换位置，则可使Pixel(4n+1，j)与Pixel(4n+3，j)共享有源区、输出线，同时也可使Pixel(4n+2，j)与Pixel(4n+4，j)共享有源区、输出线。但是这样仍存在输出线与Colj(O)相交导致走线复杂并同时使奇行像素与偶行像素的不对称。其中n、j为整数
发明内容：
本发明的目的是为了实现OES结构，并且使阵列的走线尽可能简单、积分电容的面积利用率尽可能地高。
本发明的一种焦平面读出电路像素阵列的布图方法，包括以下三个步骤：
(一)确定像素的排列方式以及像素布图结构：
如图2所示，版图设计中以4×4个像素单元作为一个设计模块，为了实现电路独立测试，如图1(b)所示，在每个像素中添加一个测试管Mtest，以检验读出电路的功能是否正确。
像素在物理上从上往下依次为Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，其中i＝1、2、3、4，n、m为整数；从左往右依次为Pixel(4n+i，4m+1)、Pixel(4n+i，4m+2)、Pixel(4n+i，4m+3)、Pixel(4n+i，4m+4)，其中i＝1、2、3、4，n、m为整数；
将设计模块划分为五个组，其中第三组、第五组的像素各有两个在相邻设计模块中，第一组：Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；第二组：Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；第三组：Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)与左相邻设计模块的Pixel(4n+2，4m)、Pixel(4n+4，4m)；第四组：Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；第五组：Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)与右相邻设计模块的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m为整数。在不考虑连接关系时，以上各组是等价的。设计模块中各组的位置分布如图2所示。
在新型像素排列方式的基础上提出了新型的像素布图结构：像素包括积分控制管Mint、行选择管Msw、测试管Mtest与积分电容Mc，同一组四个像素的Mint、Msw、Mtest放置于组中央位置；同一像素单元中，Mtest与Mint共用有源区，Mint与Msw共用有源区；Pixel(4n+1，4m+i)与Pixel(4n+3，4m+i)的Msw共用一有源区，Pixel(4n+2，4m+i)与Pixel(4n+4，4m+i)的Msw共用一有源区，其中i＝1、2、3、4，n、m为整数；Mc的源漏接Gnd，与相邻组中的Me共用有源区；同一组中左右相邻的Mtest共用Poly作为栅，Mint、Mc也共用Poly作为栅。从而不但可使同一像素单元中有源区、栅、连线实现共用，而且还实现了相邻像素的有源区、栅、连线的共用。
(二)确定与像素的排列方式以及像素布图结构相适应的特殊的探测器阵列、像素阵列连接方式：Det(4n+1，4m+i)与Pixel(4n+1，4m+i)，Det(4n+4，4m+i)与Pixel(4n+4，4m+i)在物理位置上一一对应、直接相连，Det(4n+2，4m+i)在物理位置上与Pixel(4n+3，4m+i)对应，Det(4n+3，4m+i)在物理位置上与Pixel(4n+2，4m+i)对应，Det(4n+2，4m+i)与Pixel(4n+2，4m+i)间的连线、Det(4n+3，4m+i)与Pixel(4n+3，4m+i)间的连线跨越上下两个组。其中Det(4n+j，4m+i)表示探测器单元，i、j＝1、2、3、4，n、m为整数。
(三)按照如前所述的像素排列方式、像素布图结构和探测器阵列、像素阵列连接方式进行布图。
所述布图可以采用反转、移位的重复对称布图方式，即：
Pixel(4n+1，4m+1)与Pixel(4n+1，4m+2)左右对称；
Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)可由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)往右平移2个pitch所得；
Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)可由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)上下反转所得；
Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)可由Pixel(4n+1，4m)、Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+3，4m)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)下平移两个pitch再右平移一个pitch所得；其中n、m为整数。
根据本发明的布图方法提出一种金属布线结构：水平方向长走线与垂直方向长走线采用不同的金属层，避免同层金属线交叉；水平方向长走线采用Metal2、垂直方向长走线采用Metal1；垂直方向短走线(短走线：走线距离不超过4倍像素pitch的连线)采用Meatl1。
所述的Metal2长走线，每个设计模块需要4条行选控制线Rs(4n+1)、Rs(4n+2)、Rs(4n+3)、Rs(4n+4)，两条积分控制线Ckint(UP)、Ckint(DOWN)，一条测试控制线Test，一条地线Gnd；设计模块中Metal2长走线与探测器在物理上从上往下依次为Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、RS(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，其中i＝1、2、3、4，n、m为整数；与之相应的Metal1短走线长度不超过4个像素的Pitch；通过Metal1短走线，将Test、Gnd、Ckint信号从Metal2长走线引到像素内部，充分利用各组边缘部分的空间，避免穿过与组中央Metal1走线密集的区域，提高了芯片面积利用率；通过短走线，每个设计模块只需引入一条Test、一条Gnd、两条Ckint长走线。
所述的Metal1长走线，每一列有两条etal1长走线作为列输出线，如图3(c)所示，其中一条对应奇行像素，另一条对应偶行像素；如图3(d)所示，Even1在第三组右半边与Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)相连，Odd1在第一组左半边与Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)相连，Odd2在第一组右半边与Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)相连，Even2在第四组左半边与Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)相连，Even3在第四组右半边与Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)相连，Odd3在第二组左半边与Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)相连，Odd4在第二组右半边与Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)相连，Even4在第五组左半边与Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)相连，其中n、m为整数；列输出线在物理上从左到右依次为Evenl、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4，这个排列方式避免了奇列线与偶列线在与像素输出相连时的交叉现象。
采用本发明的布图方法，不仅实现了OES结构，并且使阵列的走线简单、积分电容的面积利用率高。
附图说明：
图1为OES读出电路的结构示意图，其中图1(a)为OES双列线输出示意图；图1(b)为OES结构中带测试功能的像素单元、列复位电路图。
图2为像素阵列中设计模块的示意图，其中每个设计模块包括4×4个像素单元，并划分为若干个组，图中阴影部分是组的中央位置，Mtest、Mint、Msw均位于阴影部分。
图3为像素与奇偶列线的连接关系示意图，其中图3(a)为一般像素顺序时的连接示意图，图3(b)为采用本发明提出的特殊像素顺序时的未优化连接示意图，图3(c)、图3(d)为采用本发明提出的特殊像素顺序时为避免奇偶列线交叉而采用的连接示意图。
图4为探测器阵列与像素阵列的连接关系示意图，图中的八边形表示探测器，探测器与对应像素中的Mint管的有源区相连(Mint管位于图中的阴影区)。
图5为设计模块版图中的Metal2层与键合区示意图，图中的实心黑体八边形表示键合区(对应探测器的位置)，矩形区域表示组的中央位置，探测器与对应像素中的Mint管的有源区相连(Mint管位于图中的矩形区域)。
实施例：
每个像素的尺寸为30μ×30μ，在像素中包含一个积分控制晶体管Mint、一个行选开关管Msw、一个检测管Mtest及一个使用MOS管实现的电容Mc。其中Mint、Msw、Mtest的尺寸不大，而为了提高电荷存储能力，Mc则是越大越好，将占2/3左右的像素面积。
由于采用特殊的结构，在像素阵列中无需用到高电平Vdd，这样像素的输入信号为：检测信号Test、行选择控制Rs(i)、积分控制Ckint及地线Gnd。其中Rs(i)控制一行中的所有像素，Test、Ckint、Gnd则控制像素阵列中所有的像素。
如图2所示，对于一个包含4×4个像素单元的设计模块，其像素分别是Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)、Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)，一个设计模块划分成五个组，其中第三组、第五组的像素各有两个在相邻设计模块中：
第一组：Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；
第二组：Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；
第三组：Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)与左相邻设计模块的Pixel(4n+2，4m)、Pixel(4n+4，4m)：
第四组：Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；
第五组：Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)与右相邻设计模块的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m为整数。
在不考虑连接关系时，以上各组是等价的。设计模块中各组的位置分布如图2所示。
为了提高读出电路的电荷存储能力，设计中尽可能地共用资源(包括有源区、栅、连线)来节省像素中Mc以外部分的面积。
每个组中，四个像素的积分控制晶体管Mint、一个行选开关管Msw、一个检测管Mtest被放置在组的中央位置(图2中各组的阴影部分)；同一像素的Mint与Msw共用一个有源区；地线Gnd布在组的周围一圈；Me的源漏接地线Gnd，栅极与Mint、Msw共用的那个有源区相连；同一行两个像素的Mint的栅接在同一根Poly上。
有源区的共用：
在同一像素单元中，Mtest与Mint共用一有源区；
Mint与Msw共用一有源区；Pixel(4n+1，4m+i)与Pixel(4n+3，4m+i)的Msw共用一有源区，Pixel(4n+2，4m+i)与Pixel(4n+4，4m+i)的Msw共用一有源区，其中i＝1、2、3、4，n、m为整数；
Mc的源漏接Gnd，与相邻组中的Mc共用有源区。
有源区的共用不但节省了芯片面积，而且还省去不少连线，使得布线变得相对容易。
栅的共用：
Poly不能长距离走线，但较短距离时可以通过Poly相连。
Pixel(4n+i，4m+1)与Pixel(4n+i，4m+2)的Mint的栅接在同一根Poly上，Pixel(4n+i，4m+3)与Pixel(4n+i，4m+4)的Mint也接在同一根Poly上，其中i＝1、2、3、4，n、m为整数。
Pixel(4n+i，4m+1)与Pixel(4n+i，4m+2)的Mtest的栅接在同一根Poly上，Pixel(4n+i，4m+3)与Pixel(4n+i，4m+4)的Mtest也接在同一根Poly上，其中i＝1、2、3、4，n、m为整数。
Pixel(4n+i，4m+1)与Pixel(4n+i，4m+2)的Msw的栅接在同一根Poly上，Pixel(4n+i，4m+3)与Pixel(4n+i，4m+4)的Msw也接在同一根Poly上，其中i＝1、2、3、4，n、m为整数。
探测器与像素的连接：
如图4所示，垂直方向像素在物理上从上往下依次为Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，探测器在物理上从上往下依次为Det(4n+1，4m+i)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Det(4n+4，4m+i)，其中i＝1、2、3、4，n、m为整数。
Det(4n+1，4m+i)与Pixel(4n+1，4m+i)，Det(4n+4，4m+i)与Pixel(4n+4，4m+i)在物理位置上一一对应，可以直接相连；而Det(4n+2，4m+i)在物理位置上与Pixel(4n+3，4m+i)对应，而Det(4n+3，4m+i)在物理位置上与Pixel(4n+2，4m+i)对应，因此Det(4n+2，4m+i)与Pixel(4n+2，4m+i)间的连线、Det(4n+3，4m+i)与Pixel(4n+3，4m+i)间的连线将穿过上下两个组。
图4、图5给出这个连接关系的示意。
列输出线：
如图3所示，
Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)合用一有源区，在第一组左半边输出一垂直方向Metal1走线，称该列线为Odd1；
Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)合用一有源区，在第三组右半边输出一垂直方向Metal1走线，称该列线为Even1；
Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)合用一有源区，在第一组右半边输出一垂直方向Metal1走线，称该列线为Odd2；
Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)合用一有源区，在第四组左半边输出一垂直方向Metal1走线，称该列线为Even2；
Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)合用一有源区，在第二组左半边输出一垂直方向Metal1走线，称该列线为Odd3；
Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)合用一有源区，在第四组右半边输出一垂直方向Metal1走线，称该列线为Even3；
Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)合用一有源区，在第二组右半边输出一垂直方向Metal1走线，称该列线为Odd4；
Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)合用一有源区，在第五组左半边输出一垂直方向Metal1走线，称该列线为Even4；其中n、m为整数。
水平方向Metal2长走线：
由于第4n+2行与第4n+3行像素的交叉，在Det(4n+2，4m+i)与Det(4n+3，4m+i)之间将不走水平方向的Metal2长走线，其中i＝1、2、3、4，n、m为整数。
行选控制：必须每一行都走一条水平方向的Metal2长线，称为Rs(4n+i)，其中i＝1、2、3、4，n为整数。
积分控制：在Rs(4n+1)、Rs(4n+3)之间走一条Metal2长线，称为Ckint(UP)；在Rs(4n+2)、Rs(4n+4)之间走一条Metal2长线，称为Ckint(DOWN)，其中n为整数。通过Metal1短走线与Ckint(UP)、Ckint(DOWN)相连，可将积分控制信号引到相应的像素。
测试控制：在Det(4n+1，4m+i)的上方走一条Metal2长线，称为Test，其中i＝1、2、3、4，n、m为整数。通过Metal1短走线与Test相连，可将测试控制信号引到相应的像素。
地线：在Det(4n+4，4m+i)的下方走一条Metal2长线，称为Gnd，其中i＝1、2、3、4，n、m为整数。通过Metal1短走线与Gnd相连，可将接地信号引到相应的像素。
这样在设计模块中水平方向的长走线与探测器从上往下依次为Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、Rs(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，如图5所示，其中i＝1、2、3、4，n、m为整数。
垂直方向Metal1长走线：
本发明中只有列输出线为垂直方向长走线，前面已经介绍。列输出线在物理上从左到右依次为Even1、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4。这样排列避免了奇列线与偶列线在与像素输出相连时的交叉现象。如图3(d)所示。
垂直方向Metal1短走线：
短走线是指不超过4倍像素Pitch的金属线。前面提到每个设计模块只有两条积分控制信号的Metal2长走线Ckint(UP)、Ckint(DOWN)，一条测试控制信号的Metal2长走线Test，一条接地的Metal2长走线Gnd。通过垂直方向的Metal1短走线将上述信号引到相应的像素，并避免同层金属连线的交叉。

Claims (6)

1.一种焦平面读出电路像素阵列的布图方法，其步骤包括：
(1)确定像素的排列方式以及像素布图结构：
以4×4个像素单元作为一个设计模块，在每个像素中添加一个测试管Mtest；像素在物理上从上往下依次为Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，其中i＝1、2、3、4，n、m为整数；从左往右依次为Pixel(4n+i，4m+1)、Pixel(4n+i，4m+2)、Pixel(4n+i，4m+3)、Pixel(4n+i，4m+4)，其中i＝1、2、3、4，n、m为整数；将设计模块划分为五个组，其中第三组、第五组的像素各有两个在相邻设计模块中，第一组：Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；第二组：Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；第三组：Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)与左相邻设计模块的Pixel(4n+2，4m)、Pixel(4n+4，4m)；第四组：Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；第五组：Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)与右相邻设计模块的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m为整数；
像素布图结构为：像素包括Mint、Msw、Mtest与Mc，同一组四个像素的Mint、Msw、Mtest放置于组的中央位置；同一像素单元中，Mtest与Mint共用一有源区，Mint与Msw共用一有源区；Pixel(4n+1，4m+i)与Pixel(4n+3，4m+i)的Msw共用一有源区，Pixel(4n+2，4m+i)与Pixel(4n+4，4m+i)的Msw共用一有源区，其中i＝1、2、3、4，n、m为整数；Mc的源漏接Gnd，与相邻组中的Mc共用有源区；同一组中左右相邻的Mtest共用Poly作为栅，Mint、Mc也共用Poly作为栅；
(2)确定探测器阵列、像素阵列连接方式：Det(4n+1，4m+i)与Pixel(4n+1，4m+i)，Det(4n+4，4m+i)与Pixel(4n+4，4m+i)在物理位置上一一对应直接相连，Det(4n+2，4m+i)在物理位置上与Pixel(4n+3，4m+i)对应，Det(4n+3，4m+i)在物理位置上与Pixel(4n+2，4m+i)对应，Det(4n+2，4m+i)与Pixel(4n+2，4m+i)间的连线、Det(4n+3，4m+i)与Pixel(4n+3，4m+i)间的连线跨越上下两个组，其中i＝1、2、3、4，n、m为整数；
(3)按照如前所述的像素排列方式、像素布图结构和探测器阵列、像素阵列连接方式进行布图。
2.如权利要求1所述的一种焦平面读出电路像素阵列的布图方法，其特征在于布图采用反转、移位的重复对称布图方式，即：
Pixel(4n+1，4m+1)与Pixel(4n+1，4m+2)左右对称；
Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)往右平移二个pitch所得；
Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)上下反转所得；
Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)由Pixel(4n+1，4m)、Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+3，4m)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)下平移两个pitch再右平移一个pitch所得；其中n、m为整数。
3.采用如权利要求1所述的一种焦平面读出电路像素阵列的布图方法的金属布线结构，其特征在于：水平方向长走线与垂直方向长走线采用不同的金属层，避免同层金属线交叉；水平方向长走线采用Metal2、垂直方向长走线采用Metal1；垂直方向短走线采用Meatl1。
4.如权利要求3所述的金属布线结构，其特征在于Metal2长走线方式为：每个设计模块需要4条行选控制线Rs(4n+1)、Rs(4n+2)、Rs(4n+3)、Rs(4n+4)，两条积分控制线Ckint(UP)、Ckint(DOWN)，一条测试控制线Test，一条地线Gnd；设计模块中Metal2长走线与探测器在物理上从上往下依次为Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、Rs(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，其中i＝1、2、3、4，n、m为整数。
5.如权利要求3所述的金属布线结构，其特征在于Metal1长走线方式为：每一列有两条Metal1长走线作为列输出线，其中一条对应奇行像素，另一条对应偶行像素；Even1在第三组右半边与Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)相连，Odd1在第一组左半边与Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)相连，Odd2在第一组右半边与Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)相连，Even2在第四组左半边与Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)相连，Even3在第四组右半边与Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)相连，Odd3在第二组左半边与Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)相连，Odd4在第二组右半边与Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)相连，Even4在第五组左半边与Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)相连；列输出线在物理上从左到右依次为Even1、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4，其中n、m为整数。
6.如权利要求4所述的金属布线结构，其特征在于Metal1短走线方式为：Metal1短走线长度不超过4个像素的Pitch；通过Metal1短走线，将Test、Gnd、Ckint信号从Metal2长线引到像素内部。
CNB011347074A 2001-11-08 2001-11-08 一种焦平面读出电路像素阵列的布图方法和金属布线结构 Expired - Fee Related CN1165078C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011347074A CN1165078C (zh) 2001-11-08 2001-11-08 一种焦平面读出电路像素阵列的布图方法和金属布线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011347074A CN1165078C (zh) 2001-11-08 2001-11-08 一种焦平面读出电路像素阵列的布图方法和金属布线结构

Publications (2)

Publication Number Publication Date
CN1348209A true CN1348209A (zh) 2002-05-08
CN1165078C CN1165078C (zh) 2004-09-01

Family

ID=4672685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011347074A Expired - Fee Related CN1165078C (zh) 2001-11-08 2001-11-08 一种焦平面读出电路像素阵列的布图方法和金属布线结构

Country Status (1)

Country Link
CN (1) CN1165078C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281755A (zh) * 2014-10-27 2015-01-14 中国兵器工业集团第二一四研究所苏州研发中心 一种提高像素单元中积分电容容值的版图设计方法
CN107018344A (zh) * 2017-04-05 2017-08-04 中国电子科技集团公司第四十四研究所 多种工作模式的焦平面读出电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281755A (zh) * 2014-10-27 2015-01-14 中国兵器工业集团第二一四研究所苏州研发中心 一种提高像素单元中积分电容容值的版图设计方法
CN104281755B (zh) * 2014-10-27 2017-09-12 中国兵器工业集团第二一四研究所苏州研发中心 一种提高像素单元中积分电容容值的版图设计方法
CN107018344A (zh) * 2017-04-05 2017-08-04 中国电子科技集团公司第四十四研究所 多种工作模式的焦平面读出电路
CN107018344B (zh) * 2017-04-05 2020-02-07 中国电子科技集团公司第四十四研究所 多种工作模式的焦平面读出电路及其控制方法

Also Published As

Publication number Publication date
CN1165078C (zh) 2004-09-01

Similar Documents

Publication Publication Date Title
CN102157536B (zh) 固态成像器件和电子装置
US9001239B2 (en) Image processing apparatus, image processing method and manufacturing apparatus
US6759641B1 (en) Imager with adjustable resolution
CN1734779A (zh) 固态成像器件和成像装置
CN101035191A (zh) 固态成像设备、驱动固态成像设备的方法、以及摄像机
CN113286103A (zh) 实施堆叠芯片高动态范围图像传感器的方法及系统
MX2013013129A (es) Sensor de imagen mejorado para uso endoscopico.
CN107040735A (zh) 固态成像器件、相机模块以及电子设备
US11477406B2 (en) Imaging device and electronic apparatus for effective pixel signal reading
JP2011114843A (ja) 固体撮像装置
US6674094B2 (en) CMOS image sensor
CN1731585A (zh) Cmos图像传感器
CN1710720A (zh) Cmos图象传感器
TWI741389B (zh) 攝像裝置及電子機器
KR20150060675A (ko) Cmos 이미지 센서 컬럼 공유 2x2 화소유닛 및 화소 어레이
CN1165078C (zh) 一种焦平面读出电路像素阵列的布图方法和金属布线结构
KR950002410A (ko) 고체 촬상 장치
CN217607878U (zh) 共享像素单元及图像传感器
CN1203663C (zh) 一种快闪电荷放大结构焦平面读出电路及其复位读出方法
CN101742055B (zh) 固体摄像装置及其读出方法
JP6602407B2 (ja) 固体撮像装置及び撮像システム
JP6928746B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN101038929A (zh) 固态成像器件及该固态成像器件的操作方法
CN217280771U (zh) 共享像素单元及图像传感器
CN214378443U (zh) 像素结构及图像传感器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee