CN1321460C - 具有平坦式区块选择晶体管的非挥发性存储器阵列结构 - Google Patents

Abstract

本发明主要的目的在于提供一种具有平坦式(flat-type)结构的只读存储器阵列(memory array)，其包括：至少两存储器区块(memory bank)，两存储器区块具有多个存储器单元(memory cell)；至少两个外连区块(inter-bank)选择晶体管连接至两存储器区块，并为两存储器区块所共享(share)，每一外连区块选择晶体管可以选择两存储器区块的存储器单元；及至少一接触(contact)经由两外连区块选择晶体管共连接至两存储器区块。

Description

具有平坦式区块选择晶体管的非挥发性存储器阵列结构

发明领域：

本发明是有关于掩模式只读存储器(mask read-only memory)，特别是有关于具有平坦式区块选择的掩模式只读存储器。

发明背景：

现今的应用上有许多种为人所知的只读存储器结构；其中的一种是平坦式只读存储器。为了满足较佳的存储器单元效率的需求，存储器单元的间距(pitch)与区块高度(bank height)便成为设计时重要的考虑因素。当存储器单元的设计尺寸逐渐缩小时，接触窗的大小与金属间距也成为限制的因素之一；另一方面，使用区域氧化(LOCOS)形式的金氧半导体作为存储器阵列的区块选择晶体管也会导致布局面积的缩小不易。

具有平坦式只读存储器设计的存储器元件在许多的文献上都有讨论到；例如美国专利5,117,389由Yin所揭示的“flat-cell read-only memoryintegrated circuit”。参照图1所示，在存储器阵列中减少区块选择的数目，且奇数与偶数区块共用金属线。至金属线的通路由连接至其他埋入扩散区(buried diffusion)的区域氧化形式之区块选择晶体管而形成；利用如此的架构，金属线是平行于埋入扩散线(buried diffusion lines)。使一只读存储器为通路需利用到区块选择晶体管(BWL_N)、字元选择晶体管(SWL_N)、区块左侧选择晶体管(SBL_N)与区块右侧选择晶体管(SBR_N)。利用连接隔离的区块选择晶体管作成接触窗。另一种选择是，利用左-右位元选择晶体管(left-right bit selectiontransistors)或经由埋入扩散位元线的左侧或右侧连接埋入扩散位元线，以达到埋入扩散位元线的连接。Yin所揭示的现有技术有的缺点是所需的晶体管数量影响到整个存储器阵列的大小；当然，其他周边电路对于阵列的大小是有影响的。

另外一种设计如美国专利5,621,697由Weng等所揭示的“high densityintegrated circuit with bank select structure”。在此篇现有技术中，区块选择结构包括区块选择晶体管，其位于邻近扩散位元线与区块内(intrabank)扩散位元线间。一区块的每一区块内位元线从上方或是下方延伸至邻近的区块内；区块内位元线可以减少区块选择晶体管的数目。为了改善垂直间距(vertical pitch)，通过金属至扩散(metal-to-diffusion)区域接触窗将区块选择晶体管连接至金属线上。

无论如何，高性能的只读存储器必须可以高产率的被制造才行；在设计时会倾向于利用直线金属位元线来简化制程与增加电流效率。此外，为了达到速度、能量耗损与制程参数的最佳化，在阵列中减少晶体管的数目也是设计重点之一。再者，为降低布局面积与制造上能更有弹性，应该要减少接触窗的数目，并且释放(release)金属间距。

发明内容：

鉴于上述的发明背景中，本发明主要提供一种平坦式只读存储器的架构，可减少接触窗与晶体管的数目，进而减少金属耦合(metal coupling)与增加存储器单元电流。

本发明的另一目的在于提供一种平坦式只读存储器的结构；其中区块布局的面积可以同时在水平与垂直方向上更加紧密，同时也可以释放金属间距。

本发明的再一目的在于提供存储器阵列更紧密的一种结构；相邻的两区块阵列(bank arrays)可以共用区块选择线，如此可以减少存储器阵列的面积。

根据以上所述之目的，本发明提供一种具有平坦式结构的只读存储器阵列，该存储器阵列包括：

两存储器区块，该两存储器区块具有多列存储单元；

至少一外连区块位元线连接至每一该两存储器区块的一该多列存储单元；

至少一内连区块位元线连接至该两存储器区块其中之一的一该多列存储单元：

至少一金属位元线经由一接触窗通过至少一第一选择晶体管连接至该外连区块位元线及通过至少一第二选择晶体管连接至该内连区块位元线，其中该至少一金属位元线具有至少一地线连接至该两存储器区块其中之一的该外连区块位元线；及

多条选择线分别连接至该第一选择晶体管及该第二选择晶体管以选择性的存取该存储单元并连接至该外连区块位元线。

附图说明：

图1是传统只读存储器中一区块阵列的电路示意图；

图2是根据本发明一较佳实施例的只读存储器中一区块阵列的电路示意图用以说明其布局结构；

图3为图2布局的平面正视示意图；

图4是根据本发明另一较佳实施例的只读存储器中一区块阵列的电路示意图用以说明其布局结构；及

图5为图4布局的平面正视示意图。

具体实施方式：

当本发明按照如下的实施例详细描述之时，熟悉此领域的人士应有所认知本发明在不脱离所提出的权利要求的前提下，是允许若干的修正与替换。所运用来揭示的结构或方法并不仅局限于掩模式只读存储器元件，更包括其他同等的存储器种类，而附图亦是用来加以说明较佳实施例，而非加以限制本发明范围。

本发明的存储器阵列的不同部分并没有依照尺寸绘图。某些尺度与其他相关尺度相比已经被夸张，以提供更清楚的描述和本发明的理解。另外，虽然在这里画的实施例是以具有宽度与深度在不同阶段的二维中显示，应该很清楚地了解到所显示的区域只是存储器阵列的一部份，其中可能包含许多在三维空间中排列的元件。相对地，在制造实际的元件时，图示的区域具有三维的长度，宽度与高度。

本发明主要的目的在于提供一种具有平坦式(flat-type)结构的只读存储器阵列(memory array)，该存储器阵列包括：至少两存储器区块(memorybank)，两存储器区块具有多个存储器单元(memory cell)；至少两个外连区块(inter-bank)选择晶体管连接至两存储器区块，并为两存储器区块所共享(share)，每一外连区块选择晶体管可以选择两存储器区块的存储器单元；至少两个内连区块(intra-bank)选择晶体管，每一内连区块选择晶体管连接至任一两存储器区块；及至少一接触(contact)经由两外连区块选择晶体管与两内连区块选择晶体管，共连接至两存储器区块。

包含区块选择结构的存储器阵列的区块阵列架构于本发明中揭示。第一个实施例参照图2，若干第一存储器单元MA1，MA2，MA3，MA4相连接，并平行若干第二存储器单元MB1，MB2，MB3，MB4及若干第三存储器单元MC1，MC2，MC3，MC4；而存储器单元中的每一个第一、第二与第三存储器单元以相邻的线互相连接形成一个存储区块(memory bank)，在此命名为第一存储区块；存储器阵列(memory array)则是由这若干存储区块所组成。再者，存储器单元MA1至MA4连共同连接至对应的字元线WL0；相同地，存储器单元MB1至MB4连共同连接至对应的字元线WL1；存储器单元MC1至MC4连共同连接至对应的字元线WL2。

另一方面，一相邻存储区块(在此命名为第二存储区块)包括若干第一存储器单元MA1’，MA2’，MA3’，MA4’相连接，并平行若干第二存储器单元MB 1’，MB2’，MB3’，MB4’及若干第三存储器单元MC 1’，MC2’，MC3’，MC4’。再者，存储器单元MA1’至MA4’连共同连接至对应的字元线WL0’；相同地，存储器单元MB1’至MB4’连共同连接至对应的字元线WL1’；存储器单元MC1’至MC4’连共同连接至对应的字元线WL2’。

此外，一外连区块选择晶体管(inter-bank selection transistor)MS1通过其栅极端连接至一区块选择线(bank selection line)BS0。相同的，另一外连区块选择晶体管MS0通过其栅极端连接至另一区块选择线BS1。在本发明中，区块选择线BS0与BS1为两相邻存储区块所共用；也就是说，BS0与BS1可以为第一与第二存储区块而被选择。

金属位元线S1通过一接触窗10与外连区块选择晶体管MS0与MS1相连接。在本发明中，一条金属位元线S1通过一个接触窗10，至少与外连区块选择晶体管MS0的第一端，例如一漏极或源极，与外连区块选择晶体管MS1的第二端，例如一源极或漏极，相连接。外连区块选择晶体管MS0的第二端经由副位元线(sub bit line)SB1与第一存储区块的存储器单元共同连接，同时经由副位元线SB2’与第二存储区块的存储器单元共同连接。相同地，外连区块选择晶体管MS1的外连区块选择晶体管MS1的第一端经由副位元线SB3与第一存储区块的存储器单元共同连接，同时经由副位元线SB4’与第二存储区块的存储器单元共同连接。也就是说，存储器单元MA1，MB1，与MC1各自的第一端与存储器单元MA2，MB2，MC2各自的第二端经由副位元线SB1连接至金属位元线S1。存储器单元MA2，MB2，与MC2各自的第一端与存储器单元MA3，MB3，MC3各自的第二端经由副位元线SB2往下连接至另一金属位元线(图上未示)。存储器单元MA3，MB3，与MC3各自的第一端与存储器单元MA4，MB4，MC4各自的第二端经由副位元线SB3连接至金属位元线S1。存储器单元MA4，MB4，与MC4各自的第一端经由副位元线SB4往下连接至另一金属位元线(图上未示)。

相同地，存储器单元MA1’，MB1’，与MC1’各自的第一端与存储器单元MA2’，MB2’，MC2’各自的第二端经由副位元线SB1’往上连接至另一金属位元线(图上未示)。存储器单元MA2’，MB2’，与MC2’各自的第一端与存储器单元MA3’，MB3’，MC3’各自的第二端经由副位元线SB2’向下连接至金属位元线S1。存储器单元MA3’，MB3’，与MC3’各自的第一端与存储器单元MA4’，MB4’，MC4’各自的第二端经由副位元线SB3’往上连接至另一金属位元线(图上未示)。存储器单元MA4’，MB4’，与MC4’各自的第一端经由副位元线SB4’向下连接至金属位元线S1。如此，本发明的金属位元线S1和接触窗10经由两个外连区块选择晶体管(MS0与MS1)与四个埋入扩散区域相配合(也就是SB1，SB2’，SB3与SB4’)。

根据上述，存储器单元MA1，MA2，MB1，MB2，MC1，与MC2通过副位元线SB1可各自为外连区块选择晶体管MS0所选择。存储器单元MA2’，MA3’，MB2’，MB3’，MC2’，与MC3’通过副位元线SB2’可各自为外连区块选择晶体管MS0所选择。存储器单元MA3，MA4，MB3，MB4，MC3，与MC4通过副位元线SB3可各自为外连区块选择晶体管MS1所选择。存储器单元MA3’，MA4’与MC4’通过副位元线SB4’可各自为外连区块选择晶体管MS1所选择。其他存储区块的存储器单元都是根据上述的方式被选择；如此的选择方式有许多的优点：首先，相邻两存储区块共用区块选择线，如此可减少区块选择在垂直方向上所占有的布局面积。其次，每个接触窗与两个外连区块选择晶体管相连接，不同于传统需与四个区块选择晶体管相连接，如此可减少晶体管的数量。第三，当电流通过时，由于流经的晶体管数量减少，因此可以降低工作电压。第四，金属接触窗的减少亦减少了金属耦合的效应。

图2的等效电流架构如图3所示。存储器单元的源极与漏极区域跨越字元线(WL0，WL1，WL2)与埋入扩散区(buried diffusions，BDs)而形成。为了将每个区块中的埋入扩散区连接至金属位元线/接地线(S1，S2，G1，G2等等)，以多晶硅制作的区块选择线BS0、BS1、BT0与BT1必须跨过延伸的埋入扩散区BD去形成图2中外连区块选择晶体管MS0与MS1。再者，金属位元线S1，S2，S3与金属接地线G1至G4通过接触窗10直接连接至埋入扩散区BD。如此，每一条金属位元线经由两个外连区块选择晶体管可以连接至少四个埋入扩散区BD。

第二个实施例如图4所示，用以说明本发明在接触窗数量上的减少与金属接触窗之间距的释放。在第二个实施例中，金属位元线S1经由接触窗20连接至两个外连区块选择晶体管MS0与MS5，及四个内连区块选择晶体管(intra-bank selection transistor)MS1，MS2，MS3，与MS4。与图2相似的，外连区块选择晶体管MS0的栅极端与区块选择线BS0相连接；内连区块选择晶体管MS1与MS2以各自的栅极端与区块选择线BS1相连接；内连区块选择晶体管MS3与MS4以各自的栅极端与区块选择线BS2相连接；外连区块选择晶体管MS5的栅极端与区块选择线BS3相连接。金属位元线S1与外连区块选择晶体管或内连区块选择晶体管MS0至MS5的第一端或第二端相连接。在本实施例中，外连区块选择晶体管MS0、内连区块选择晶体管MS1与MS3之各自的第一端，及外连区块选择晶体管MS5、内连区块选择晶体管MS2与MS4之各自的第二端共同连接至金属位元线S1。

外连区块选择晶体管MS0的第二端经由副位元线SB1与一存储器区块的存储器单元相连接，同时经由另一副位元线SB1’与另一存储器区块的存储器单元相连接。相同地，外连区块选择晶体管MS5的第一端经由副位元线SB7与一存储器区块的存储器单元相连接，同时经由另一副位元线SB7’与另一存储器区块的存储器单元相连接。也就是说，存储器单元MA1，MB1，与MC1各自的第一端与存储器单元MA2，MB2，MC2各自的第二端经由副位元线SB1连接至外连区块选择晶体管MS0与金属位元线S1。存储器单元MA1’，MB1’，与MC1’各自的第一端与存储器单元MA2’，MB2’，MC2’各自的第二端经由副位元线SB1’连接至外连区块选择晶体管MS0与金属位元线S1。存储器单元MA7，MB7，与MC7各自的第一端与存储器单元MA8，MB8，MC8各自的第二端经由副位元线SB7连接至外连区块选择晶体管MS5与金属位元线S1。存储器单元MA7’，MB7’，与MC7’各自的第一端与存储器单元MA8’，MB8’，MC8’各自的第二端经由副位元线SB7’连接至外连区块选择晶体管MS5与金属位元线S1。

另一方面，内连区块选择晶体管MS1，MS2，MS3，MS4则与一存储器区块的存储器单元相连接。在本实施例中，存储器单元MA2，MB2，与MC2各自的第一端与存储器单元MA3，MB3，MC3各自的第二端经由副位元线SB2向下连接至另一金属位元线(图上未示)；存储器单元MA3，MB3，与MC3各自的第一端与存储器单元MA4，MB4，MC4各自的第二端经由副位元线SB3连接至内连区块选择晶体管MS1与金属位元线S1；存储器单元MA4，MB4，与MC4各自的第一端与存储器单元MA5，MB5，MC5各自的第二端经由副位元线SB4向下连接至另一金属位元线(图上未示)；存储器单元MA5，MB5，与MC5各自的第一端与存储器单元MA6，MB6，MC6各自的第二端经由副位元线SB5连接至内连区块选择晶体管MS3与金属位元线S1；存储器单元MA6，MB6，与MC6各自的第一端与存储器单元MA7，MB7，MC7各自的第二端经由副位元线SB6向下连接至另一金属位元线(图上未示)。

相同地，存储器单元MA2’，MB2’，与MC2’各自的第一端与存储器单元MA3’，MB3’，MC3’各自的第二端经由副位元线SB2’向上连接至另一金属位元线(图上未示)；存储器单元MA3’，MB3’，与MC’3各自的第一端与存储器单元MA4’，MB4’，MC4’各自的第二端经由副位元线SB3’连接至内连区块选择晶体管MS2与金属位元线S1；存储器单元MA4’，MB4’，与MC’4各自的第一端与存储器单元MA5’，MB5’，MC5’各自的第二端经由副位元线SB4’向上连接至另一金属位元线(图上未示)；存储器单元MA5’，MB5’，与MC5’各自的第一端与存储器单元MA6’，MB6’，MC6’各自的第二端经由副位元线SB5’连接至内连区块选择晶体管MS4与金属位元线S1；存储器单元MA6’，MB6’，与MC6’各自的第一端与存储器单元MA7’，MB7’，MC7’各自的第二端经由副位元线SB6’向上连接至另一金属位元线(图上未示)。

根据上述，存储器单元MA1，MA2，MB1，MB2，MC1，与MC2通过副位元线SB1可各自为外连区块选择晶体管MS0所选择。存储器单元MA1’，MA2’，MB1’，MB2’，MC1’与MC2’通过副位元线SB1’可各自为外连区块选择晶体管MS0所选择。存储器单元MA3，MA4，MB3，MB4，MC3，与MC4通过副位元线SB3可各自为内连区块选择晶体管MS1所选择。存储器单元MA3’，MA4’与MC4’通过副位元线SB3’可各自为外连区块选择晶体管MS2所选择。存储器单元MA5，MA6，MB5，MB6，MC5，与MC6通过副位元线SB5可各自为内连区块选择晶体管MS3所选择。存储器单元MA5’，MA6’，MB5’，MB6’，MC5’，与MC6’通过副位元线SB5’可各自为内连区块选择晶体管MS4所选择。存储器单元MA7，MA8，MB7，MB8，MC7，与MC8，通过副位元线SB7可各自为外连区块选择晶体管MS5所选择。存储器单元MA7’，MA8’，MB7’，MB8’，MC7’与MC8’通过副位元线SB7’可各自为外连区块选择晶体管MS5所选择。其他存储器区块或是区块阵列中的存储器单元都是根据上述的方式被选择。在本实施例中，区块选择显示一位元线或一接地线与阵列中每八条副位元线相连接的特性。也就是说，在本实施例中，布局结构显示出每八条埋入扩散区只有一金属接触窗的特性，其相较于传统的布局结构，接触窗的数量只有原来的一半。金属间距的释放使得布局设计较具弹性，对于下一世代制程缩小尺寸较有利；被释放的金属线间距也可以减少其间的金属耦合效应，如此对于读取数据亦较有帮助。

图4的等效电路架构如图5所示，每一个金属接触窗20连接至外连/内连区块选择晶体管，例如MS0至MS5，的源极或是漏极区域。存储器单元的源极与漏极区域跨越字元线(WL0，WL1，WL2)与埋入扩散区(burieddiffusions，BDs)而形成。为了将每个区块中的埋入扩散区连接至金属位元线/接地线(S1，S2，G1，G2等等)，以多晶硅制作的区块选择线BS0、BS1、BT0与BT1必须跨过延伸的埋入扩散区BD去形成图4中外连/内连区块选择晶体管MS0与MS5。再者，金属位元线S1，S2，S3与金属接地线G1至G4通过接触窗20直接连接至埋入扩散区BD。

特别要强调的是，第一个实施例中的区块选择晶体管可与第二个实施例中的区块选择晶体管相结合以符合设计上的需要。举例来说，在图2中，当埋入扩散区域(即副位元线)SB1与SB3与第一个实施例的区块选择晶体管相连接时，副位元线SB2与SB4可与第二实施例的区块选择晶体管相连接(未以图示表示)。

以上所述仅为本发明之较佳实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述之权利要求内。

Claims (3)

1、一种具有平坦式结构的只读存储器阵列，该存储器阵列包括：

两存储器区块，每一该存储器区块具有多列存储单元；

至少一外连区块位元线连接至该两存储器区块的该多列存储单元；

至少一内连区块位元线连接至该两存储器区块其中之一的该多列存储单元；

至少一金属位元线经由一接触窗通过至少一第一选择晶体管连接至该外连区块位元线及通过至少一第二选择晶体管连接至该内连区块位元线；及多条选择线分别连接至该第一选择晶体管及该第二选择晶体管以选择性的存取该存储单元并连接至该外连区块位元线。

2、根据权利要求1所述的只读存储器阵列，其特征在于，上述该至少一外连区块位元线为埋入扩散线。

3、根据权利要求1所述的只读存储器阵列，其特征在于，更包括至少一地线，该地线经由一接触窗通过至少一第一选择晶体管连接至该外连区块位元线及通过至少一第二选择晶体管连接至该内连区块位元线。

Images