CN1317656C - 系统总线控制装置及方法 - Google Patents

Abstract

本发明提供一种适用于一计算机系统中的系统总线控制装置及相关方法，该计算机系统至少具有一总线及一电连接于该总线的总线主控器。根据本发明第一实施例该系统总线控制装置包含：一总线受控接口、一主队列、一总线主控接口、一输入队列执行器及一队列管理单元，因此可先队列存储总线主控器由总线所传来的指令并随即发出一确认信号以释放该总线信道后，才按顺序执行队列存储指令，输出产生的一对应执行结果，再以主动/从动方式供该总线主控器取得。

Description

系统总线控制装置及方法

技术领域

本发明涉及一种系统总线控制装置及方法，特别涉及一种能有效率的管理一计算机系统中总线事务处理(Bus Transaction)的系统总线控制装置及方法。

背景技术

众所周知，总线(Bus)为一计算机系统中用来传送指令及数据的信道，可提供计算机系统中各装置间的总线事务处理。一公知计算机系统10如图1所示，计算机系统10包含：一总线(bus)12、一第一总线主控器(bus master)14、一第二总线主控器16、一第一总线受控器(bus slave)18及一第二总线受控器20，其中第一、第二总线主控器14、16及第一、第二总线受控器18、20都电连接于总线12。前述第一、第二总线主控器14、16如为一中央处理单元(CPU)或一微控制器(MCU)，能发送及接收指令并执行其所接收到的指令，而第一、第二总线受控器18、20等如为I/O装置，仅能接收指令并执行其所接收到的指令。

公知计算机系统10的工作方式说明如下：第一总线主控器14(或第二总线主控器16)在取得总线12许可(grant)将指令由总线12传送至第一总线受控器18(或第二总线受控器20)后，第一总线主控器14会一直等待并占用该总线12，直到第一总线受控器18执行完指令后将一确认信号(acknowledge)ACK及一回复信息(Response)由总线12传送至第一总线主控器14为止(第一总线主控器14会因总线12种类的不同占用总线12方式也不同)。然后，该第一总线主控器14才会再恢复成一准备模式(stand-by mode)以进行下一笔指令的处理。也就是说，在第一总线主控器14等待第一总线受控器18发送的确认信号及回复信息期间，第一总线主控器14无法再将任何指令由总线12传送至第一总线受控器18，或计算机系统10内的第一、第二总线主控器14、16无法将任何指令由总线12传送至第一、第二总线受控器18、20。若第一总线受控器18执行指令的速度相当缓慢，整个计算机系统10的工作速率也会随之降低，在对计算机系统工作速率要求日益迫切的今日，这项缺点无疑会阻碍计算机系统的发展。

发明内容

本发明所要解决的技术问题为提供一种系统总线控制装置及方法，可使一计算机系统内的总线工作速率不会受限总线主控器或总线受控器缓慢工作速率而拖累，以解决公知技术的缺点。

根据本发明的最佳实施例，本发明公开了一种适用于一计算机系统中的系统总线控制方法，该计算机系统至少包含一总线、一主队列及一电连接于该总线的总线主控器(bus master)，该方法包含：(a)自该总线接收由总线主控器传送的一指令；(b)将前述每一传来的指令按顺序加以队列存储在该主队列中；(c)根据前述每一队列存储的指令，由该总线按顺序发出一相对应的确认信号至总线主控器；(d)使该总线主控器接收到每一确认信号时，相对发出一控制信号来释放总线的信道，且该总线主控器恢复成一准备模式；(e)根据前述每一队列存储的指令，按顺序对应产生一执行结果，并存储该执行结果在该主队列的特定地址中；以及(f)使总线主控器按顺序取得步骤(e)中所产生的每一执行结果。

本发明还公开了一种系统总线控制装置，适用于一计算机系统中，该计算机系统具有一总线及一电连接于该总线的总线主控器，该系统总线控制装置包含：一总线受控接口，电连接于该总线，用来接收该总线主控器由总线所传来的指令；一主队列，用来存储该总线受控接口所接收的指令；一输入队列执行器，用来执行存储于主队列内的指令，以产生一对应的执行结果；一总线主控接口，电连接于该总线，用来输出输入队列执行器所产生的执行结果；以及一队列管理单元，电连接于该总线主控接口、总线受控接口、输入队列执行器及主队列，用来管理该主队列中每一指令的参数，并根据收到的指令，对应发出一确认信号给总线主控器，以及存储该执行结果在该主队列的特定地址中。

本发明还公开了一种系统总线控制装置，适用于一计算机系统中，该计算机系统具有一总线及一电连接于总线的总线主控器，该系统总线控制装置包含：一总线受控接口，电连接于该总线，用来接收总线主控器由总线所传来的指令；一主队列，用来存储该总线受控接口所接收的指令；一输入队列执行器，用来执行存储于该主队列内的指令，以对应产生一执行结果；一队列管理单元，电性连接于该总线受控接口、输入队列执行器及该主队列，用来管理该主队列中每一指令的参数，并根据收到的指令，对应发出一确认信号给总线主控器，使其恢复成一准备模式，以及存储该执行结果在该主队列的特定地址中；以及一装置，经队列管理单元获知该输入队列执行器已产生前述执行结果时，发出一信号通知总线主控器开始提取前述执行结果。

由于本发明的系统总线控制装置可在接收到总线主控器由总线所传来的每一项输入指令时，将每一指令按顺序存储于内存中，并立即发出可释放总线的确认信号给总线主控器，使总线主控器恢复成准备模式，以执行其它工作或运算；待指令执行完成后，系统总线控制装置再主动将指令的执行结果另行送回总线主控器或由系统总线控制装置通知总线主控器进行提取，因此在执行指令时，处理速度的快慢就不致于影响到整个计算机系统的工作效率。

附图说明

图1为一公知计算机系统的示意图。

图2为本发明较佳实施例中一计算机系统的功能方框图。

图3为图2所示的计算机系统方法流程图。

图4为本发明较佳实施例中一计算机系统的功能方框图。

图5为图4所示的计算机系统方法流程图。

图6为本发明较佳实施例中一计算机系统的功能方框图。

图7为图6所示的计算机系统方法流程图。

具体实施方式

图2为本发明较佳实施例中一计算机系统30的功能方框图。计算机系统30包含一用来传送指令/数据的总线(Bus)32、一总线主控器(Bus Master)34及一系统总线控制装置(System Bus Controller)36，其中该总线主控器34及系统总线控制装置36都电连接于总线32。

为使本发明计算机系统30具备较佳的工作效果，前述总线32是一点对点连接总线(point-to-point interconnect bus)，换言之，计算机系统30中的总线32可同时提供多条指令/数据传送信道来许可多组的总线主控器彼此间传送指令/数据。总线32可为一种ISA(industry standard architecture)、EISA(extendedindustry standard architecture)、或PCI(peripheral component interconnect)等总线架构。而对应于上述总线32的总线主控器34可为一中央处理器(CPU)，而系统总线控制装置36是设置于一I/O外围设备(I/O Device)内，可使该I/O外围设备收到总线主控器34传来的指令时立即主动响应，而无需持续占用总线主控器34及总线32的资源来等待指令已处理完毕的信息(待后详述)。

点对点总线32具有至少一工作分配电路或称仲裁器(Arbiter，未显示)AR用于分配指令/数据传送信道给第一总线主控器34，其工作方式说明如下：当总线主控器34要将输入指令/数据传送至系统总线控制装置36时，总线主控器34必需先传送一对应于总线主控器34的请求信号(request)REQ#至总线32内的工作分配电路AR，工作分配电路AR在判断由总线主控器34所传来的请求信号REQ#优先级(priority)后，会发出一许可信号(grant)GNT#，以允许总线主控器34与系统总线控制装置36处理事务(Transaction)，以将指令/数据传送信道分配给总线主控器34，然后该总线主控器34就可将指令/数据由指令/数据传送信道传送至系统总线控制装置36。

图2中所示的计算机系统30中，该系统总线控制装置36包含：一用来存储前述总线主控器34按顺序传送来的多组输入指令(Entries)的主队列(Queue)42、一用来执行前述输入指令的输入队列执行器(Queue EntryExecutor)44、一电连接于总线32的总线主控接口(Bus Master Interface)46用来将输入队列执行器44执行该指令后所产生的执行结果传送至总线32、一电连接于总线32的总线受控接口(Bus Slave Interface)48用来接收由总线32所传送来的输入指令、以及一队列管理单元(Queue Management Unit)50用来管理主队列42的工作。

通过前述主/总线受控接口46及48的设计，可使该系统总线控制装置36同时具有总线主控器(Bus Master)及总线受控器(Bus Slave)两种角色，因此使本发明的系统总线控制装置36不但能接收其它总线主控器由总线32传来的输入指令/数据，也能将执行该输入指令/数据后所产生的执行结果主动传送给总线主控器34。前述总线主控器34由总线32传来的每一笔输入指令/数据，可包括如下参数：源地址(Source Address)、目标地址(Target Address)、存取型态(Access Type)、脚位(Count Number)及额外的信息等。

每当前述总线受控接口48接收到总线32送来的输入指令/数据时，队列管理单元50会将每一笔输入指令/数据的参数(Parameters)按先后顺序放入主队列42内队列存放，并能根据此输入指令的接收，立即自动对应产生一确认信号ACK回传给该总线主控器34，使该总线主控器34得以立即恢复成准备模式，而无需如公知技术的必须持续占用总线32信道及总线主控器34资源一直到此输入指令被执行完毕为止。前述主队列42可为一设置在动态随机存取内存(SDRAM)中的一暂存区(BUFFER)，而队列管理单元50包括一固化程序，存放在一可擦可编程只读存储器(EEPROM)中，及/或一内存控制接口(Memory Controller Interface)。

该输入队列执行器44，可为一固化程序或一微控制器(MCU)或一直接内存存取单元(DMA)，其由队列管理单元50取得存放在主队列42内的每一输入指令的参数并执行指令。待执行完成后，该输入队列执行器44会由该队列管理单元50至总线主控接口46开始一总线事务处理(Bus Transaction)，以回复给该总线主控器34。

图3为图2所示计算机系统30进行一系统总线控制方法300的流程图(其中总线主控器34已得到总线32的工作分配电路的允许，可以对系统总线控制装置36发送数据)，方法300包含下列步骤：

步骤302：开始；(其中总线主控器34将指令/数据由总线32传送至系统总线控制装置36)

步骤304：该系统总线控制装置36以其总线受控接口48由总线32接收自总线主控器34发出的输入指令/数据；(总线主控器34所发出的每一输入指令都包含来源地址、目标地址、存取类型及补充信息等字段，举例来说，某一输入指令的来源地址字段中存储关于总线主控器34的IP，而指令的目标地址字段中存储关于系统总线控制装置36的IP)

步骤306：系统总线控制装置36的队列管理单元50判断主队列42内是否尚有用于存储输入指令的多余空间，若是，进行步骤308，若否，进行步骤304；

(若队列管理单元50判断主队列42已没有用于存储输入指令的多余空间时，队列管理单元50会一直“等待”主队列42产生可用于存储输入指令的空间后(关于主队列42如何产生用来存储输入指令的空间在后面描述)，才将指令由总线受控接口48按顺序存储至主队列42内。为了避免上述会影响计算机系统30的工作速率的“等待”情形发生，该系统总线控制装置36内的主队列42存储指令的空间可按系统总线控制装置36的使用状况作适度的调整，也就是说，若系统总线控制装置36经常发生其所接收到指令的速率超过其内的输入队列执行器44所能处理指令的速率情况时，系统总线控制装置36内就需配置具有较多存储指令空间队列)

步骤308：系统总线控制装置36的队列管理单元50将指令从该总线受控接口48存储(push)至主队列42，并随即发出一确认信号ACK释放该指令/数据传送信道，并使总线主控器34回到准备模式；(在将指令存储至主队列42后，队列管理单元50更新主队列42的相关指针(pointer)，由于此更新指标的动作为公知技术，所以在此不再赘述)

步骤310：系统总线控制装置36的输入队列执行器44按顺序将存储于主队列42内的指令弹出(pop out)，例如一指令被弹出，并根据存储于指令各字段中的数据执行指令，产生对应于指令的执行结果；(在指令从主队列42被弹出后，队列管理单元50更新(update)主队列42的相关指针)

步骤312：系统总线控制装置36的队列管理单元50将输入队列执行器44执行指令所产生执行结果传送至总线主控接口48以传送至总线主控器34，并将该执行结果根据存储于主队列42的其它指令各字段中(例如源地址及目标地址等)；

步骤314：系统总线控制装置36的队列管理单元50判断主队列42内是否存储有尚未被输入队列执行器44执行过的指令，若是，进行步骤310，若否，进行步骤316；

步骤316：结束。

图4为本发明的第二实施例中一计算机系统60功能方框图。计算机系统60包含：总线32、总线主控器34及一系统总线控制装置38。根据本发明第二实施例的系统总线控制装置38与第一实施例同样具有一主队列62、一队列管理单元70及一输入队列执行器64。不同之处在于：第一实施例的系统总线控制装置36兼具有主控及受控两种接口，而本第二实施例的系统总线控制装置38仅具一总线受控接口66，因此仅能接收其它总线主控器(Bus Master)传来的输入指令及数据并执行其所接收到的指令，而无主动回复执行结果的功能，故需额外由一轮询模块(Polling Unit)68的协助(待后详述)来达成。

前述系统总线控制装置38的轮询模块68，可为计算机初始化时加载RAM内的一检测软件或一存放于ROM内的固化程序，如当总线主控器34为一计算机的中央处理器单元(CPU)时，轮询模块68可为计算机初始化软件/固化程序中的一部份，一旦该计算机开机(booting)，即可加载轮询模块68的程序，定时轮询(Polling)主队列62中一存放执行结果的特定地址内是否具有一标志值(flag)，以判断输入队列执行器64是否已产生对应于一指令的执行结果。

图5为根据本发明第二实施例一系统总线控制方法600的流程图，包含下列步骤：

步骤602：开始；(此时，总线主控器34已可将一输入指令/数据由总线32传送至系统总线控制装置38)

步骤604：系统总线控制装置38以总线受控接口66接收由总线主控器34发出的输入指令/数据；

步骤606：系统总线控制装置38的队列管理单元70判断主队列62内是否尚有用来存储指令的多余空间，若主队列62未满，进行步骤608，若已满，进行步骤604；(若队列管理单元70判断主队列62已无存储指令多余空间时，队列管理单元70会一直”等待”主队列62产生可用的空间后，才将指令由总线受控接口66按顺序存储至主队列62内。为了避免上述会影响计算机系统60的工作速率的“等待”情形发生，系统总线控制装置38内的主队列62存储指令的空间可按系统总线控制装置38的使用状况而作适度的调整)

步骤608：系统总线控制装置38的队列管理单元70自总线受控接口66接收到一输入指令并将其存储至主队列62内，并随即发出一确认信号ACK以释放指令/数据传送信道，使总线主控器34恢复成准备模式；(在将此输入指令存储至主队列62后，队列管理单元70即更新主队列62的相关指针)

步骤610：系统总线控制装置38的输入队列执行器64按顺序将存储于主队列62内的输入指令弹出，产生一对应于该指令的执行结果；(在指令从主队列62被弹出后，队列管理单元70更新主队列62的相关指针)

步骤612：系统总线控制装置38的队列管理单元70在输入队列执行器64产生对应于指令的执行结果时，在主队列62内一特定地址上设定一标志值，以表示该输入队列执行器64产生一执行结果的状态(status)；(由于系统总线控制装置38为一受控装置，所以无法将该输入队列执行器44的执行结果主动地传送至总线32予总线主控器34，反而是必需被动地等待计算机系统60中主控装置-总线主控器34以定时轮询(Polling)的方式提取对应于其输入指令的执行结果)

步骤614：轮询模块68由总线主控器34定期轮询到该系统总线控制装置38的主队列62内存在一标志值时，即通知总线主控器34由总线32提取该执行结果；

步骤616：系统总线控制装置38的队列管理单元70判断主队列62内是否存储有尚未被输入队列执行器64执行过的指令，若是，进行步骤610，若否，进行步骤618；

步骤618：结束。

图6为本发明第三实施例中一计算机系统81的功能方框图。该计算机系统81包含：总线32、总线主控器34及一系统总线控制装置40。根据本发明第三实施例的系统总线控制装置40，与第一及第二实施例同样具有一主队列82、一队列管理单元90及一输入队列执行器84。其中不同之处在于：第一实施例的系统总线控制装置36兼具有主控及受控两种接口，而本第三实施例的系统总线控制装置40仅具一总线受控接口86(此与第二实施例类似)，故仅能接收由如总线主控器34的其它总线主控器(Bus Master)传来的输入指令/数据并执行该指令，而并无主动回复执行结果的功能，故需由一中断控制器(Interrupt Controller)83(待后详述)来达成(不同于前述第二实施例使用一轮询模块来达成)。

当前述系统总线控制装置40的输入队列执行器84产生一相对指令的执行结果后，由队列管理单元90将该执行结果放置于主队列82的一特定地址上时，同时产生一注册(Register)，使一电性连接中断控制器83的针脚(PIN)的电位改变，以触发(Trigger)中断控制器83发出一中断信息给总线主控器34，使总线主控器34开始提取该输入队列执行器84产生的执行结果。

图7为根据本发明第三实施例的一系统总线控制方法800流程图，包含下列步骤：

步骤802：开始；(此时，总线主控器34已可将输入指令/数据由总线32传送至该系统总线控制装置40)

步骤804：系统总线控制装置40以总线受控接口86接收由总线主控器34所发出的指令；

步骤806：该系统总线控制装置40的队列管理单元90判断该主队列82内是否尚有用来存储指令的多余空间，若是，进行步骤808，若否，进行步骤804；(若队列管理单元90判断主队列82已没有多余空间可存储指令时，队列管理单元90会一直“等待”主队列82产生可用来存储指令的空间后，才将指令由总线受控接口86按顺序存储至主队列82内。为了避免上述会影响计算机系统81的工作速率的“等待”情形发生，该系统总线控制装置40内的主队列82存储指令空间可按该系统总线控制装置40的使用状况而作适度的调整)

步骤808：系统总线控制装置40的队列管理单元90自总线受控接口86接收传来的输入指令并将其存储至主队列82中，并随即发出确认信号ACK以释放指令/数据传送信道，并使该总线主控器34恢复到准备模式；(在将指令存储至主队列82后，该队列管理单元90更新主队列82的相关指针)

步骤810：该系统总线控制装置40的输入队列执行器84按顺序将存储于主队列82内的指令弹出，并根据存储于指令各字段中的数据执行指令，以产生一对应于指令的执行结果；(在每一指令从主队列82被弹出并执行后，该队列管理单元90更新主队列82内的相关指针)

步骤812：该系统总线控制装置40的队列管理单元90在输入队列执行器84产生一对应于前述指令的执行结果，并将该执行结果放置于主队列82的一特定地址上，并产生一注册(Register)，使一电性连接中断控制器83的针脚(PIN)的电位改变，以触发(Trigger)该中断控制器83产生一中断信号给总线主控器34；(由于本第三实施例的系统总线控制装置40也为一受控装置(仅具有一总线受控接口86)，所以必须由中断方式通知计算机系统81中的主控装置-总线主控器34提取对应于前述指令的执行结果)

步骤814：总线主控器34接收到来自中断控制器83的中断信号时，总线主控器34就会由总线32提取该执行结果；(中断控制器83根据该中断信号通知总线主控器34中断其正在执行的工作转而由总线32提取该输入队列执行器84执行指令后所产生的执行结果。)

步骤816：系统总线控制装置40的队列管理单元90判断主队列82内是否已空，即代表有无尚未被输入队列执行器84执行过的指令，若否，则重复进行步骤810，若是，进行步骤818；

步骤818：结束。

综上所述，较在图1的公知计算机系统10中各总线受控器18，20在执行指令时仍然占用总线12及各总线主控器14，16(如CPU)资源的缺点，根据本发明第一、二及三实施例的系统总线控制装置36、38、40可在收到总线主控器36由总线32所传来的每一项输入指令时，利用一队列管理单元按顺序存储每一指令于主队列中，并立即发出可释放总线32信道的一确认信号ACK给总线主控器34，使总线主控器34恢复成该准备模式，得以执行其它工作或运算，待该指令完成后，系统总线控制装置36再主动将该指令的执行结果另行送回总线主控器34或由系统总线控制装置38及40通知总线主控器34进行提取，因此在执行指令时，处理速度的快慢就不致于影响到整个计算机系统30(60、81)的工作效率。

Claims (14)

1.一种系统总线控制方法，适用于一计算机系统中，且该计算机系统至少包含一总线、一主队列及一电连接于该总线的总线主控器，该方法包含：

a、自该总线接收由总线主控器传送的一指令；

b、将前述每一传来的指令按顺序队列存储于该主队列中；

c、根据前述每一队列存储的指令，由该总线按顺序发出一相应的确认信号至总线主控器；

d、使该总线主控器接收到每一确认信号时，发出一相应控制信号来释放该总线的信道，且总线主控器恢复成一准备模式；

e、根据前述每一队列存储的指令，按顺序对应产生一执行结果，并存储该执行结果在该主队列的特定地址中；以及

f、使总线主控器按顺序取得步骤(e)中所产生的每一执行结果。

2.如权利要求1所述的系统总线控制方法，其特征在于该计算机系统包括一系统总线控制装置。

3.如权利要求2所述的系统总线控制方法，其特征在于该系统总线控制装置包含：

一总线受控接口，电连接于总线，用来执行步骤a中接收该总线主控器传来的指令；

一输入队列执行器，用来执行步骤e中该主队列的每一队列存储的指令以产生一对应的执行结果；以及

队列管理单元，用来管理该主队列中的指令队列并执行步骤c中确认信号的发送以及步骤e中执行结果的存储。

4.如权利要求3所述的系统总线控制方法，其特征在于该系统总线控制装置还包含一总线主控接口，电连接于该总线，用来主动输出步骤e的执行结果给该总线主控器。

5.如权利要求3所述的系统总线控制方法，其特征在于该系统总线控制装置还包含：

一轮询模块，定期轮询该主队列中有无对应指令的执行结果，以通知该总线主控器提取执行结果。

6.如权利要求3所述的系统总线控制方法，其特征在于该系统总线控制装置还包含：

一中断控制器，与该队列管理单元电性连接，当该队列管理单元存储该执行结果在该主队列时触发该中断控制器，以使该总线主控器由总线提取该执行结果。

7.如权利要求1所述的系统总线控制方法，其特征在于步骤f还包括定期轮询有无产生一对应指令的执行结果，以通知该总线主控器提取执行结果。

8.如权利要求1所述的系统总线控制方法，其特征在于在存储该执行结果在该主队列的特定地址中后，步骤f还包括触发一中断控制信号至该总线主控器，使总线主控器提取执行结果。

9.一种系统总线控制装置，适用于一计算机系统中，该计算机系统具有一总线及一电连接于该总线的总线主控器，该系统总线控制装置包含：

一总线受控接口，电连接于该总线，用来接收该总线主控器由总线所传来的指令；

一主队列，用来存储该总线受控接口所接收的指令；

一输入队列执行器，用来执行存储于主队列内的指令，以产生一对应的执行结果；

一总线主控接口，电连接于该总线，用来输出输入队列执行器所产生的执行结果；以及

一队列管理单元，电连接于该总线主控接口、总线受控接口、输入队列执行器及主队列，用来管理该主队列中每一指令的参数，并根据收到的指令，对应发出一确认信号给总线主控器，以及存储该执行结果在该主队列的特定地址中。

10.如权利要求9所述的系统总线控制装置，其特征在于该主队列位于一动态随机存取内存中。

11.一种系统总线控制装置，适用于一计算机系统中，该计算机系统具有一总线及一电连接于总线的总线主控器，该系统总线控制装置包含：

一总线受控接口，电连接于该总线，用来接收总线主控器由总线所传来的指令；

一主队列，用来存储该总线受控接口所接收的指令；

一输入队列执行器，用来执行存储于该主队列内的指令，以对应产生一执行结果；

一队列管理单元，电性连接于该总线受控接口、输入队列执行器及该主队列，用来管理该主队列中每一指令的参数，并根据收到的指令，对应发出一确认信号给总线主控器，使其恢复成一准备模式，以及存储该执行结果在该主队列的特定地址中；以及

一装置，经队列管理单元获知该输入队列执行器已产生前述执行结果时，发出一信号通知总线主控器开始提取前述执行结果。

12.如权利要求11所述的系统总线控制装置，其特征在于该主队列位于一动态随机存取内存中。

13.如权利要求11所述的系统总线控制装置，其特征在于该通知总线主控器提取执行结果的装置为一轮询模块，经由该队列管理单元轮询有无对应的执行结果产生。

14.如权利要求11所述的系统总线控制装置，其特征在于该通知总线主控器提取执行结果的装置为一中断控制器，由队列管理单元在一执行结果产生之后触发该中断控制器以使总线主控器提取执行结果。

Images