CN1205527C

CN1205527C - 用于管理电源状态之间切换的装置、系统和方法

Info

Publication number: CN1205527C
Application number: CNB018227562A
Authority: CN
Inventors: L·克林; B·库珀; A·南杜里; D·科亨; S·雅因
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2000-12-29
Filing date: 2001-11-20
Publication date: 2005-06-08
Anticipated expiration: 2021-11-20
Also published as: ATE317568T1; US20040032414A1; WO2002054202A2; US20020085008A1; AU2002239389A1; HK1061722A1; WO2002054202A3; DE60117166D1; CN1491378A; BR0116795A; US6738068B2; TW544570B; EP1386219B1; US7027057B2; EP1386219A2; DE60117166T2

Abstract

一种在加速图形接口图形控制器(AGP-GC)和内核控制器之间的接口，用来防止因进入低功耗状态而妨碍已经请求但尚未完成的到AGP-GC或者来自于AGP-GC的传送。内核控制器能够将进入低功耗状态的意图传达给AGP-GC，同时AGP-GC也能够将AGP-GC的占用状态传达给内核控制器。当AGP-GC接收到进入低功耗状态的意图的通知时，其能够停止向内核控制器发送请求。当内核控制器检测到AGP-GC正忙时，内核控制器能够延迟进入低功耗状态，直到AGP-GC完成所有进行中的请求。在该接口的可替换的使用中，如果在低功耗状态期间AGP-GC想要作出请求，其可以通过显示占用状态来发信号通知内核控制器该需求，其可以触发内核控制器来启动退出低功耗状态。

Description

用于管理电源状态之间切换的装置、系统和方法

技术领域

本发明通常涉及计算机系统。特别是关于在计算机系统中管理电源状态之间的转换。

背景技术

由于计算机设计越来越依靠总线来提供越来越多的数据传送量，因而许多计算机都已结合了芯片组，通常称为“内核”，或者“内核控制器”，用来作为中央控制器，提供独立的接口以及控制逻辑以连接处理器(CPU)、系统存储器以及各种其他外围设备。特别是，对于图形关注的增加导致了单独的图形控制器，经由专用的图形总线连接到内核控制器。图形控制器接口的一种形式称为加速图形接口图形控制器(在此称为AGP-GC)，同时将其连接总线称为AGP-GC总线。来自AGP-GC的读和写请求用于在通过内核控制器的AGP-GC和存储器之间启动多字节存储器的传输。图1示出了具有AGP-GC 13、CPU 11、系统存储器14以及与内核控制器10相连的外围总线控制器15的传统系统1。外围总线控制器15实际上可以是几个不同的总线控制器，但是为简单起见，只以单一合并的总线控制器的形式示出。内核控制器10包括图形/存储器控制中心(GMCH)18，以用来控制到/来自存储器14以及AGP-GC 13的传输，该内核控制器10还包括I/O控制中心(ICH)19，以用来控制到/来自外围总线控制器(或多个总线控制器)15的传输。

AGP-GC 13经由总线16与内核控制器10相连，其中该总线如所示出的那样，是两个分离的子总线16A和16B。尽管能够将这两个子总线看作是一条总线，但是由于它们独立地运作以执行不同的功能，因而将它们分开示出。如图2所示，有时也称为边带命令及地址总线(SBA)的子总线16A，传送来自于AGP-GC 13的请求，以启动到/来自存储器14的块传送。当由GMCH 18接收到来自AGP-GC 13的这种请求时，直到该请求能够得到服务时，才将其置入队列12中。当请求从队列中取出时，GMCH 18建立并启动实际的数据传输，该数据传输是在双向子总线16B之上发生的。子总线16B还能够将来自CPU 11的命令经由GMCH 18传送到AGP-GC 13上。

在单独的开发中，特别是在电池供电的系统中，计算机系统结合了低功耗状态以节约能量。计算机系统的各个部分，诸如处理器和内核控制器，当切实可行时能够被置于低功耗状态，并且当再次需要时能够恢复。特别是，能够将CPU 11置于各种电源状态中，通常标注为C0(正常操作)，C1(执行CPU停机指令并且等待中断以便重新启动CPU)，C2(停止CPU时钟，但允许其他设备通过容许存储器窥探来与存储器进行通信)，以及C3(休眠状态—停止CPU时钟、存储器操作以及相关的总线操作)。CPU 11通过来自内核控制器10的信号，能够从状态C2或者C3被重新启动(返回到C0)，其中在ICH 19中包含有其电源控制逻辑。也可以存在更深的休眠状态(也就是C4、C5等)，但是同样没有定义。为了公开本发明内容的目的，这些状态应该认为和C3包括在一起。

由于进入低功耗C3能够过早的停止所有进行中的AGP-GC处理，引起所有未传输数据的丢失以及引起队列12中剩余的所有请求的丢失或者恶化，因此进入该状态C3可以引起AGP-GC 13的操作问题。由此，从AGP-GC 13将请求置于队列12中的时间开始，直到产生的数据传输已经完成的时间内，应该使系统避免进入C3状态。不幸的是，常规的AGP-GC接口总线16不具有允许AGP-GC 13通知GMCH 18，即AGP-GC 13具有对于未完成的数据传送的未决请求这样的握手协议。

使这些问题最小化的常规方法是在进入休眠状态之前，通过发送“停止”指示到AGP-GC，于预定时间周期将进入低功耗状态的意图发送到AGP-GC 13。该预定时间周期应该是相当长的时间，以便AGP-GC 13能够停止发送请求，并且有时间来执行完队列12中的已发送的所有请求，然后完成它们的数据传送。由于处理这些事情所必须的准确时间是可变的且有些不可预知，因此将时间周期选定为假设是足够长的时间，以便完成所有已请求的数据传送。通常的时间周期是32微秒。如果实际完成传送需要较少的时间，那么剩余的时间将浪费，这将影响系统的效率并且由于不必要地延迟进入休眠状态而引起增加电源使用。然而，如果需要比所分配的时间更多的时间来完成传送，那么当时间周期期满以及在数据传送完成之前进入低功耗状态时，都将使某些数据丢失。为此，通过在预告进入低功耗状态的意图和实际进入低功耗状态之间使用预定的延迟，使得丢失数据以及发生错误的问题有所减少，但是并没有使其消除。

发明内容

为了解决上述缺陷，本发明提供了如下的装置、系统和方法：

(一)一种装置，包括：

图形控制器；

内核控制器，具有：

可操作状态，在该状态下，内核控制器能够使与图形控制器之间的数据传送方便进行；以及

第一低功率状态，在该状态下，内核控制器不能使与图形控制器之间的数据传送方便进行；

连接到图形控制器和内核控制器的总线，用于将请求从图形控制器传送到内核控制器，以便传送数据；

从内核控制器到图形控制器的警告线，用于指示启动第一低功率状态的意图；以及

从图形控制器到内核控制器的占用线，用于指示图形控制器要求内核控制器使数据传送方便进行。

(二).一种系统，包括：

处理器；

存储器；

图形处理器；

连接到处理器和存储器的内核控制器，该内核控制器具有：

第一低功率状态，在该状态下，内核控制器不能够使与图形控制器之间的数据传送方便进行；

耦合到图形控制器和内核控制器的总线，用于将请求从图形控制器传送到内核控制器，以便传送数据；

(三).一种方法，包括：

如果图形控制器正在把占用信号置为有效，那么延迟启动休眠状态的意图；

如果图形控制器不是正在把占用信号置为有效，那么从内核控制器把一启动休眠状态的意图发信号通知给图形控制器；

如果图形控制器已经启动一还处于挂起的数据传送请求，那么指示占用状态；

如果指示了占用状态，则不进入休眠状态；

如果图形控制器还没有启动一处于挂起的数据传送请求，那么指示非占用状态；以及

如果指示了非占用状态，则进入休眠状态。

附图说明

图1示出了现有技术的系统；

图2示出了现有技术的系统中的AGP-GC接口；

图3示出了本发明实施例的电路；

图4示出了本发明实施例的处理过程。

具体实施方式

本发明为在此称为AGP-GC的图形控制接口提供这样的性能，即以信号通知其是否忙，也就是其是否已经处理所有未完成的请求，以使直到AGP-GC完成所有未决请求时，内核控制器能够延迟进入低功耗状态。正如将要了解到的那样，当在低功耗状态期间AGP-GC需要作出请求时，该性能也能够用来启动退出休眠状态。本发明还为内核控制器提供了发信号通知AGP-GC有意进入低功耗状态的能力，以便AGP-GC能够停止向内核控制器发送请求。

本发明能够通过一对信号来实现，一个信号来自内核控制器，用来通知AGP-GC内核控制器有意进入低功耗状态的，而第二个信号来自AGP-GC，用来通知内核控制器AGP-GC是否具有未完成的未决请求。

图3示出了具体表现本发明的系统的一部分。AGP-GC 33能够经由AGP-GC总线36与内核控制器30进行通信，该AGP-GC总线36与现有技术中的一样，可以包括用于来自AGP-GC请求的子总线36A，以及用于数据传送和用于到AGP-GC的命令的子总线36B。穿过总线线路的斜杠表示其由多条线路组成，为简单起见，在图中仅以单一的功能线的形式示出。在此可以使用各种各样的总线。本发明的实施并不由信号线的严格数量以及它们各自的功能来决定。

内核控制器30能够易于AGP-GC和存储器之间的数据传送，其能够接收来自AGP-GC的请求，建立与存储器的通信，并且在AGP-GC和存储器之间传送数据。如此使得读和写请求都能够十分容易。

除了可以是标准的AGP-GC总线的总线36之外，本发明还可以包括其他两种控制线路，警告线路(warning line)以及占用线路(busyline)，在图3中分别以信号名STP_AGP和AGP_BUSY来标示。这些线路能够控制来自电源管理状态的AGP-GC以及内核控制器的某些进入和退出序列。这两个信号名是因它们的功能描述(停止AGP-GC以及AGP-GC忙)而选出的，但是不应该由此而认为必须将本发明限定为使用这些名称的系统。

在本公开中，“休眠状态”被经常引用。该术语经常用于涉及工业定义的低功耗状态C3，该状态是阻止AGP-GC请求被接收并运行的状态。状态C0-C2允许AGP-GC请求被接收并运行。此目的并不是要严格地将本发明仅仅应用到预定的工业标准上。在此涉及休眠状态的任何引用，可以包括阻止AGP-GC请求被接收并运行的任意电源状态。相似地，在此涉及退出休眠状态的任何引用，可以包括从休眠状态转换为允许AGP-GC请求被接收并运行的任意电源状态。

停止信号STP_AGP能够由ICH 39来置位有效(asserted)，以发信号通知AGP-GC 33有意进入休眠状态的。进入休眠状态的决定能够在系统的不同点来做出。其能够由软件在处理器中做出，或者能够由电路来做出，其中该电路读出系统需求，并且生成信号、请求或者命令以进入休眠状态。该决定也可以分发至对该决定起作用的系统的各个部分部分。在决定进入休眠状态之前，由于系统各个部分可能会受到该决定的影响，因而众多的因素都应被考虑。在一个实施例中，基于来自系统各个部分的输入，包括来自内核控制器30的请求进入休眠状态的信号，通过系统软件来控制进入休眠状态。由于AGP-GC一般只与内核控制器具有信号连接，因此不管该决定在何处或者如何做出，其都能够通过内核控制器30与AGP-GC 33进行通信。在典型的系统中，内核控制器内部的电源控制逻辑位于ICH 39中。因此，如图3所示，信号STP_AGP能够产生于ICH 39中，并且直接与AGP-GC 33通信。一旦STP_AGP被置为有效，AGP-GC 33就可以具有预定的时间周期来停止发送新请求。在一个实施例中，该预定的时间周期是1微秒。

忙信号AGP_BUSY能够由AGP-GC 33来置为有效并发送到内核控制器30，以表明AGP-GC正进行处理，该处理不能由休眠状态来打断。当AGP-GC 33将请求置于队列32中时，可以把AGP_BUSY置为有效，并且当完成产生的数据传送时，可以把AGP_BUSY置为无效。

STP_AGP能够由ICH 39来置为有效，以通知AGP-GC 33该ICH 39有意触发休眠状态。该信号能够警告AGP-GC 33，即AGP-GC 33需要停止发送请求，并需要完成已经发送的所有请求。

在一个实施例中，在把STP_AGP置为有效之前，ICH 39能够检查AGP_BUSY的状态。如果在ICH 39检查AGP_BUSY的状态时把AGP_BUSY置为有效，那么ICH 39能够延迟把STP_AGP置为有效，直到把AGP_BUSY变为被置为无效的。如果AGP_BUSY是被置为无效的，表明AGP-GC没有任何需要完成的未决请求，那么ICH 39能够把STP_AGP置为有效，并等待预定的时间周期来查看是否AGP_GC 33还将任意更多的请求置于队列32中，然后等待，直到所有未决请求的数据传送阶段完成，这些未决请求包括STP_AGP被首次置为有效时队列32中的所有请求，以及在预定时间周期中置于队列32中的所有新请求。一旦这些未决请求的数据传送阶段完成，内核控制器30能够发送信号到CPU以启动进入休眠状态。STP_AGP可以保持被置为有效，直到系统稍后退出休眠状态。

在一个实施例中，ICH 39可以通过向CPU发送想要进入休眠状态的信号或者消息来启动进入休眠状态。如果存在不止一个休眠状态，那么该信号或者消息还可以表示出哪个休眠状态是想要的。CPU于是能够执行指导各种电路的软件，以便实际进入休眠状态。该指导可以是任意的各种已知的方法。

当系统已经处于休眠状态时，AGP-GC 33有时将需要启动一个请求。然而。当其处于休眠状态时，ICH 39不能响应请求。在这种情况下，能够使用信号AGP_BUSY来请求退出休眠状态，并且进入到允许由AGP_GC请求的数据传送被执行的状态。在处于休眠状态时，当ICH 39检测把AGP_BUSY置为有效时，ICH 39能够向CPU发送信号或者消息以退出休眠状态。当已经退出休眠状态时，可以把STP_AGP置为无效，并用信号通知AGP-GC 33其可以发送请求到队列32。在一个实施例中，将退出设置为状态C0。另一个实施例中允许将退出设置为状态C1或者C2，只要这些状态允许足够的操作以便继续。

虽然STP_AGP以及AGP_BUSY两个信号能够以上述方式进行操作，但是，可以将它们充分去耦，以便能够实现其他的处理方式。也许还存在这样的情况，系统将忽视已被置为有效的AGP_BUSY信号，并且即使当AGP-GC仍然繁忙时也进入休眠状态。相似地，即使AGP-GC通过把AGP_BUSY置为有效来请求退出休眠状态，系统也可能一直保持休眠状态。

图4示出了本发明的处理过程400。在一个实施例中，该处理过程的各个步骤可以在内核控制器30内执行。步骤405可以显示出操作的状态C0、C1或C2，其中接受AGP-GC的请求，并由内核控制器30来处理。如果没有显示要求进入休眠状态，那么处理过程就在步骤405和410重复地循环。然而，如果要求进入休眠状态，那么就在步骤415检查AGP_BUSY信号。如果该信号被置为有效，那么AGP-GC就忙于处理已经发送但尚未完成的请求，且ICH 39可以通过在步骤410和415之间的循环来延迟任何进入休眠状态的意图，直到AGP_BUSY信号是被置为无效。应该注意到，如果在AGP_BUSY正被置为有效的同时，将进入休眠状态的意图取消(例如，运行另一个启动存储器传输的设备)，那么处理过程将回复到步骤405到410之间的操作循环。

如果AGP_BUSY被置为无效，或者在系统指示需要进入休眠状态时变为被置为无效的，那么在步骤420处ICH 39能够把信号STP_AGP置为有效。这给予了AGP-GC诸如1微秒的预定时间周期，以便停止发送请求。在步骤425，于该时间周期内接受请求。在步骤430，完成所有未决的请求。未决的请求可以包括所有进行中的AGP-GC数据传送，以及在队列32中的所有AGP-GC请求，可以包括在1微秒周期内所发送的所有请求。一旦完成这些未决请求，包括它们的数据传送，ICH 39就以信号通知处理器启动休眠状态，此过程是在步骤435中进行的。一旦进入休眠状态，ICH 39就能够监控AGP_BUSY信号。如果其保持为被置为无效的，那么处理过程就在步骤440处循环。如果把AGP_BUSY信号置为有效，就表明AGP_GC想要作出要求包含内核控制器30的请求，那么ICH 39能够以信号通知处理器来退出休眠状态，该过程是在步骤445中进行的。一旦内核控制器30被唤醒，在步骤450处，其可以把STP_AGP置为无效，并且于步骤405处允许AGP_GC33再次开始作出对GMCH 38的请求。

当然，即使AGP-GC没有把AGP_BUSY置为有效，在步骤445处也可以由其他设备触发的其他事件来引发处理器退出休眠状态。这些事件以及相关的处理步骤对于本领域技术人员来说是公知的，并且在此省略对它们的描述以避免使本发明变得含糊不清。

前文的描述意在举例说明而并非是限制。本领域技术人员将可以作出各种变化。这些变化都将包括在只由所附权利要求的实质和范围来限定的本发明中。

Claims

1、一种装置，包括：

图形控制器；

内核控制器，具有：

2、如权利要求1所述的装置，其中：

所述占用线适用于承运具有第一状态和第二状态的信号；

第一状态用于指示图形控制器已经启动了对内核控制器的请求，以便使数据传送方便进行，并指示该传送还没有完成；以及

第二状态用于指示图形控制器还没有启动对内核控制器的请求，以便执行还没有完成的数据传送。

3、如权利要求2所述的装置，其中：

该第一状态进一步指示：在第一低功率状态下，图形控制器向内核控制器作出了数据传送请求；以及

该第二状态进一步指示：在第一低功率状态下，图形控制器没有向内核控制器作出数据传送请求。

4、如权利要求1所述的装置，其中：

内核控制器具有第二低功率状态，在该状态下，内核控制器能够使数据传送方便进行。

5、一种系统，包括：

处理器；

存储器；

图形处理器；

连接到处理器和存储器的内核控制器，该内核控制器具有：

6、如权利要求5所述的系统，其中：

所述占用线适用于承运具有第一状态和第二状态的信号；

第一状态用于指示图形控制器已经启动对内核控制器的请求，以便使数据传送方便进行，并指示该传送还没有完成；以及

7、如权利要求6所述的系统，其中：

8、如权利要求5所述的系统，其中：

9、一种方法，包括：

如果指示了占用状态，则不进入休眠状态；

如果指示了非占用状态，则进入休眠状态。

10、如权利要求9所述的方法，其中由图形控制器来执行指示占用状态。

11、如权利要求9所述的方法，其中由图形控制器来执行指示非占用状态。

12、如权利要求9所述的方法，进一步包括：

在休眠状态期间，由图形控制器通过指示占用状态来请求退出休眠状态。

13、如权利要求12所述的方法，进一步包括：

通过退出休眠状态来响应请求。