CN1317594C - 内连线结构及其制造方法 - Google Patents
内连线结构及其制造方法 Download PDFInfo
- Publication number
- CN1317594C CN1317594C CNB2004100617243A CN200410061724A CN1317594C CN 1317594 C CN1317594 C CN 1317594C CN B2004100617243 A CNB2004100617243 A CN B2004100617243A CN 200410061724 A CN200410061724 A CN 200410061724A CN 1317594 C CN1317594 C CN 1317594C
- Authority
- CN
- China
- Prior art keywords
- hole
- metal layer
- dielectric layer
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 82
- 239000004020 conductor Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种内连线结构及其制造方法，包括下列步骤：形成一第一金属层于一基底上；形成一第一介电层于该基底上并覆盖该第一金属层；形成一第一与第二通孔于该第一介电层中并露出该第一金属层，其中该第一通孔较该第二通孔邻近该第一金属层的末端；充填该第二通孔以形成一导电通孔插栓并与该第一金属层产生电连接；以及形成一第二金属层于该第一介电层上以与该导电通孔插栓产生电连接。
Description
技术领域
本发明涉及一种内连线结构(interconnect structure)，特别涉及一种避免放电损伤的内连线结构，可应用在例如液晶显示面板的薄膜晶体管阵列基底上或传统的电子电路中。
背景技术
一典型的薄膜晶体管液晶显示面板包括一上基板与一下基板并以液晶材料充填其中。上基板(依据使用者的观点而定)通常为一彩色滤光基板，而下基板为一其上具有薄膜晶体管的阵列基板。一背光单元设置于面板背后以提供光源。当施加一电压至一晶体管时，液晶转动，使光线穿透而形成像素功能。例如为一彩色滤光基板的前板，使每一像素均有其对应的颜色，将这些不同颜色的像素结合即形成面板显示的影像。
除了显示区上的薄膜晶体管阵列外，下基板非显示区上亦设置有例如驱动电路、扫描电路以及静电放电保护电路等组件，这些非显示区上的周边组件，可与显示区上的薄膜晶体管阵列同时或分开制造。
图1为传统薄膜晶体管阵列基板非显示区上部分周边电路的内连线结构剖面示意图。一介电层110、一氧化层120、一第一金属层130、一缓冲层140以及一第二金属层152依序设置于一薄膜晶体管阵列玻璃基板100非显示区表面上，且第一金属层130通过一通孔插栓150与第二金属层152产生电连接。然而，第一金属层130与通孔插栓150的界面，经常会损伤，在一些严重的例子中，甚至会出现金属层与通孔插栓间联机断裂的现象，严重影响内部电路的连线及降低薄膜晶体管阵列面板的产率。
发明内容
因此，本发明的目的在于提供一种内连线结构的制造方法，以避免放电损伤金属层与通孔插栓间的区域。
为了实现上述目的，本发明提供一种内连线结构及其制造方法。形成一具有两末端的第一金属层于一基底上；形成一介电层于该基底上并覆盖该第一金属层；形成至少一第一与第二通孔于该介电层中并露出该第一金属层，其中该第二通孔较该第一通孔远离该第一金属层的末端；以导电物质充填该第二通孔以形成一导电通孔插栓；以及形成一第二金属层于该介电层上以通过该导电通孔插栓与该第一金属层产生电连接。
根据本发明的一个方面，提供一种内连线结构的制造方法，包括下列步骤：形成一第一金属层于一基底上；形成一第一介电层于所述基底与所述第一金属层上；形成一第一与第二通孔于所述第一介电层中，并露出所述第一金属层，其中所述第一通孔较所述第二通孔邻近所述第一金属层的末端；以及形成一第二金属层于所述第一介电层上，并填入所述第二通孔，以形成一电连接所述第一金属层与所述第二金属层的导电插栓。
根据本发明的另一方面，提供一种内连线结构，包括：一基底；一第一金属层，形成于所述基底上；一第一介电层，覆盖于所述基底与所述第一金属层上；一第二金属层，形成于所述第一介电层上；一通孔，形成于所述第一介电层中，并露出所述第一金属层；以及一第一导电插栓，设置于所述第一介电层中，并通过所述第一导电插栓电连接所述第一金属层与所述第二金属层，所述第一导电插栓较所述通孔远离所述第一金属层的末端。
附图说明
图1为一传统内连线结构的剖面示意图。
图2A～图2C为根据本发明的第一实施例的内连线结构的剖面示意图。
图2D为图2C的一上视示意图，其中图2C为图2D沿线1-1所截取的剖面示意图。
图3A根据本发明的第二实施例的内连线结构的上视示意图。
图3B为图3A沿线1-1所截取的剖面示意图。
附图标记说明：
现有技术部分(图1)：
100～薄膜晶体管阵列玻璃基板；
110～介电层；
120～氧化层；
130～第一金属层；
140～缓冲层；
150～通孔插栓；
152～第二金属层。
本案实施例部份(图2A～图3B)：
200、300～薄膜晶体管阵列玻璃基板；
210～缓冲层；
220～栅极氧化层；
230、250、330、350～金属层；
240、310、340、360～介电层；
241、242～通孔；
251、252、352、361～通孔插栓。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附图式，作详细说明如下：
在说明书中，有关“于该基底上”(overlying the substrate)、“于该层上”(above the layer)或“于该膜上”(on the film)等的叙述表示与当层表面的相对位置关系，其忽略中间存在的各层，因此，上述叙述可表示为与当层直接接触或中间有一或更多层相隔的非接触状态。
一般来说，在制作金属内连线的过程，由于等离子体蚀刻、离子轰击或光工艺等因素，静电荷会累积在金属层的表面，而电荷累积量因金属层表面积或长度的不同而有所变化。由于目前的薄膜晶体管液晶显示面板较传统面板大，所以薄膜晶体管阵列基板上周边电路的导线会较传统线路为长。图1显示因单点放电导致内连线损坏的情形。以图1内连线结构为例说明，在与上层金属层152连接前，前步骤产生的电荷会累积在下层金属层130的表面，特别是靠近金属层130的末端区域，而更长的金属层130将导致更多电荷的累积。当在第一金属层130末端形成一通孔开口进一步再形成连接上层第二金属层152的通孔插栓150时，即发生单点放电。累积在金属层130表面的电荷，放电穿透末端的通孔开口，直接伤害通孔插栓150与金属层130之间的界面，造成末端联机失败。
为解决上述问题，本发明提供以下两优选实施例。
实施例1
图2A～2C为液晶显示面板薄膜晶体管阵列基板上一内连线制造流程的剖面示意图。一内连线结构制造在薄膜晶体管阵列玻璃基板200非显示区上，其可与显示区上的薄膜晶体管阵列同时或分开制造，此处以同时制造内连线与显示区的薄膜晶体管阵列(未图标)作说明。如图2A所示，全面性地形成一介电层如一缓冲层210，例如一氧化硅层覆盖于薄膜晶体管阵列玻璃基板200。全面性地沉积一栅极氧化层220于缓冲层210表面。形成一图案化金属层230于栅极氧化层220表面，图案化金属层230可与栅极金属层同时形成。
之后，形成一具有平坦表面的介电层240并覆盖金属层230与栅极氧化层220的表面，例如一层间介电层(ILD)。至少形成两通孔241及242于介电层240中并露出下层金属层230，如图2B所示。在介电层240中，优选形成2～5个通孔且至少有一通孔非常接近金属层230的末端，图2B中的通孔241较另一通孔242邻近金属层230的末端。
接着，以金属填入通孔241与242形成金属层230上的导电通孔插栓251与252。一第二层金属层可制作在介电层240的表面以形成一金属层250，通过通孔插栓251与252与金属层230形成电连接，如图2C所示。通孔插栓251与252可与金属层250同时形成。通孔插栓251与252亦可以不同于金属层250的导电材质填入通孔241与242形成。优选来说，金属层250与显示区薄膜晶体管阵列的源/漏极金属层同时形成。
图2D为图2C内连线的上视图。上层金属导线250通过导电通孔插栓251与252与下层金属导线连接，其中通孔插栓251较另一通孔插栓252邻近金属层230的末端。本发明在下层金属层230末端会提供超过一个以上的通孔插栓以与上层金属层250产生电连接。本发明即使在制造过程中产生静电荷累积在金属层230表面，且进一步造成单点放电破坏金属导线230末端的通孔251，远离金属层230末端的通孔252由于静电荷仅影响与金属层230末端最接近的通孔，所以仍可保持完整。因此，当金属层230末端的通孔251被破坏时，上层金属层250仍可通过远离末端的通孔插栓252与下层金属层230保持连接。
实施例2
图3A与图3B说明本发明的另一实施例。图3A为该内连线的上视图，其中两通孔插栓352与361形成于金属层330的一末端，且通孔插栓361较通孔插栓352邻近金属层330末端，而上层金属层350绕过通孔插栓361通过通孔插栓352与下层金属层330连接。
图3B为图3A中沿切线1-1的剖面示意图。形成一介电层310例如一多层氧化层于一基板上，例如于一薄膜晶体管阵列基板300上。形成一作为导线的图案化金属层330于介电层310上。形成另一平坦化介电层340于介电层310上并覆盖金属层330。形成两通孔于介电层340中并露出金属层330。形成一图案化金属层350于介电层340上，金属层350绕过最接近金属层330末端的通孔而填入距离最远的通孔，以通过形成的金属通孔插栓352与下层金属层330连接。
导电通孔插栓352可在金属层350填入最远的通孔时同时形成，或是在形成金属层350前先填入一导电材质形成。之后，形成一不反应层或一介电层360填入最接近金属层330末端的通孔以形成一非导电性的通孔插栓361并覆盖金属层350与介电层340。
尽管在制造过程中产生静电荷累积在金属层330表面，且进一步造成单点放电破坏金属导线330末端的通孔，远离金属层330末端的通孔352由于静电荷仅影响与金属层330末端最接近的通孔，遂仍可保持完整。因此，当金属层330末端的通孔351被破坏时，上层金属层350仍可通过远离末端的通孔插栓352与下层金属层330保持连接。
虽然在液晶显示面板薄膜晶体管阵列基板上周边电路的内连线制作过程中因导线过长造成单点放电效应而伤害传统电路组件的情形极为常见，然而，本发明确已提供一种保护内连线免遭单点放电破坏的方法，这就是在与上层金属层连接前，先形成多个位于金属导线末端的通孔。
虽然本发明已以优选实施例公开如上，然而，其并非用以限定本发明，本领域中的普通技术人员，在不脱离本发明的精神和范围的前提下，当然可作一些更动与润饰，因此本发明的保护范围应当以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种内连线结构的制造方法，包括下列步骤：
形成一第一金属层于一基底上；
形成一第一介电层于所述基底与所述第一金属层上；
形成一第一与第二通孔于所述第一介电层中，并露出所述第一金属层，其中所述第一通孔较所述第二通孔邻近所述第一金属层的末端；以及
形成一第二金属层于所述第一介电层上，并填入所述第二通孔，以形成一电连接所述第一金属层与所述第二金属层的导电插栓。
2.如权利要求1所述的内连线结构的制造方法，其中所述基底为一液晶显示面板的薄膜晶体管阵列基底。
3.如权利要求2所述的内连线结构的制造方法，其中所述第一金属层与所述薄膜晶体管阵列的一栅极金属层同时形成。
4.如权利要求2所述的内连线结构的制造方法，其中所述第二金属层与所述薄膜晶体管阵列的一源/漏极金属层同时形成。
5.如权利要求1所述的内连线结构的制造方法，其中还包括以所述第二金属层填入所述第一通孔，以形成两导电插栓。
6.如权利要求1所述的内连线结构的制造方法，其中还包括以一第二介电层填入所述第一通孔，并覆盖所述第二金属层与所述第一介电层。
7.一种内连线结构，包括：
一基底；
一第一金属层，形成于所述基底上；
一第一介电层，覆盖于所述基底与所述第一金属层上；
一第二金属层，形成于所述第一介电层上；
一通孔，形成于所述第一介电层中，并露出所述第一金属层；以及
一第一导电插栓，设置于所述第一介电层中，并通过所述第一导电插栓电连接所述第一金属层与所述第二金属层，所述第一导电插栓较所述通孔远离所述第一金属层的末端。
8.如权利要求7所述的内连线结构，其中所述基底为一液晶显示面板的薄膜晶体管阵列基底。
9.如权利要求7所述的内连线结构，其中还包括一第二导电插栓，形成于所述通孔中，并通过所述第二导电插栓电连接所述第一金属层与所述第二金属层。
10.如权利要求7所述的内连线结构，其中还包括一第二介电层，覆盖于所述第一介电层与所述第二金属层上，并填入所述通孔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/785,176 US20050184392A1 (en) | 2004-02-23 | 2004-02-23 | Method for fabricating interconnect and interconnect fabricated thereby |
| US10/785,176 | 2004-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1560692A CN1560692A (zh) | 2005-01-05 |
| CN1317594C true CN1317594C (zh) | 2007-05-23 |
Family
ID=34465808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100617243A Expired - Lifetime CN1317594C (zh) | 2004-02-23 | 2004-07-01 | 内连线结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20050184392A1 (zh) |
| CN (1) | CN1317594C (zh) |
| TW (1) | TWI228796B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090020838A1 (en) | 2007-07-17 | 2009-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for reducing optical cross-talk in image sensors |
| CN105489596B (zh) | 2016-01-04 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法 |
| KR102587229B1 (ko) | 2016-04-22 | 2023-10-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102341412B1 (ko) | 2017-08-29 | 2021-12-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| US11532646B2 (en) * | 2020-08-05 | 2022-12-20 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel, display device, and display system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781253A (en) * | 1995-10-31 | 1998-07-14 | International Business Machines Corporation | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same |
| CN1049763C (zh) * | 1994-07-07 | 2000-02-23 | 现代电子产业株式会社 | 形成半导体器件金属互连的方法 |
| CN1061785C (zh) * | 1995-10-17 | 2001-02-07 | 日本电气株式会社 | 用于集成电路的多层互连及其制造方法 |
| CN1353455A (zh) * | 2000-11-13 | 2002-06-12 | 联华电子股份有限公司 | 双金属镶嵌结构开口的制造方法 |
| US6650378B2 (en) * | 1997-05-26 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | TFT array substrate and method of manufacturing the same and method of manufacturing liquid crystal display using the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297519B1 (en) * | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| US6660619B1 (en) * | 2001-01-31 | 2003-12-09 | Advanced Micro Devices, Inc. | Dual damascene metal interconnect structure with dielectric studs |
| US7030952B2 (en) * | 2001-12-19 | 2006-04-18 | United Microelectronics Corp. | Microdisplay pixel cell and method of making it |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| US20050035351A1 (en) * | 2003-08-15 | 2005-02-17 | Hung-Jen Chu | Device and method for protecting gate terminal and lead |
-
2004
- 2004-02-23 US US10/785,176 patent/US20050184392A1/en not_active Abandoned
- 2004-06-18 TW TW093117684A patent/TWI228796B/zh active
- 2004-07-01 CN CNB2004100617243A patent/CN1317594C/zh not_active Expired - Lifetime
-
2007
- 2007-10-02 US US11/865,987 patent/US20080023837A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049763C (zh) * | 1994-07-07 | 2000-02-23 | 现代电子产业株式会社 | 形成半导体器件金属互连的方法 |
| CN1061785C (zh) * | 1995-10-17 | 2001-02-07 | 日本电气株式会社 | 用于集成电路的多层互连及其制造方法 |
| US5781253A (en) * | 1995-10-31 | 1998-07-14 | International Business Machines Corporation | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same |
| US6650378B2 (en) * | 1997-05-26 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | TFT array substrate and method of manufacturing the same and method of manufacturing liquid crystal display using the same |
| CN1353455A (zh) * | 2000-11-13 | 2002-06-12 | 联华电子股份有限公司 | 双金属镶嵌结构开口的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080023837A1 (en) | 2008-01-31 |
| TW200529362A (en) | 2005-09-01 |
| US20050184392A1 (en) | 2005-08-25 |
| TWI228796B (en) | 2005-03-01 |
| CN1560692A (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100514669C (zh) | 有机电致发光显示器件及其制造方法 | |
| CN100421017C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN101924125B (zh) | 有机el显示装置 | |
| CN103515413B (zh) | 有机发光二极管显示设备及其制造方法 | |
| CN1737883A (zh) | 平板显示器及其制造方法 | |
| CN1794076A (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| CN1819217A (zh) | 有源矩阵衬底及其制造方法 | |
| CN1604702A (zh) | 平板显示器以及其制造方法 | |
| CN1610461A (zh) | 有机发光显示装置及其制造方法 | |
| CN1897270A (zh) | 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法 | |
| CN1677209A (zh) | 液晶显示器件及其制造方法 | |
| CN1917202A (zh) | 布线结构、布线制造方法、薄膜晶体管基板及其制造方法 | |
| CN1713786A (zh) | 有机电致发光显示设备及其制造方法 | |
| CN105355633A (zh) | 制作阵列基板的方法和阵列基板 | |
| CN101064332A (zh) | 有机薄膜晶体管阵列基板及其制造方法 | |
| CN1832177A (zh) | 像素结构和液晶显示器及其制作方法 | |
| CN1638562A (zh) | 双面板型有机电致发光显示器件及其制造方法 | |
| US7656468B2 (en) | Display device and manufacturing method of the display device | |
| CN1317594C (zh) | 内连线结构及其制造方法 | |
| CN1916701A (zh) | 具静电放电防护的液晶显示面板 | |
| CN1802079A (zh) | 平板显示器及其制造方法 | |
| CN1787153A (zh) | 等离子体显示面板及其制造方法 | |
| CN1638568A (zh) | 双面板型有机电致发光显示器件及其制造方法 | |
| CN1752828A (zh) | 数组基板、液晶显示装置及其组装方法 | |
| CN1641450A (zh) | 液晶显示器及其制作方法及其晶体管数组基板及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070523 |
|
| CX01 | Expiry of patent term |