CN1315152C - 用于防止电路短路的浮动入口防护装置及方法 - Google Patents

用于防止电路短路的浮动入口防护装置及方法 Download PDF

Info

Publication number
CN1315152C
CN1315152C CNB031349439A CN03134943A CN1315152C CN 1315152 C CN1315152 C CN 1315152C CN B031349439 A CNB031349439 A CN B031349439A CN 03134943 A CN03134943 A CN 03134943A CN 1315152 C CN1315152 C CN 1315152C
Authority
CN
China
Prior art keywords
protective finish
interconnection
interconnection line
fender
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031349439A
Other languages
English (en)
Other versions
CN1506298A (zh
Inventor
大卫·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
PTS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PTS Inc filed Critical PTS Inc
Publication of CN1506298A publication Critical patent/CN1506298A/zh
Application granted granted Critical
Publication of CN1315152C publication Critical patent/CN1315152C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0012Protection against reverse engineering, unauthorised use, use in unintended manner, wrong insertion or pin assignment

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供了用于在微机械系统中保护互连线的方法和装置。该互连线被设置在一块基板上,用于从例如一个结合区到一个机械部件传导电信号,以便使该机械部件按照需要运动。一个第一保护涂层被设置在互连线的第一部分之上,一个第二保护涂层被设置在互连线的第二部分之上。该第一保护涂层与基板电连接,该第二保护涂层与基板电隔离。

Description

用于防止电路短路的浮动入口防护装置及方法
本申请与Robert L. Anderson与David Reyes于2002年8月9日提交的名称为“METHOD AND APPARATUS FOR PROTECTINGWIRING AND INTEGRATED CIRCUIT DEVICE”(用于保护布线和集成电路器件的方法及装置)的美国专利申请第10/216,600号在技术上相关,该申请的全文结合于此作为参考。
技术领域
本发明涉及微机电系统(“MEMS”),尤其涉及用于在微机电系统中保护互连结构的方法和系统。
背景技术
在集成电路领域,有多种用于提供结构保护的现有技术。例如,通常通过沉积各种材料层来形成一个集成电路结构,并通过在所形成的分层结构上面沉积一个钝化层来完成该过程。此外,集成电路也可以用塑性材料覆盖,从而防止集成电路受到破坏。在MEMS的情况下,由于存在有源机械部件,部件的保护变得复杂,在有些情况下,该有源机械部件需要暴露在空气中以便使装置按照需要运行。在这些应用中,因为该钝化层将妨碍有源机械部件的移动,所以不能将其涂到整个结构上。
因此,在MEMS装配过程中,有时会将导体暴露在空气中,造成器件被可能妨碍装置运行的微粒物质污染。例如,一个典型的MEMS器件包括多个互连迹线(trace),每条迹线被设计为与该器件的一个单独部件连接。在两条(后更多条)迹线之间存在的污染物可能使这些迹线电连接在一起,这样它们不再与一个单独部件相连。更糟糕的是,污染物的位置可能使迹线与地线电连接,造成真正的电短路然后使整个MEMS器件(装置)丧失功能。在有些情况下,电短路可能造成电弧、熔化、或焊接,导致器件损坏。
污染微粒可能来自不同的来源。例如,它们可能是存在于装置制造场地的空气中的污物微粒。虽然采用了过滤技术以限制污物微粒的存在,但是这些技术并不完美。更典型地,生产工艺本身会形成硅的碎片,这些碎片在制造的各个步骤中不能被完全去除。例如,在去除牺牲材料(sacrificial material)的过程中,也可能产生污物微粒,造成“穿线(strmgers)”污染。而且,对器件的处理可能导致材料的边缘碎裂或者破碎。
因此,本领域普遍需要一些方法和系统,来减轻污物微粒的电干扰对MEMS造成的损害。
发明内容
本发明的具体实施例提供了多种用于在微机电系统中保护互连线的方法和装置。该互连线设置在一个基板上,用于从例如一个结合区(bonding pad)到一个机械部件传导电信号,以便使该机械部件按照需要移动。第一保护涂层设置在互连线的第一部分,第二保护涂层设置在互连线的第二部分。该第一保护涂层与该基板电连接,该第二保护涂层与该基板电隔离。适于用作保护涂层的材料包括多晶硅。该第一保护涂层与基板之间的电连接允许围绕互连线建立一个等电位环路。由于第二保护涂层与基板没有电连接,它具有浮动的电位,并且起到用于互连防护物的入口保护的作用。在有些情况下,基板可以与结合区电连接,这样该等电位环路包括一个基环。
在一些实施例中,在互连线与基板之间可以包括一个电绝缘的阻挡层。在第一保护涂层与基板之间的电连接可以通过在该阻挡层中包括一个或者多个开口来实现。
在其它实施例中,一个第三保护涂层可以设置在互连线的第三部分上,该第三保护涂层与基板电隔离。在第一保护涂层设置在第二和第三保护涂层之间的情况下,第二和第三保护涂层起到对互连防护物的等电位部分的两个端部的浮动入口保护(floating entranceguard)的作用。这些浮动入口保护的效果可以通过对它们进行设置使纵向端区域在互连线上面的高度低于中央区域的高度。存在于第一和第二保护涂层之间或者第一和第三保护涂层之间的间隙可以用一个保护套覆盖。
附图说明
通过参阅说明书的其它部分和附图,可以进一步理解本发明的特点和优点。其中类似的附图标记用于多幅附图中,表示相似的部件。在有些情况下,子标记与附图标记相关,并写在短线后面,表示多个相似部件中的一个。当引用一个附图标记而没有子附图标记时,是指所有的多个相似的部件。
图1A是根据本发明的一个实施例制作的一个互连防护物的一部分的剖视图;
图1B是说明存在于该互连防护物的一个纵向端部的污物微粒的影响的剖视图;
图2是一个MEMS器件的一部分的俯视图,说明使用一个具有等电位部分和一个浮动部分的互连防护物的情况;
图3A是在一个实施例中一个互连防护物的一个等电位部分的部视图;
图3B是在一个实施例中一个互连防护物的一个浮动部分的剖视图;
图4A是说明在一个实施例中形成一个互连防护物的等电位部分的方法的一个流程图;
图4B是说明在一个实施例中形成一个互连防护物的浮动部分的方法的一个流程图;
图5A是在一个实施例中一个互连防护物的一个浮动部分的扫描电子显微照片;
图5B是在一个互连防护物的等电位部分与浮动部分之间的间隙上面形成的一个保护套的扫描电子显微照片。和
图6是根据本发明的一个实施例的形成保护套的流程图。
具体实施方式
本发明的实施例使用互连防护物来防止污物微粒干扰防护物所保护的互连结构的电运行。在一些实施例中,互连防护物的保护效果通过以下方式加强,使该互连防护物包括:一个第一部分,该第一部分在形成等电位环路的全过程中保持在一个规定电位;一个第二部分,允许该第二部分的电位进行浮动。在一些情况下,该等电位部分也与接地电路(circuit ground)电连接,例如连接到与接地电路连接的结合区,这样,该等电位环路与基环(ground ring)相对应。使等电位部分接地具有总体上减少污物微粒到互连防护物的电吸引的优点。提到的“等电位”环路是指在整个环路中电位基本恒定。应该认识到,由于有些材料具有阻抗属性,在整个环路中电位可能发生一些可以忽略的变化;不认为这些由所用的材料引起的可以忽略的变化会使这些结构不符合等电位环路的定义,这是本领域技术人员可以理解的。
在下列对用于互连防护物以及形成互连防护物的方法的结构的说明中,有时提及材料的相关位置,将一个层定义为在另一个层“上面”。这样的限定并不要求这些层是相互邻近的,虽然在有些实施例中它们可以是邻近的。在其它的实施例中,可能由其它的中间层将所提到的层分开。
互连防护物的基本使用情况在图1A中说明,该图显示了一个在进行脱除(release)之前的中间MEMS结构100。该MEMS结构在一个基板120上形成,该基板典型地由硅制成,尽管本发明的技术构思对于任何导电材料都是有效的。在该基板上是一个阻挡层(barrier layer)104,该阻挡层由氧化物或者氮化物这样的电绝缘材料形成。在特定的实施例中,该阻挡层104由SiN构成。该阻挡层104包括多个开口,这些开口允许形成一个如下所述的等电位环路。
互连线116被设置在该阻挡层104上面,并且该互连线由导电材料形成。尽管可以选择性地使用包括金属在内的任何导电材料,但用于形成互连线116的合适的材料包括多晶硅。该互连线116与页面(page)垂直,互连线的主要功能是在MEMS中从芯片上的结合区到一个有源机械部件传导电信号。在阻挡层104的每个开口设置有支撑堆(support stack)128,以便对围绕互连线116设置的保护涂层124提供结构支撑。支撑堆128和保护涂层124都是由多晶硅这样的导电材料形成,并且该支撑堆128的材料填充到阻挡层104的开口中,与基板120接触。图1A还显示在互连线116与保护涂层124之间存在有绝缘材料108。这些绝缘材料通常由用作制作过程(后面进行更详细地说明)中的部分材料的牺牲材料构成,并且通常在随后的脱除步骤中去除;然而,在其它实施例中,可以围绕该互连线116提供一个绝缘壳,该绝源壳也可以提供堆保护涂层124的额外的结构支撑。
图1A中所示的该结构配置的结果是形成了一个等电位环路112,显示为一个基环(ground ring)。围绕该互连线116产生了一个等电位环路112,原因在于在导电基板120、导电支撑堆128、和导电保护涂层124之间有接触。除了由互连防护物提供的结构保护外,该等电位环路112保证任何落到保护涂层124上的污物微粒仅暴露于参考的等电位下。另外,等电位环路112围绕互连线116可以帮助减少外部电噪音对互连线116携带的信号的其它影响。
在去除绝缘材料108的情况下,在互连防护物的纵向端部可能存在污物颗粒落在保护涂层124与互连线116之间的情况,如图1B的剖视图所示。在图1B中,互连防护物被示为100’,并且与图1A中的互连防护物100的区别在于没有绝缘材料108,例如已经通过脱除方法去除了。如果在保护涂层124与互连线116之间存在的污物颗粒132是导电的,则该污物颗粒可能造成电短路,例如在MEMS的制造过程中形成穿线(stringer)的情况。
根据本发明的具体实施例,这样的在互连防护物的纵向端部的电短路可以通过给电浮动的互连防护物提供入口保护来避免。这种入口保护部分提供在互连防护物的一个或者两个纵向端部,并且不受特定电位的限制,这样即使当污物在入口保护区堆积时,也可以避免短路。互连线的其它部分仍然受到互连防护物的等电位部分的保护。通常优选浮动入口保护部分的纵向长度与等电位部分的纵向长度相比要短,以便防止大电容性的电荷积累。除了这里说明的特定实施例以外,在Anderson等人的申请中披露的多种结构和/或功能特征也可以适用于互连防护物的等电位部分和/或浮动部分。
在图2中提供了一个互连防护物的平面图,该互连防护物包括一个浮动入口保护部分212和一个等电位部分208。该术语“互连防护物”是指浮动部分和等电位部分的全体,尽管这些部分可以由图2所示的间隙218分开。互连防护物的浮动部分和等电位部分保护互连线216,图中显示该互连线从结合区204中伸出。虽然图2只显示了在互连防护物靠近结合区204的一个端部的一个单独的浮动部分212,但是在远离结合区204的端部(即靠近MEMS器件的有源机械部件的端部)可以有另一个浮动部分。这样的一个第二浮动部分也可以通过一个间隙与等电位部分208分开。如图2所示,不需要互连防护物沿着互连线216的全部长度延伸来获得这里所述的有益效果。更适当地,该互连防护物可以被设置为沿互连线216的主要部分延伸,覆盖互连线216的长度的50%、甚至70%、90%、或95%。
图3A和3B分别显示在一个实施例中的互连线防护物的等电位部分208和浮动部分212的剖视图。基板320对两份剖视图是相同的,在该基板上形成互连防护物和受保护的互连线216。在图3A和3B所示的实施例中,互连防护物的每个部分由相似的部件构成,在说明其各自的构成时,这些部件用标记“第一”和“第二”区分。
这样,图3A所示的等电位部分208的结构与图1A中描述的结构相似,只是在前者中在互连线216与第一保护涂层324之间没有绝缘材料。支撑该第一保护涂层324的第一支撑堆328与下面的基板320通过电绝缘的第一阻挡层304中的多个开口电连接。该互连线316设置在第一阻挡层304上面的第一支撑堆328之间,这样该互连线被第一保护涂层324封装。基板320、第一支撑堆328、和第一保护涂层324中的每个都含有多晶硅这样的导电材料,这样围绕互连线216限定了一个等电位环路312。
图3B所示的浮动部分212与等电位部分208的主要区别在于使用电绝缘的第二阻挡层306,以防止第二保护涂层326与基板320之间的电连接。这可以通过提供一个没有开口(至少在与第二支撑堆330接触的部位)的第二阻挡层306来实现。该第二阻挡层306设置在基板320与第二支撑堆330之间,该第二支撑堆用于支撑该第二保护涂层326。这样,由于在互连防护物的两个部分与第二阻挡层306之间存在间隙218,所以该第二保护涂层326与基板320电隔离。该间隙218确保至少第一和第二保护涂层324和326,以及第一和第二支撑堆328和330是不相邻的。第一和第二阻挡层304和306可以相邻也可以不相邻,条件是只有第一阻挡层304包括开口,该开口允许第一支撑堆328与基板320之间电连接。
有多种方法可以用来形成该互连防护物。图4A和4B分别说明用于形成等电位部分和浮动部分的示范性方法。每种方法都从一块基板开始,通常一块共同的基板用于两个部分。该方法包括后续的沉积和蚀刻的步骤。在一个实施例中,多个多晶硅层可以在连续的步骤中形成;通常这些层被标记为多晶硅-0(poly-0)、多晶硅-1(poly-1)、多晶硅-2(poly-2、)…层,多晶硅-0层对应于最下面的多晶硅层,多晶硅-1层对应于最下层上面的一个多晶硅层,依此类推。沉积和蚀刻可以使用本领域技术人员已知的任何适当技术来进行。例如,沉积可以采用以下方法进行:取向附生、化学蒸汽沉积(包括空气压力化学蒸汽沉积、低压化学蒸汽沉积、等离子增强的化学蒸汽沉积、高浓度等离子化学蒸汽沉积、电子-回旋加速器-共振化学蒸汽沉积、及其它)、旋涂方法(spin-on method)、溶胶凝胶方法、粘接方法或者任何其它适当的方法。该蚀刻可以使用下述方法进行:湿各向同性蚀刻、等离子蚀刻、活性离子蚀刻、深度活性离子蚀刻、或任何其它合适的蚀刻方法。蚀刻可以通过采用现有的光刻这样的图案化技术来选择性地进行。
如图4A所示,等电位部分208的形成开始于步骤404,将一个介电层(绝缘层)沉积在基板上,该绝缘层将起到第一阻挡层306的作用。该绝缘层可以由任何电绝缘的材料构成。在一个实施例中,该绝缘层由氧化物或者氮化物(如SiN)构成。在步骤408,绝缘层经过蚀刻产生在第一阻挡层306的开口。通过该开口生成等电位环路312。在步骤412,沉积第一导电层材料,该第一导电层的功能对应于互连线216和支撑堆328。在一个实施例中,该第一导电层由多晶硅-0层构成。在步骤416,该第一导电层被蚀刻,使支撑堆328与互连线216分开。在步骤420,沉积牺牲材料,该步骤作为制备形成保护涂层324的过程中的一个中间步骤。该牺牲材料可以由任何可以在不去除结构层的情况下而被去除的材料构成;在一个实施例中,该牺牲材料含有SiO2。在步骤424,该牺牲材料经过蚀刻,形成用于保护涂层324的想要形状。在步骤428,沉积一个与保护涂层324对应的第二导电层材料。在一个实施例中,该第二导电层由多晶硅-1层构成。然而,本领域技术人员可以理解该第二导电层可以另外包括一个与多晶硅-1层连接的层。
按照上述次序实施步骤404-428,形成图1A所示的结构。应该理解,在制造MEMS器件的过程中,上述次序也可以通过在制造机械部件和用于该MEMS的其它互连线的过程中增加的步骤来完成。当上述次序的沉积和蚀刻步骤完成时(该步骤包括形成MEMS器件的功能部件的步骤和图4A中所示的生成互连防护物的等电位部分的步骤),在步骤432,该MEMS进行脱除。脱除可以通过将部件暴露于去除牺牲材料的物质中来实现,例如,在牺牲材料由SiO2构成的情况下,要通过暴露在HF下进行脱除。
图4B与图4A类似,反映出互连防护物的等电位部分208和浮动部分212在结构上的相似性。在大多数情况下,浮动部分212的制作可以与等电位部分208的制作可以平行进行。甚至于图4A与图4B中可以共用某些步骤。例如,在图4B的步骤440,将一个绝缘层沉积在基板320上,该绝缘层将作为第二阻挡层306。对于制作等电位部分208,该绝缘阻挡层可以包含氧化物或者氮化物(如SiN)。因此,图4B中的步骤440可以与图4A中的步骤404同时进行,以便沉积一个单独绝缘阻挡层,该阻挡层通过等电位部分和浮动部分208和212纵向延伸。在等电位部分208和浮动部分212之间的间隙218包括第一阻挡层304与第二阻挡层306之间的分隔物的实施例中,在图4A的步骤408的蚀刻可以包括对这样的分隔物进行蚀刻。一般地,当形成浮动部分212时(与形成等电位部分208相比),由于第二保护涂层326要与基板320电隔离,缘阻挡层不被蚀刻。
类似地,在制作浮动部分212的过程中,当在图4B的步骤444沉积第一导电层(例如多晶硅-0层)时,该沉积可以与图4A的步骤412沉积第一导电层同时进行。在步骤448,该第一导电层被蚀刻,将其清楚地分为支撑堆330和互连线316。如果在图4A的步骤412和图4B的步骤444同时进行沉积,在步骤448的蚀刻由于部分形成等电位部分和浮动部分208和212之间的间隙218,可以另外将第一支撑堆328与第二支撑堆332分开。正如前面讨论的,这种分开有助于第一和第二保护涂层324和326电隔离。一般地,该互连线316将不会沿着纵方向蚀刻,原因在于希望该互连线316是连续的,以便操作最后形成MEMS器件的机械部件。
按照步骤452、456、和460的沉积牺牲材料(如SiO2)、蚀刻牺牲材料、和沉积第二导电层的次序,形成第二保护结构,它可以是多晶硅-1层。这个次序类似于图4A中的步骤420、424、和428的次序。在有些实施例中,这些步骤可以同时进行。在上述步骤同时进行的情况下,可以进行一个增加的蚀刻,以便将第一和第二保护涂层324和326分开,使它们电隔离。除了与图4A的部分同时进行外,通常图4B中的步骤440-460也可以与制作MEMS器件的机械部件的步骤同时进行。这样,在步骤464,该MEMS器件进行脱除,例如通过暴露于HF以溶解作为该方法的一部分所沉积的牺牲材料。
在上述实施例中,互连防护物的浮动入口保护部分212提供对大于开口的污物微粒的防护。换言之,对于通过浮动入口保护部分212并以图1B所述的方式产生干扰的污物颗粒,其尺寸必须小于围绕浮动部分212的任何开口。这些开口存在于浮动部分212的两个纵向端部,并且通过不同的技术减小其尺寸,从而提高互连防护物的效果。
实际的制作局限会限制第二保护涂层326的基本均匀的高度低到何值时可以在互连线的上面。相应地,在一个实施例中,在互连线216上面的第二保护涂层326的一个纵向端区的高度低于第二保护涂层326的一个纵向中央区的基本均匀的高度。可以用于达到这样在纵向端区具有较低高度的技术是凹切(dimple-cut)技术,其中在该纵向端区第二保护涂层326的一个剖面设置了一个向下的突起。在制作过程中,这可以通过一下方式实现:对在该端区的互连线层与保护涂层之间的绝缘层进行部分蚀刻,并且随后对在该端区的增加的多晶硅进行蚀刻。在不同的实施例中,可以在第二保护涂层326的一个或者两个纵向端区进行凹切;可以认为,更多地是在至少与等电位部分208相对的端区进行凹切。
图5A中提供了一个这种凹切504的例子,该图是互连防护物的一个浮动部分212的扫描电子显微照片,该互连防护物是按照这里所说明的方法制作的。除了在第二保护涂层的端区的凹切(部分)504,该显微照片表明了受到保护的互连线216和防护物从中开始的结合区204。在图5A所示的实施例中,在互连线216上面浮动部分212的中央区的高度是大约1.8μm,而凹切504所在的端区的高度是大约0.65μm。由于凹切提供了互连线216与保护涂层之间较小的分离间隙,所以只有非常小的污物微粒才能通过该端区。
由于类似的原因,也希望互连防护物的等电位部分208与浮动部分212之间的间隙218尽量小,以防止污物颗粒的纵向移动。在一些实施例中,该间隙218通过一个在该间隙上行成的一个保护套结构进行自我保护。这种保护套可以通过与保护涂层类似的方式形成,但是其尺寸通常要更大。图5B中提供了这种保护套508的一个例子,该图是一个MEMS器件的一部分的扫描电子显微照片,该MEMS器件包括一个互连防护物和一个保护套508。在图5A的显微照片中,可以看到受保护的互连线216和结合区204(防护物从结合区开始)。可以看到靠近结合区204有一个第二保护涂层212的第一端区;第二保护涂层212的另一个端区和第一保护涂层208被保护套遮住了。
保护套的形成参见图6所示的方法。在步骤604,形成与结合区204连接的互连线216。在步骤644,在互联想的第一部分形成互连防护物的等电位部分208。在步骤648,在互连线的第二部分形成互连防护物的浮动部分。在步骤652,在互连防护物的浮动部分的端部进行凹切。在步骤656,在互连防护物的等电位部分与浮动部分之间的间隙上形成保护套508。
前面已经说明了多个具体实施例,对于本领域的技术人员来说,在不偏离本发明的精神的情况下,可以有各种更改、变化和等同物替换。例如,实施例中说明一个单独的互连线用一个单独的互连防护物覆盖,作为替换也可能用一个单独的互连防护物覆盖多个互连线。另外,在有些实施例中,可以提供一个微机电系统装置,其中一些互连线用互连防护物保护起来,而其它互连线没有受到保护。因此,上述说明不能用于限制本发明的范围,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (38)

1.一种用于保护互连线的方法,所述互连线在微机电系统中设置在一个基板上,用于传导电信号,所述方法包括:
在所述互连线的第一部分上形成具有一个第一保护涂层的互连防护物的等电位部,其中所述第一保护涂层与所述基板电连接;以及
在所述互连线的第二部分上形成具有一个第二保护涂层的互连防护物的入口保护部,其中所述第二保护涂层与所述基板电隔离,
其中,所述互连线与所述第一保护涂层和所述第二保护涂层中至少之一仅通过空气隔离。
2.根据权利要求1所述的方法,其中所述第一保护涂层与所述互连线仅通过空气隔离。
3.根据权利要求1所述的方法,其中所述第二保护涂层与所述互连线仅通过空气隔离。
4.根据权利要求1所述的方法,进一步包括在所述互连线与所述基板之间形成一个电绝缘的阻挡层,其中所述阻挡层包括一个第一开口,所述第一保护涂层通过所述第一开口与所述基板电连接。
5.根据权利要求4所述的方法,其中所述阻挡层包括一个第二开口,所述第一保护涂层通过所述第二开口与所述基板电连接,由此围绕所述互连线形成一个等电位的环路。
6.根据权利要求1所述的方法,其中所述第一和第二保护涂层的材料包括多晶硅。
7.根据权利要求1所述的方法,进一步包括在所述互连线的第三部分上形成一个第三保护涂层,其中所述第三保护涂层与所述基板电隔离。
8.根据权利要求7所述的方法,其中所述第一保护涂层沿所述互连线纵向设置在所述第二和第三保护涂层之间。
9.根据权利要求8所述的方法,还包括:
在所述第一和第二保护涂层之间的间隙上面形成一个第一保护套;以及
在所述第一和第三保护涂层之间的间隙上面形成一个第二保护套。
10.根据权利要求1所述的方法,其中所述第二保护涂层的一个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域的高度。
11.根据权利要求1所述的方法,其中所述第二保护涂层的多个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域的高度。
12.根据权利要求1所述的方法,进一步包括在所述第一和第二保护涂层之间的间隙上面形成一个保护套。
13.一种互连防护物,用于在微机电系统中保护设置在一个基板上用以传导电信号的互连线,所述互连防护物包括:
设置在所述互连线的第一部分上的具有一个第一保护涂层的互连防护物的等电位部,其中所述第一保护涂层与所述基板电连接;
设置在所述互连线的第二部分上的具有一个第二保护涂层的互连防护物的入口保护部,其中所述第二保护涂层与所述基板电隔离,
其中,所述互连线与所述第一保护涂层和所述第二保护涂层中至少之一仅通过空气隔离。
14.根据权利要求13所述的互连防护物,其中所述第一保护涂层与所述互连线仅通过空气隔离。
15.根据权利要求13所述的互连防护物,其中所述第二保护涂层与所述互连线仅通过空气隔离。
16.根据权利要求13所述的互连防护物,进一步包括设置在所述互连线与所述基板之间的一个电绝缘的阻挡层,其中所述阻挡层包括一个第一开口,所述第一保护涂层通过所述第一开口与所述基板电连接。
17.根据权利要求16所述的互连防护物,其中所述阻挡层包括一个第二开口,所述第一保护涂层通过所述第二开口与所述基板电连接,由此围绕所述互连线形成一个等电位的环路。
18.根据权利要求13所述的互连防护物,其中所述第一和第二保护涂层的材料包括多晶硅。
19.根据权利要求13所述的互连防护物,进一步包括设置在所述互连线的第三部分上的一个第三保护涂层,其中所述第三保护涂层与所述基板电隔离。
20.根据权利要求19所述的互连防护物,其中所述第一保护涂层沿所述互连线纵向设置在所述第二和第三保护涂层之间。
21.根据权利要求20所述的互连防护物,进一步包括:
设置在所述第一和第二保护涂层之间的间隙之上的一个第一保护套;
设置在所述第一和第三保护涂层之间的间隙之上的一个第二保护套。
22.根据权利要求13所述的互连防护物,其中所述第二保护涂层的一个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域。
23.根据权利要求13所述的互连防护物,其中所述第二保护涂层的多个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域的高度。
24.根据权利要求13所述的互连防护物,进一步包括设置在所述第一和第二保护涂层之间的间隙之上的一个第一保护套。
25.一种用于制作微机电系统的方法,所述方法包括:
在一个导电基板上形成一个结合区;
在所述基板上形成一个机械部件,其中所述机械部件适于相对于所述基板进行运动;
沿所述结合区与所述机械部件之间的一条纵向线形成一条导电互连线;
在所述互连线的第一部分上形成具有一个第一保护涂层的互连防护物的等电位部,其中所述第一保护涂层与所述基板电连接;以及
在所述互连线的第二部分上形成具有一个第二保护涂层的互连防护物的入口保护部,其中所述第二保护涂层与所述基板电隔离,
其中,所述互连线与所述第一保护涂层和所述第二保护涂层中至少之一仅通过空气隔离。
26.根据权利要求25所述的方法,进一步包括在所述互连线与所述基板之间形成一个电绝缘的阻挡层。
27.根据权利要求25所述的方法,进一步包括将所述第一保护涂层与所述基板电连接,以便围绕所述互连线构成一个等电位环路。
28.根据权利要求27所述的方法,进一步包括将所述基板与所述结合区电连接,由此,所述等电位环路由基环构成。
29.根据权利要求25所述的方法,进一步包括在所述互连线的第三部分上形成一个第三保护涂层,其中所述第三保护涂层与所述基板电隔离,并且其中所述第一保护涂层沿所述纵向线设置在所述第二和第三保护涂层之间。
30.根据权利要求25所述的方法,其中所述第二保护涂层的一个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域的高度。
31.根据权利要求25所述的方法,进一步包括在所述第一和第二保护涂层之间的间隙之上形成一个保护套。
32.一种微机电装置,包括:
一个导电基板;
设置在所述基板上的一个结合区;
设置在所述基板上的一个机械部件,其中所述机械部件适于相对于所述基板进行运动;
一条导电互连线,沿所述结合区与所述机械部件之间的一条纵向线设置在所述基板上;
具有一个第一保护涂层的互连防护物的等电位部,设置在所述互连线的第一部分上,其中所述第一保护涂层是导电的并且与所述基板电连接;
具有一个第二保护涂层的互连防护物的入口保护部,设置在所述互连线的第二部分上,其中所述第二保护涂层与所述基板电隔离,
其中,所述互连线与所述第一保护涂层和所述第二保护涂层中至少之一仅通过空气隔离。
33.根据权利要求32所述的微机电装置,还包括设置在所述互连线与所述基板之间的一个电绝缘的阻挡层。
34.根据权利要求32所述的微机电装置,其中所述第一保护涂层与所述基板电连接,以便围绕所述互连线构成一个等电位环路。
35.根据权利要求34所述的微机电装置,其中所述基板与所述结合区电连接。
36.根据权利要求32所述的微机电装置,还包括设置在所述互连线的第三部分上的一个第三保护涂层,其中所述第三保护涂层与所述基板电隔离,并且其中所述第一保护涂层沿所述纵向线设置在所述第二和第三保护涂层之间。
37.根据权利要求32所述的微机电装置,其中所述第二保护涂层的一个纵向端区在所述互连线上面的高度低于所述第二保护涂层的中央区域的高度。
38.根据权利要求32所述的微机电装置,还包括设置在所述第一和第二保护涂层之间的间隙之上的一个保护套。
CNB031349439A 2002-09-30 2003-09-30 用于防止电路短路的浮动入口防护装置及方法 Expired - Fee Related CN1315152C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/262,404 US7002215B1 (en) 2002-09-30 2002-09-30 Floating entrance guard for preventing electrical short circuits
US10/262,404 2002-09-30

Publications (2)

Publication Number Publication Date
CN1506298A CN1506298A (zh) 2004-06-23
CN1315152C true CN1315152C (zh) 2007-05-09

Family

ID=31977961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031349439A Expired - Fee Related CN1315152C (zh) 2002-09-30 2003-09-30 用于防止电路短路的浮动入口防护装置及方法

Country Status (5)

Country Link
US (1) US7002215B1 (zh)
EP (1) EP1403213B1 (zh)
CN (1) CN1315152C (zh)
AT (1) ATE388924T1 (zh)
DE (1) DE60319645D1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223978B (en) * 2003-10-06 2004-11-11 Benq Corp Electrostatic discharge protection conductor
TWM315485U (en) * 2007-01-04 2007-07-11 Lingsen Precision Ind Ltd Micro-electromechanical shielding structure capable of reducing noise interference
US9665822B2 (en) 2010-06-30 2017-05-30 International Business Machines Corporation Canonical spiking neuron network for spatiotemporal associative memory
CN107226453B (zh) * 2016-03-24 2021-08-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144171A (ja) * 1983-02-07 1984-08-18 Hitachi Ltd 半導体集積回路装置
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
CN1325530A (zh) * 1998-09-18 2001-12-05 西加特技术有限责任公司 具有可拉伸回复力件的微加工反射器
US6346189B1 (en) * 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
US6352933B1 (en) * 1997-10-09 2002-03-05 Micron Technology, Inc. Methods of forming insulating materials between conductive components and methods of forming insulating materials around a conductive component
US6436853B2 (en) * 1998-12-03 2002-08-20 University Of Michigan Microstructures
US6437432B2 (en) * 2000-03-21 2002-08-20 Fujitsu Limited Semiconductor device having improved electrical characteristics and method of producing the same
EP1243550A2 (en) * 2001-03-19 2002-09-25 Xerox Corporation Micro-fabricated shielded conductors
US20030173112A1 (en) * 2002-03-15 2003-09-18 Barnes Stephen Matthew Interconnect bus crossover for MEMS

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083857A (en) 1990-06-29 1992-01-28 Texas Instruments Incorporated Multi-level deformable mirror device
US5212582A (en) 1992-03-04 1993-05-18 Texas Instruments Incorporated Electrostatically controlled beam steering device and method
US5981384A (en) * 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
JP3412390B2 (ja) * 1996-03-18 2003-06-03 株式会社ニコン 光電変換装置
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US6028689A (en) 1997-01-24 2000-02-22 The United States Of America As Represented By The Secretary Of The Air Force Multi-motion micromirror
US6128122A (en) 1998-09-18 2000-10-03 Seagate Technology, Inc. Micromachined mirror with stretchable restoring force member
US5960133A (en) 1998-01-27 1999-09-28 Tellium, Inc. Wavelength-selective optical add/drop using tilting micro-mirrors
US6307657B1 (en) 1998-07-17 2001-10-23 Lucent Technologies Inc. Optomechanical platform
DE69831075D1 (de) * 1998-10-21 2005-09-08 St Microelectronics Srl Herstellungsverfahren von integrierten Vorrichtungen, die Mikrostrukturen mit elektrischen schwebenden Zwischenverbindungen enthalten
US6040935A (en) 1999-01-25 2000-03-21 The United States Of America As Represented By The Secretary Of The Air Force Flexureless multi-stable micromirrors for optical switching
DE19916378C2 (de) 1999-04-12 2003-08-21 Wacker Construction Equipment Innenrüttelvorrichtung mit veränderbarer Schwingungsamplitude
US6731513B2 (en) * 2002-03-15 2004-05-04 Memx, Inc. Shielded multi-conductor interconnect bus for MEMS
US6824278B2 (en) * 2002-03-15 2004-11-30 Memx, Inc. Self-shadowing MEM structures
US6747340B2 (en) * 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144171A (ja) * 1983-02-07 1984-08-18 Hitachi Ltd 半導体集積回路装置
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
US6352933B1 (en) * 1997-10-09 2002-03-05 Micron Technology, Inc. Methods of forming insulating materials between conductive components and methods of forming insulating materials around a conductive component
US6346189B1 (en) * 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
CN1325530A (zh) * 1998-09-18 2001-12-05 西加特技术有限责任公司 具有可拉伸回复力件的微加工反射器
US6436853B2 (en) * 1998-12-03 2002-08-20 University Of Michigan Microstructures
US6437432B2 (en) * 2000-03-21 2002-08-20 Fujitsu Limited Semiconductor device having improved electrical characteristics and method of producing the same
EP1243550A2 (en) * 2001-03-19 2002-09-25 Xerox Corporation Micro-fabricated shielded conductors
US20030173112A1 (en) * 2002-03-15 2003-09-18 Barnes Stephen Matthew Interconnect bus crossover for MEMS

Also Published As

Publication number Publication date
CN1506298A (zh) 2004-06-23
DE60319645D1 (de) 2008-04-24
EP1403213A2 (en) 2004-03-31
EP1403213B1 (en) 2008-03-12
EP1403213A3 (en) 2005-09-28
US7002215B1 (en) 2006-02-21
ATE388924T1 (de) 2008-03-15

Similar Documents

Publication Publication Date Title
US5366589A (en) Bonding pad with circular exposed area and method thereof
US9583294B2 (en) MEMS swtich with internal conductive path
WO2001074707A3 (en) Multi-layer, self-aligned vertical comb-drive electrostatic actuators and fabrication methods
US20030010746A1 (en) Use of an organic dielectric as a sacrificial layer
JP2009164274A (ja) 電子部品
US20060180882A1 (en) MEMS device and manufacturing method of MEMS device
CN103943641A (zh) 半导体晶片封装体及其制造方法
CN1150622C (zh) 电子元件及含在其中的保护结构的应用
CN1315152C (zh) 用于防止电路短路的浮动入口防护装置及方法
US10403442B2 (en) Method of manufacturing a MEMS DVC device
US6809384B1 (en) Method and apparatus for protecting wiring and integrated circuit device
CN1144271C (zh) 制造集成电路的方法
KR102133867B1 (ko) 반도체 장치 및 그의 제조방법
TW201813026A (zh) 抗短路晶片級封裝及其方法
US9202654B2 (en) MEMS device and manufacturing method thereof
US20150232331A1 (en) Layer structure for a micromechanical component
US5610100A (en) Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
JPH08330250A (ja) 半導体装置の製造方法
CN112271156B (zh) 一种静电转移头及其制造方法
JPH104092A (ja) 半導体装置の製造方法
CN115148596A (zh) 器件结构及其制造方法
US8592255B1 (en) Method for electrically connecting dual silicon-on-insulator device layers
EP0693783B1 (en) Method for eliminating process antenna effect
EP0693782A1 (en) Method for reducing process antenna effect
TW526550B (en) Conductive structure capable of preventing wafer from being damaged by plasma and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ALTERA CORP.

Free format text: FORMER OWNER: PTS CORP.

Effective date: 20070511

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070511

Address after: American California

Patentee after: Altera Corp.

Address before: American California

Patentee before: PTS Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070509

Termination date: 20160930