CN1314625A - 控制对电子设备的存储器系统的访问的装置和方法 - Google Patents

控制对电子设备的存储器系统的访问的装置和方法 Download PDF

Info

Publication number
CN1314625A
CN1314625A CN01111607A CN01111607A CN1314625A CN 1314625 A CN1314625 A CN 1314625A CN 01111607 A CN01111607 A CN 01111607A CN 01111607 A CN01111607 A CN 01111607A CN 1314625 A CN1314625 A CN 1314625A
Authority
CN
China
Prior art keywords
plate
memory
memory module
slot type
operating frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01111607A
Other languages
English (en)
Other versions
CN1173242C (zh
Inventor
古贺裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1314625A publication Critical patent/CN1314625A/zh
Application granted granted Critical
Publication of CN1173242C publication Critical patent/CN1173242C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

一种电子设备的存储器系统,具有多个存储模块。多个存储模块串联地耦合,以通过避免存储模块和存储器控制器之间的分支点处的信号反射使操作以较高的操作频率进行。多个存储模块包括板上型存储模块和插槽型存储模块,以使多个存储模块的安装区域的增加最小化。而且还提供一种功能操作系统使用存储器系统控制电子设备的启动操作。

Description

控制对电子设备的存储器 系统的访问的装置和方法
本发明涉及一种控制对电子设备的包括多个存储模块的存储器系统的访问的装置和方法。本发明尤其涉及对包括不同的模块的多个存储模块的访问进行控制的装置和方法，其中这些模块串联地与一个存储器控制器相耦合，以获取较高的运行速度。
随着电子设备得到各种广泛的应用，对个人计算机尤其产生了提高数据处理速度及可以处理大量数据的强烈要求。通过提高电子设备的中央处理单元(CPU)的操作时钟频率已经提高了数据处理速度。还可以通过提高内置的存储模块和电子设备的数据传输总线的操作频率来提高数据处理速度。
除了在电子设备中的内置的存储器，还可以通过增加扩展存储器来增加处理的数据总量。与CPU具有特定的操作频率一样，常规的扩展存储模块通常具有的操作频率为66MHz。最近扩展存储模块已经发展到具有操作频率为100MHz。
但是常规的扩展存储器系统的性能受限于某种潜在的设计限制，如图4所示。图4示出常规的扩展存储器系统，它包括存储器控制器401和多个用于将多个存储模块与存储器控制器401并行连接的存储器插槽402,403和404。因此多个存储器插槽402,403和404分别包括多个存储模块或卡405,406和407。由于存储模块与存储器控制器401并行耦合，如图4所示，常规的扩展存储器系统的存储器总线包括位于存储器控制器401和每个扩展存储模块之间的多个连接分支点B1,B2。
因此当在插槽中安装多个操作频率为100MHz的存储模块以提高数据处理速度时，由于在存储器总线的连接分支点处的信号反射产生噪音。这些噪音影响正常的计算机系统的运行。因此常规的存储器系统的体系结构限制了运行速度。
图5示出另一种消除了由于连接分支点处由于信号反射产生的噪声问题的存储器系统。示于图5中的存储器系统使用串联地与存储器控制器相连的多个存储模块插槽。这样该存储器系统体系结构可以通过消除产生所不希望的反射的存储器总线分支点实现较高的运行速度。
在图5中，存储器控制器501与第一扩展存储器插槽502相连接。第一扩展存储器插槽502与第二扩展存储器插槽503相连接。相似地，第二扩展存储器插槽503与第三扩展存储器插槽504相连接。这样多个存储器插槽串联地与存储器控制器相连接。最后，第三扩展存储器插槽504与端子508相连接以阻止信号反射。每个存储器插槽接受扩展存储模块505,506和507之一。
RAMBUS公司的称为“RAMBUS DRAM”的产品实现了着重通过将多个扩展存储器插槽进行串行级联来实现较高的运行速度的存储模块系统。
但是，RAMBUS存储器体系结构具有另一个限制，即其不能用于小的电子设备，尤其是个人计算机。如图5所示，存储器体系结构仅包括插槽类型的存储模块。这样所有的存储模块必须安装在电子设备的板上的插槽中。因此RAMBUS体系结构要求足够大地提高安装区域以在电子设备中提供多个存储器插槽。对于小的电子设备尤其是个人计算机来说增大安装区域以提供多个插槽是尤其不希望的。
代替仅能使用存储器插槽，最好通过将存储模块直接安装到板上来解决这个问题。以后将直接安装在板上的存储模块称为板上型存储模块，将安装在存储器插槽中的存储模块称为插槽型存储模块。
由于在制造电子设备时直接将板上型存储模块安装到板上，因此即使当板上型存储模块有缺陷时用户也不能更换它。因此，如果存储器体系结构仅使用板上型存储模块，用户不能改正由于安装的存储模块有缺陷而导致的计算机系统中的错误功能。
因此，要求存储模块系统通过使用板上型存储模块和插槽型存储模块这两种存储模块来获得较高的运行速度，以降低对增加安装区域的需求。进而，要求控制对使用板上型存储模块和插槽型存储模块这两种存储模块的扩展存储模块的访问以避免由于存储模块的限制而导致的计算机系统的错误功能。
本发明的装置和方法解决了上述问题，并通过提供一种存储器控制装置和方法来在存储模块安装到存储器系统中时以较高的运行速度可靠地实现对存储器访问控制，从而克服常规存储模块系统的限制。
根据本发明，提供一种电子设备，包括：一个板，用于接收多个存储器，该板包括用于安装板上型存储模块的板上存储器区域，及用于安装插槽型存储模块的插槽型存储器区域；安装在板上存储器区域的至少一个板上型存储模块，每个板上型模块具有一个特定的操作频率；位于插槽型存储器区域中的至少一个插槽，每个存储器插槽串联地与板上型存储器耦合；至少一个插槽型存储模块，安装在插槽型存储区域的存储器插槽中，每个插槽型存储模块具有特定的操作频率；存储器控制器，串联地耦合到板上存储器和插槽型存储模块上，该存储器控制器使用指定的操作频率提供访问，及存储器总线，将存储器控制器串联耦合到板上存储器和插槽型存储模块上。
根据本发明还提供一种用于控制电子设备的启动操作的方法，该电子设备包括多个串联耦合的存储模块，包括步骤：提供一个包括电子设备中的至少一个板上型存储模块的板上存储器区域；提供包括至少一个存储器插槽的插槽型存储器区域，每个存储器插槽与板上存储器串联地耦合；在至少一个存储器插槽中安装至少一个插槽型存储模块；及提供一个存储器控制器，它与板上存储器和插槽型存储模块串联耦合，控制对板上和插槽型存储模块的访问。
还提供一种用于控制电子设备的启动操作的方法，包括步骤：提供至少一个板上型存储模块和至少一个用于接收至少一个插槽型模块的一个插槽，板上和插槽型存储模块的每个具有属性信息；提供至少一个板，用于安装至少板上型存储模块和至少一个用于接收至少一个插槽型存储模块的插槽；在板上安装至少一个板上存储模块；根据属性信息，判断板上和插槽型存储模块之一是否有缺陷；及根据判断控制电子设备的启动操作。
上述总的描述和下述详细的描述是用于描述和示例性的，并不是用于限制所要求保护的本发明。上述仅仅提供了对本发明的解释。所附的附图及相应的描述用于说明本发明的实施例，解释本发明的原理。
图1是根据本发明串行地安装多个不同类型的存储模块的方法。
图2是使用图1中所描述根据本发明串行地安装多个不同类型的存储模块的方法的个人计算机系统的主要部件。
图3是描述图2中所描述的个人计算机系统的实施例的启动操作中执行的步骤。
图4是低速存储器系统中并行地安装多个存储模块的常规方法。
图5是高速存储器系统中串行地安装多个存储模块的常规方法。
根据本发明的方法和系统提供了用于安装多个不同类型的存储模块的新方法。该安装方法使得以低的制造成本在小的安装区域上高效地安装混合类型的存储模块。
图1和图2示出根据本发明的存储器控制装置的主要部件。图1示出根据本发明的方法串行耦合分立的存储模块。图2示出个人计算机(PC)系统10的主要部件，其中安装了存储模块。根据本发明的存储器控制装置可以在计算机系统上实现，例如膝上型电脑或笔记本个人计算机(PC)系统或任何计算机系统，它们典型地具有板上型扩展存储模块和安装在存储器插槽中的插槽型扩展存储模块。本领域技术人员将能够理解计算机系统可以提供多于或少于两个存储模块插槽。
PC系统10中的存储器控制装置的主要部件包括CPU11,HOST-PCI桥12，安装在板上的第一扩展存储模块13，安装在第一扩展存储器插槽16中的第二扩展存储模块14，安装在第二扩展存储器插槽17中的第三扩展存储模块15，及端子18，外围部件互连/工业标准体系结构(PCI/ISA)桥19,BIOS-ROM20，图形控制器21，监视器22，第一模拟开关30，第二模拟开关31，第三模拟开关32,CPU(处理器)总线1，外围部件互连(PCI)总线2，工业标准体系结构(ISA)总线3，存储器总线4。
CPU11基于操作系统(OS)控制应用程序的执行，包括系统BIOS210上的程序。主PCI桥12是双向耦合CPU总线1和PCI总线2的桥设备。主PCI桥12包括用于控制对扩展存储器进行访问控制的存储器控制器121。第一板上存储器13安装在距离存储器控制器最近的地方。与第一板上存储器13距离存储器控制器的地方相比，第二和第三扩展存储器14,15分别安装在位于更远的地方的第一和第二扩展存储器插槽16,17中。
扩展存储器插槽16,17对于安装第二和第三扩展存储器14,15两个存储器具有相同的连接器配置，其中每个存储器可以具有相同的或不同的指定操作频率。例如，安装在第一扩展存储器插槽16中的存储模块14可以具有指定的操作频率66MHz，安装在第二扩展存储器插槽17中的存储模块15可以具有指定的操作频率100MHz。
当两个存储模块14,15被安装到各扩展存储器插槽16,17时，第一板上存储模块13，第二存储模块14和第三存储模块15被串行地，例如象一个菊花链与存储器控制器121耦合。
在制造计算机系统10时安装第一存储模块13。接着在完成制造之后，用户很难更换或扩展第一存储模块13。第二和第三存储模块14,15也可以在制造过程中分别安装在扩展存储器插槽16,17中。但是，用户很难用具有相同或不同操作频率的其它存储模块来替换存储模块。
可以通过存储器总线4执行从存储器控制器121对每个存储模块13,14和15的访问控制。计算机系统10中的存储器总线4被指定为在建立起的操作频率例如100MHz下运行。当然，可以改变存储器总线4的指定的操作频率。为了改变存储器总线4的指定操作频率。存储器控制器121选择从时钟生成器(未示出)生成的希望的时钟信号来运行存储器总线4。
第一，第二和第三存储模块13,14和15的每一个包括安装在基板上的多个芯片。进而，各存储模块13,14和15包括电可擦除可编程只读存储器(EEPROM)131,141和151来存储各存储模块的属性信息。属性信息可以包括指定的操作频率，存储器容量，制造商名称，或任何其它类型的描述模块的信息。
第一，第二和第三存储模块13,14和15的每一个包括读取存储模块中EEPROM的每一个中的数据的信号线。如图2所示，在第一存储模块13的安装单元中提供的数据读取信号线132读取第一存储模块13的EEPROM131中的数据。信号线132通过第一模拟开关30与PCI-ISA桥19耦合。在第一扩展存储器插槽16中的数据读取线142读取第二存储模块14的EEPROM141中的数据。信号线142通过第二模拟开关31与PCI-ISA桥19耦合。相似的，第二扩展存储器插槽17中的数据读取线152通过第三模拟开关32读取第三存储模块15的EEPROM151中的数据。信号线152与PCI-ISA桥19相耦合。可以使用串行总线，例如I2C总线作为数据读取信号线132,142和152。
由PCI/ISA桥19中的切换控制电路191控制第一，第二和第三模拟开关30,31和32的ON/OFF操作。这样按照一定的顺序由切换控制电路191的切换信号193,194和195打开/关闭第一，第二和第三模拟开关30,31和32。因此，可能顺序访问第一存储模块13中的EEPROM131，第二存储模块14中的EEPROM141，及第三存储模块15中的EEPROM151。
在图2所示的实施例中，数据读取信号线132,142和152用于从各EEPROM131,141和151中读取各存储模块。数据读取信号线132,142和152独立于存储器总线4。这样，即使在为存储器总线4指定操作频率这种操作条件之前也可能控制对存储模块的访问。PCI/ISA桥19双向连接PCI总线2和ISA总线3。PCI/ISA桥19包括切换控制电路191，用于控制控制模拟开关30,31和32的ON/OFF操作，以访问EEPROM131,141和151，从而通过I2C总线读取指定的操作频率。通过在基本I/O系统(BIOS)-ROM20中所提供的系统BIOS210执行模拟开关30,31和32的ON/OFF操作控制和EEPROM131,141和151的访问控制。
显示监视器22可以包括在系统中，来显示OS或应用程序所生成的屏幕。显示监视器22用于显示关于安装了与计算机系统已经建立的操作频率具有不同的操作频率的不合适的存储模块的警告信息。为了显示该信息，监视器与系统BIOS通过图形控制器21,PCI总线2和ISA总线3耦合。这样，系统BISO210控制信息在监视器22上的显示。
BIOS-ROM20存储系统BIOS210,BIOS-ROM20包括快速存储器，它们可以重写程序并可以实时操作。
系统BIOS210包括开机自检(POST)例程220，以在主电源开关开启或当重新启动计算机系统时对计算机系统中的硬件设备的正常操作进行自检查。进而，系统BIOS210包括141设备驱动程序，用于控制各种I/O设备，用于建立系统环境的BIOS设置例程，及用于执行各种系统管理中断(SMI)操作的系统管理程序。
POST例程220包括正常硬件检测例程和初始化例程。进而，POST例程220包括一个检测例程，用于检查在每个存储模块的属性信息中的指定的操作频率，并且当具有与计算机系统的操作频率不同的指定的操作频率的不适当的模块被安装到存储器扩展插槽中时，在显示监视器22上显示信息。
图3示出根据本发明的计算机系统的POST操作步骤的流程图。
当计算机系统的主电源被接通时，系统BIOS被启动，并且启动POST操作(步骤S101)。
执行模拟开关的ON/OFF控制操作来访问存储模块。这样为了分别读取存储模块13,14和15中的EEPROM131,141和151中的属性信息，第一，第二和第三模拟开关30,31和32被循环地开和关(步骤S102)。为每个存储模块读取属性信息为每个存储模块给出了各自的操作频率。进而，通过检查存储模块的操作频率，存储器控制器可以检测第一，第二和第三存储模块13,14和15中是否混入了有缺陷的存储模块。这样，根据从各读取操作中得到的数据，系统BISO210确定存储模块中是否有缺陷存储模块(步骤S103)。
如果检测到安装的存储模块中存在缺陷存储模块(步骤S103，是)，系统BIOS确定缺陷存储模块是否安装在板上，例如板上型存储模块13(步骤S104)。如果缺陷存储模块是板上型存储模块13(步骤S104，是)，停止计算机系统的启动操作(步骤S105)。
停止启动操作的原因在于多个存储模块串联地相连。在该实施例中，板上型首先与存储器控制器串联；这样，即使两个插槽型存储模块工作正常，也不可能确保正常操作。接着，当板上型存储模块被确定为有缺陷时，停止计算机系统的启动操作以避免计算机系统的错误功能。
当判断为板上型存储模块有缺陷时，也可能在显示监视器22上显示错误信息或通过警告音例如嘀嘀音通知用户以更换或修理有缺陷的存储模块。
另一方面，如果缺陷模块不是板上型存储模块，即判断出插槽型存储模块为缺陷模块(步骤S104，否)，系统BIOS在显示监视器22上显示警告信息(步骤S108)。
在显示了警告信息之后，计算机系统通过仅使用板上型存储模块继续启动操作(步骤S109)。
返回步骤S103，如果没有有缺陷的存储模块(步骤S103，否)，则系统BIOS根据从属性信息中读取的数据判断各存储模块的操作频率是否相同(步骤S106)。
如果各存储模块的所有的操作频率相同(步骤S106，是)，计算机通过在各存储模块的各寄存器(未示出)中建立公共操作频率开始正常的操作(步骤S107)。
如果各存储模块的所有操作频率并不相同，即一些操作频率互相不相同(步骤S106，否)，系统BIOS在显示监视器上显示警告信息(步骤S108)。如上所解释的，在显示了警告信息之后，计算机系统通过仅使用板上型存储器进入启动操作(步骤S109)。
作为另一个实施例，各存储模块的所有操作频率并不相同，即一些操作频率互相不相同(步骤S106，否)，也可以改变对操作频率的指定。
例如，如果插槽型存储模块14,15的操作频率低于板上型存储模块的操作频率，并且板上型存储模块可以在插槽型存储模块14和15的操作频率上运行，可以为存储器系统提供两种可替换的操作方法。
第一个方法将存储模块的存储容量最大化。这样，如果板上型存储模块，即第一存储模块13的操作频率比插槽型存储模块的操作频率高，则将板上型存储模块的操作频率设置为较低的插槽型存储模块的操作频率，以使用所有的存储模块。通过为存储模块选择较低的操作频率，可能通过确保所有的存储模块将正常工作来使存储器容量最大化。
第二个方法把存储模块的操作频率最大化。当板上型存储模块的操作频率比插槽型存储模块的操作频率大时，则仅使用板上型存储模块。通过选择板上型存储模块的较高的操作频率，可能获得最大的操作频率，尽管系统的存储器容量降低了。
为了在启动操作期间选择这些指定，用户可以在步骤S108之后在控制器继续启动操作之前选择使用哪个方法。
进而，所需要的信息，例如选择最大存储器容量或确保的操作频率可以存储在BIOS-ROM20中的板上型存储模块中，省略了存储模块13中的EEPROM131。这样板上型存储模块信息存储在计算机系统中，进而降低了对安装区域和成本的需要。
在上述实施例中，系统BIOS为存储模块执行不同的操作。但是，也可能通过使用另外的固件执行操作。
如上所解释的，存储器控制装置控制POST操作，判断串联连接的安装的存储模块中是否有缺陷存储模块，其中板上型存储模块在串联中距离存储器控制器最近。
通过在此处公开的说明书和发明实践，本领域即使任意将能够实现其它的实施例。尤其是，本发明可应用于任何类型的电子设备，例如计算机。说明书和例子仅用于示例说明，本发明的范围和精神在下面的权利要求书中示出。

Claims (12)

1、一种电子设备，包括：
一个板，包括用于安装板上型存储模块的板上存储器区域，及用于安装插槽型存储模块的插槽型存储器区域；
安装在板上存储器区域的至少一个板上型存储模块，每个板上型模块具有一个特定的操作频率；
位于插槽型存储器区域中的至少一个插槽，每个存储器插槽串联地与板上型存储器耦合；
至少一个插槽型存储模块，安装在插槽型存储器区域的存储器插槽中，每个插槽型存储模块具有特定的操作频率；
存储器控制器，串联地耦合到板上存储器和插槽型存储模块上，该存储器控制器使用指定的操作频率提供访问，及
存储器总线，将存储器控制器串联耦合到板上存储器和插槽型存储模块上。
2、根据权利要求1所述的电子设备，进一步包括一个频率控制器，它指定存储器总线的操作频率。
3、根据权利要求2所述的电子设备，其中当板上存储器模型的操作频率与插槽型存储模块的操作频率不同时，频率控制器指定插槽型存储模块的特定操作频率作为板上存储器和插槽型存储器的操作频率。
4、根据权利要求2所述的电子设备，其中当板上存储器模型的操作频率与插槽型存储模块的操作频率不同时，频率控制器指定板上存储模块的特定操作频率作为板上存储器和插槽型存储器的操作频率。
5、根据权利要求2所述的电子设备，其中当板上存储器模型的操作频率与插槽型存储模块的操作频率不同时，频率控制器指定板上存储模块或插槽型存储模块的特定操作频率作为板上存储器和插槽型存储器的操作频率。
6、根据权利要求5所述的电子设备，其中当板上存储器模型的操作频率与第二个存储模块的操作频率不同时，频率控制器指定插槽型存储模块的特定操作频率作为板上存储器和插槽型存储器的操作频率。
7、根据权利要求5所述的电子设备，其中当板上存储器模型的操作频率与插槽型存储模块的操作频率不同时，频率控制器指定板上存储模块的特定操作频率作为板上存储器和插槽型存储器的操作频率。
8、根据权利要求1所述的电子设备，进一步包括当存储器控制器检测到板上和插槽型存储模块中的一个有缺陷的模块时通知用户。
9、一种用于制造电子设备的方法，该电子设备包括多个串联耦合的多个存储模块，包括步骤：
在电子设备中提供一个包括至少一个板上型存储模块的板上存储器区域；
提供包括至少一个存储器插槽的插槽型存储器区域，每个存储器插槽与板上存储器串联地耦合；
在至少一个存储器插槽中安装至少一个插槽型存储模块；及
提供一个存储器控制器，它与板上存储器和插槽型存储模块串联耦合，控制对板上和插槽型存储模块的访问。
10、根据权利要求9所述的方法，其中每个板上型存储模块直接安装到提供在电子设备中的板上，并且安装在存储器插槽中的每个插槽型存储模块具有属性信息；进一步包括步骤：
根据板上和插槽型存储模块各自的属性信息，判断缺陷存储模块是否包括在板上和插槽型存储模块中；及
根据判断控制电子设备的启动操作。
11、一种用于控制电子设备的启动操作的方法，其中该电子设备具有板上型存储模块和接收插槽型模块的插槽，板上型和插槽型模块的每一个具有属性信息，包括步骤：
试图读取板上型和插槽型模块的属性信息；
在板上安装至少一个板上存储模块；
根据属性信息，判断缺陷存储模块是否包括在板上和插槽型存储模块中；及
根据判断控制电子设备的启动操作。
12、一种电子设备，包括：
安装在板上的板上型存储模块；
至少一个提供在板上的存储器插槽，存储器插槽与板上型存储模块串联地耦合；及
存储器控制器，与板上型存储模块和至少一个存储器插槽串联耦合。
CNB011116072A 2000-03-16 2001-03-16 电子设备，制造电子设备的方法，控制电子设备的启动操作的方法 Expired - Fee Related CN1173242C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP073414/2000 2000-03-16
JP2000073414A JP2001265708A (ja) 2000-03-16 2000-03-16 電子機器及び電子機器の基板

Publications (2)

Publication Number Publication Date
CN1314625A true CN1314625A (zh) 2001-09-26
CN1173242C CN1173242C (zh) 2004-10-27

Family

ID=18591657

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011116072A Expired - Fee Related CN1173242C (zh) 2000-03-16 2001-03-16 电子设备，制造电子设备的方法，控制电子设备的启动操作的方法

Country Status (4)

Country Link
US (1) US20010026487A1 (zh)
JP (1) JP2001265708A (zh)
CN (1) CN1173242C (zh)
TW (1) TWI223136B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101632128A (zh) * 2007-02-22 2010-01-20 莫塞德技术公司 具有数据镜像备份的存储器装置的页面编程操作的设备和方法
CN101699422B (zh) * 2009-09-30 2012-04-25 曙光信息产业(北京)有限公司 用于与终端进行数据传输的装置
CN109661657A (zh) * 2016-07-04 2019-04-19 惠普打印机韩国有限公司 电子装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296060B2 (en) * 1998-12-24 2007-11-13 Intel Corporation System and method for automatically identifying and attaching related documents
JP4409681B2 (ja) * 1999-10-20 2010-02-03 株式会社東芝 情報処理装置及び情報処理装置のメモリ制御方法
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US20050068831A1 (en) * 2003-09-30 2005-03-31 Johnson Brian P. Method and apparatus to employ a memory module information file
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
TW200915176A (en) * 2007-09-19 2009-04-01 Asustek Comp Inc Method for setting actual operation frequency of memory and setting module thereof
CN101398747A (zh) * 2007-09-28 2009-04-01 鸿富锦精密工业（深圳）有限公司 支持混合式存储器的主机板
KR20120019882A (ko) * 2010-08-27 2012-03-07 주식회사 하이닉스반도체 반도체 집적회로
JP5653856B2 (ja) * 2011-07-21 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6200236B2 (ja) * 2013-08-09 2017-09-20 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239639A (en) * 1990-11-09 1993-08-24 Intel Corporation Efficient memory controller with an independent clock
US5333293A (en) * 1991-09-11 1994-07-26 Compaq Computer Corp. Multiple input frequency memory controller
US5566325A (en) * 1994-06-30 1996-10-15 Digital Equipment Corporation Method and apparatus for adaptive memory access
JPH08305629A (ja) * 1995-04-25 1996-11-22 Internatl Business Mach Corp <Ibm> メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム
KR100578112B1 (ko) * 1998-10-16 2006-07-25 삼성전자주식회사 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법
JP4409681B2 (ja) * 1999-10-20 2010-02-03 株式会社東芝 情報処理装置及び情報処理装置のメモリ制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101632128A (zh) * 2007-02-22 2010-01-20 莫塞德技术公司 具有数据镜像备份的存储器装置的页面编程操作的设备和方法
CN101699422B (zh) * 2009-09-30 2012-04-25 曙光信息产业(北京)有限公司 用于与终端进行数据传输的装置
CN109661657A (zh) * 2016-07-04 2019-04-19 惠普打印机韩国有限公司 电子装置
CN109661657B (zh) * 2016-07-04 2022-06-21 惠普发展公司，有限责任合伙企业 电子装置
US11422955B2 (en) 2016-07-04 2022-08-23 Hewlett-Packard Development Company, L.P. Electronic device

Also Published As

Publication number Publication date
CN1173242C (zh) 2004-10-27
TWI223136B (en) 2004-11-01
US20010026487A1 (en) 2001-10-04
JP2001265708A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
CN1173242C (zh) 电子设备，制造电子设备的方法，控制电子设备的启动操作的方法
CN1211735C (zh) 硬件设备驱动程序的安装方法
CN1208718C (zh) 包含存储器存取控制器的计算机系统
CN1297909C (zh) 禁止对受保护存储区进行未经授权的访问的系统和方法
CN100337201C (zh) 系统安全启动的方法及其装置
US20020178404A1 (en) Method for prioritizing bus errors
CN1959638A (zh) 计算机系统中存储器初始化的方法和设备
CN1203434C (zh) 无需附加硬件即可对pc卡上的fpga编程的方法和装置
CN1464386A (zh) 嵌入式系统中固件程序在线升级的实现方法
CN1324463C (zh) 多节点计算机系统的枚举方法和装置
CN1516014A (zh) 外围部件互连总线的测试方法
US7752429B2 (en) Computer system and boot code accessing method thereof
CN1690966A (zh) 控制装置
CN1679009A (zh) 允许对内部配置寄存器的外部访问的方法及设备
CN1178130C (zh) 控制方法和电子装置
CN1427338A (zh) 系统开机自我检查装置以及方法
JP2002543521A (ja) 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置
CN1099816C (zh) 用于管理时钟分配器的状态和双信息的方法
CN1170225C (zh) 自动测试系统的仪器模块驱动实现方法
CN87106625A (zh) 按预定顺序执行两个指令序列的方法和设备
CN1959646A (zh) 检测硬盘安装位置正确性的系统及方法
CN1530849A (zh) 多功能操作系统还原方法及系统
CN1225707C (zh) 具有管理外围i/0控制装置功能的系统
CN1340761A (zh) 为达到最优性能对输入输出适配器设备编程的方法
CN1294481C (zh) 引导程序更新恢复系统及其方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041027

Termination date: 20120316