CN1312550A

CN1312550A - 写装置

Info

Publication number: CN1312550A
Application number: CN01111328A
Authority: CN
Inventors: 盛一宗利; 番场光幸; 佐佐木敬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-01-24
Filing date: 2001-01-24
Publication date: 2001-09-12
Anticipated expiration: 2021-01-24
Also published as: CN1161765C; JP2001209958A; KR20010086323A; US7787344B2; US20010028618A1; TW484127B

Abstract

在一种以1－倍速或更高记录速率写入数据的写装置中,能以较长时间为单位可变控制延迟时间的第一延迟电路和能以较短时间为单元可变控制延迟时间的第二延迟电路是以一种组合的方式而被采用的。因此不需要使用非常多级的延迟门就可以在时基方向上高精确度地控制相应于从1－倍速到诸如8－或12－倍速的更高倍速的任何记录速率的激光器驱动脉冲。

Description

写装置

本发明涉及一种使用根据记录数据调制的激光束(即根据光调制记录)而把记录数据写入记录介质的写装置。

当数据根据光调制记录写入诸如光盘的记录介质时，通常以脉冲形式发射激光以执行用于在光盘上形成让人满意的坑(标记)成形的热控制。

具体来说，通过把脉冲波形设置为适合于作为驱动激光器的激光器驱动脉冲并在时基方向上控制每个脉冲的持续时间，激光照射周期可以得到控制。

已知的可写入数据的光盘介质有诸如CD-R(可记录CD=CD-WO)的一次写入式光盘和诸如CD-RW(可改写CD)的可改写光盘。在诸如CD-R和CD-RW的这些CD盘中，通常EFM信号作为记录数据产生并且激光器驱动脉冲根据EFM信号形成。

EFM信号的脉冲宽度规定在3T-11T的范围内。“T”相应于在EFM频率的一个时钟周期。

举例来说，当根据染料膜的变化而把数据写入CD-R时，图14(b)所示的激光器驱动脉冲根据图14(a)所示的将被记录的坑(pit)和平台(land)的宽度而产生，并且激光器驱动脉冲驱动激光器发光。另外，图中的电平PWr相应于激光器记录功率。

在一些CD-R中，图14(d)所示的阶梯形激光器驱动脉冲是通过把图14(b)和14(c)所示的两种脉冲彼此组合而产生的。举例来说，在产生坑的脉冲的部分持续时间中，利用此方法可使激光器功率增至电平PWod。这部分脉冲持续时间也称作过激励脉冲。增加过激励脉冲可使激光电平在脉冲持续时间内得到更精确的控制。

当通过相变记录法把数据写入CD-RW时，通过产生被称作脉冲串的激光器驱动脉冲来驱动激光器，其中如图14(e)所示，激光器驱动脉冲在坑形成区中具有在记录功率Wr和冷却功率PWc之间重复变化的激光器功率电平。在平台的周期中，激光器功率具有擦除功率PWe的电平。

举例来说，由图14(b)至14(e)中的O所指明的，通过控制每个脉冲的前下降沿波形，可以在时基方向上实现CD-R和CD-RE的激光器驱动脉冲的上述控制。

换言之，如图15所示，利用延迟处理DL控制每个脉冲波形的上升沿和下降沿，以使相位提前或滞后。

在时基方向上控制脉冲波形的原因如下。

举例来说，在诸如CD-R的一次写入式光盘中，由于要被记录的坑变长，所以相对于读出功率来说需要更长的时间周期来增加激光器记录功率。因而更多热量累积在记录层，并且经历化学变化的区域变大，从而实际进行记录的坑势必比规定的坑要长。由于光盘记录层具有较高的热敏性或较高的导热性，所以这种趋势必然会有更大的影响。

而且，实际形成的现在将被记录的坑的长度也根据刚好在该坑之前的平台长度而定。此外，刚好在该坑之前的平台的长度越短，则在前一个坑的记录期间累积的辐射热越少，且该相关坑受到的热干扰越明显。

例如，即使在要被记录的坑具有同样的长度且激光束以相同功率照射以便以相同的时间周期记录该坑时，由于刚好在该相关坑之前的平台长度较短，所以实际形成的该坑势必较长。

鉴于上述情况，为了解决前一个问题，在时基方向上根据将被记录的坑的长度(即在3T-11T范围内的坑长度)控制激光器驱动脉冲，以使激光器驱动脉冲具有最佳长度。为了解决后一个问题，在时基方向上根据刚好在将被记录的坑之前的平台的长度控制激光器驱动脉冲，以使激光器驱动脉冲具有最佳长度。为了解决前一个和后一个问题的组合而生的问题，在时基方向上根据将被记录的坑的长度和刚好在该坑之前的平台的长度的组合来控制激光器驱动脉冲。

通过利用与被记录信号同步的PLL时钟的延迟处理或利用延迟线的延迟处理可以执行时基方向上的激光器驱动脉冲的控制。

图16示出了一种使用延迟线的延迟电路的例子。举例来说，该延迟电路包括五级延迟门101-105和一个选择器100。

在这种延迟电路中，要求的延迟时间可由选择器100根据控制信号(未示出)选择一个抽头而获得。举例来说，假定一个延迟门具有5毫微秒的延迟时间，那么总延迟时间可在0-25毫微秒的范围内以5毫微秒为单位变化。因而，通过改变由选择器100根据将被记录的坑的长度或刚好在该坑之前的平台的长度选择的抽头可得到激光器驱动脉冲的合适长度。

图17所示为一种由移位寄存器110利用PLL时钟CL延迟脉冲的延迟电路的例子。举例来说，假定PLL时钟的频率是200MHz，则一个时钟的时间周期约为5毫微秒，因而能以5毫微秒为单位执行延迟处理。如果PLL时钟的频率是400MHz，则能以2.5毫微秒为单位执行延迟处理。

在近来写速率提高的情况下，数据已经能以2-和4-倍速而不是传统的速率(1倍速)写入CD-R和CD-RW。目前，写速率进一步提高至8-倍速、12-倍速或更大倍速的工作正在取得进展。

至于与写速率有关的在时基方向上的激光器驱动脉冲的上述控制而言，诸如以5毫微秒为单位的延迟时间的控制可满足1-倍速写入。然而，当这种控制应用于4-、8-或12-倍速写入时，延迟时间的精确度就变得不足，且在时基方向上不能高精确度地控制激光器驱动脉冲。

例如，以8-倍速写入至少要求以2.5毫微秒为单位控制延迟时间。另外，就12-倍速写入而言，则要求以1毫微秒或更小的单位控制延迟时间。

举例来说，在试图使用图16所示的延迟线以0.5毫微秒为单位执行延迟时间控制时，可采用每个延迟门均具有0.5毫微秒延迟时间的延迟门来实现控制。

另外，举例来说，在采用图17所示的利用PLL时钟的延迟电路时，可通过提高PLL时钟的频率来实现控制。

但事实上难以把PLL时钟频率提高至足够的程度。因此比较现实的是采用延迟线。

但另一个情况是，即使是适用于8-和12-倍速的写装置实际上也要支持1-倍速写入。

假设一倍速写入要求在0-25毫微秒范围内的可变延迟时间的控制，那么在采用延迟时间以0.5毫微秒为单位变化的延迟线时需要50级的延迟线。当然，当可变延迟时间的单位，即一个门级的延迟时间设置为更小的值时，或者在考虑每个门级的延迟时间的变化时，则需要更多级的门。

换言之，通过采用延迟线，在时基方向上的激光器驱动脉冲的控制能够高精确度地以适用于高速写入的方式较容易地实现。但是，如果试图利用同样的延迟线也支持一倍速写入，所引出的问题是难以实现这种延迟线，因为这需要数量非常多的门级。

另一个问题是，由于延迟线通常易于因装置精确度而有较大差异，例如延迟时间随温度而定，所以在延迟线中难以在时基方向上高精确度地实现激光器驱动脉冲的控制。

鉴于上面提出的已有技术的陈述，本发明的一个目的是提供一种以1-倍速或更高记录速率写入数据的写装置，它可以高精确度地在时基方向上适当地控制激光器驱动脉冲。

为了实现上述目的，根据本发明的一种写装置包括：激光器单元，用于利用提供给该激光器单元的激光器驱动脉冲照射激光束，并在记录介质上以坑或坑间的平台的形式形成记录数据串；激光器驱动脉冲发生单元，用于产生相应于记录数据的激光器驱动脉冲；和波形调整单元，它包括用于利用与激光器驱动脉冲同步的高频时钟延迟激光器驱动脉冲以便以该高频时钟为单位提供延迟时间的第一延迟电路，用于利用多级延迟门延迟激光器驱动脉冲以提供比第一延迟电路所提供的延迟时间短的延迟时间的第二延迟电路，和用于可变控制第一延迟电路的延迟时间和第二延迟电路的延迟时间的延迟时间控制单元，该波形调整单元延迟由激光器驱动脉冲发生单元产生的激光器驱动脉冲的全部或部分波形并把已在时基方向上调整的激光器驱动脉冲提供给激光器单元。

因而，能以较长时间为单位可变控制延迟时间的第一延迟电路和能以较短时间为单元可变控制延迟时间的第二延迟电路是以一种组合的方式而被采用的。因此不需要使用非常多级的延迟门就可以在时基方向上高精确度地控制相应于从1-倍速到诸如8-或12-倍速的更高倍速的任何记录速率的激光器驱动脉冲。

最好是，波形调整单元的延迟时间控制单元根据将被记录在记录介质上的坑的长度和刚好在该坑之前的平台的长度来设置第一延迟电路的延迟时间和第二延迟电路的延迟时间。

考虑到记录层的热累积和导热性，利用该特征可把将被记录的每个坑的长度控制在一个合适的长度。

该波形调整单元最好包括多个延迟部分，每个延迟部分均包括第一延迟电路和第二延迟电路，多个脉冲通过激光器驱动脉冲发生单元产生的激光器驱动脉冲而产生并分别提供给这些延迟部分，而且来自这些延迟部分的输出被合成以便形成提供给激光器单元的激光器驱动脉冲。

利用这些特征可以在诸如脉冲上升点和下降点的多个点上单独执行激光器驱动脉冲的控制。因而可以形成具有更合适波形的激光器驱动脉冲。

第一延迟电路和第二延迟电路最好处在同一个IC芯片中。利用这种特征可以简化电路配置，并且第二延迟电路的延迟门的特性差异可被看作相同。换言之，即使在提供多个第二延迟电路时，也可假定第二延迟电路具有基本相同的特性，并可更容易地解决延迟门的特性差异。

该写装置最好还包括一个测量单元，用于测量第二延迟电路中的多级延迟门的特性。考虑到多级延迟门的特性，利用这种特征可以执行第二延迟决路的延迟控制。

最好是，延迟时间控制单元利用从该测量单元的测量结果获得的信息控制第二延迟电路的延迟时间。利用这种特征可以缓解多级延迟门的特性差异并且实现延迟时间的高精确度控制。

图1是根据本发明一个实施例的光盘驱动器的框图；

图2是根据该实施例的光盘驱动器的写策略(strategy)单元的框图；

图3是该实施例中的写策略单元的延迟部分的框图；

图4是该实施例中的写策略单元的矩阵寄存器的说明图；

图5(a)至5(j)是用于解释该实施例中的延迟处理的时序图；

图6(a)至6(j)是用于解释该实施例中的延迟处理的时序图；

图7是该实施例中的测量电路实例的框图；

图8是该实施例中的测量处理的流程图；

图9(a)至9(e)是用于解释该实施例中的测量处理的时序图；

图10(a)至10(e)是用于解释该实施例中的测量处理的时序图；

图11(a)至11(e)是用于解释该实施例中的测量处理的时序图；

图12(a)至12(e)是用于解释该实施例中的测量处理的时序图；

图13是该实施例中的测量电路的另一个例子的框图；

图14(a)至14(e)是用于解释激光器驱动脉冲的时序图；

图15是用于解释在时基方向上的激光器驱动脉冲控制的表示；

图16是延迟线形式的延迟电路的框图；和

图17是使用PLL时钟的延迟电路的框图。

下面将描述作为本发明一个实施例的适用于CD-R和CD-RW的光盘驱动器(写和重现装置)。

描述是以下面所列的顺序来进行的。

1．光盘驱动器的配置

2．写策略单元的配置和延迟处理

3．测量电路的配置和测量处理1．光盘驱动器的配置

CD-R是在记录层中采用有机染料的一次写入式的光盘介质，而CD-RW是利用相变技术可重写数据的光盘介质。

参考图1将描述根据本实施例的光盘驱动器的配置，它能把数据写入或从诸如CD-R和CD-RW的光盘中重现数据。

在图1中，光盘90是CD-R或CD-RW。与这里使用的光盘90的其它例子一样，该光盘驱动器也可从CD-DA、CD-ROM等中重现数据。

光盘90置于电唱盘7上并由主轴马达1驱动以在写和重现操作期间以恒定线速度(CLV)或恒定角速度(CAV)旋转。光盘90上的坑数据(即基于相位变化或有机染料变化(反射变化)的坑形式的数据)由光拾取装置1读取。需要指出，在CD-DA、CD-ROM等中，“坑”表示凸起的坑。

拾取装置1包括：用作激光源的激光二极管4、用于检测反射光的光检测器5、用作激光输出端的物镜2、和光学系统(未示出)，该系统用于把激光通过物镜2照射到光盘90的记录面并且把记录面反射的光导入光检测器5。

还提供用于监控的另一个光检测器22，以接收来自激光二极管4的部分输出光。

物镜2由双轴机构3支撑以在跟踪方向及聚焦方向上运动。

在光盘的径向，拾取装置1借助进给机构8是完全可动的。

而且，根据来自激光驱动器18的驱动信号(驱动电流)，拾取装置1中的激光二极管4被驱动发射激光束。

来自光盘90的反射光的信息由光检测器5检测并在转换为相应于接收光强度的电信号之后提供给RF放大器9。

RF放大器9包括与来自组成光检测器5的多个光接收装置的输出电流一一相关的电流-电压转换电路、矩阵计算和放大电路等，并产生执行矩阵计算处理所需的信号。RM放大器9产生的信号是诸如作为重现数据的RF信号、用于伺服控制的聚焦误差信号FE、和跟踪误差信号TE。

RF放大器9输出的重现RF信号提供给二进制编码电路11，同时聚焦误差信号FE和跟踪误差信号TE提供给伺服处理器14。

在诸如CD-R或CD-RW的光盘90中，预先形成用作记录轨迹的引导的纹槽(groove)，并且该纹槽根据通过FM-调制表示光盘上绝对地址的时间信息获得的信号而摆动。因而，在写操作中，根据该纹槽信息可执行跟踪伺服控制，并且根据通过该纹槽得到的摆动(wobble)信息可获得绝对地址。RF放大器9通过矩阵计算处理提取摆动信息WOB并把提取的摆动信息WOB提供给地址解码器23。

地址解码器23解调所提供的摆动信息WOB以获得绝对地址信息，并把该绝对地址信息提供给系统控制器10。

纹槽信息还提供给PLL电路以获得有关主轴马达6的旋转速度的信息，并且该旋转速度信息与基准速度信息比较以产生并输出主轴误差信号SPE。

通过RF放大器9获得的重现RF信号由二进制编码电路11二进制编码为所谓的EFM(8-14位调制)信号，该信号提供给编码/解码单元12。

编码/解码单元12包括重现操作中起解码器作用的部分，和写操作中起编码器作用的部分。

在重现操作中，编码/解码单元12执行解码处理，如EFM调制、CIRC误差校正、去交织、和CD-ROM解码，从而获得已转换为CD-ROM格式数据的重现数据。

而且，编码/解码单元12执行从光盘90读出的数据中提取子码的处理，并把包含在所提取的子码(Q数据)中的TOC、地址信息等提供给系统控制器10。

另外，编码/解码单元12执行PLL处理以产生与EFM信号同步的重现时钟，接着根据该重现时钟执行上述解码处理。在这方面，有关主轴马达6旋转速度的信息通过该重现时钟获得且与基准速度信息比较以产生并输出主轴误差信号SPE。

在重现操作期间，编码/解码单元12在缓冲存储器20中累积已经如上所述进行解码的数据。

在缓冲存储器20中缓冲的数据作为由光盘驱动器输出的重现数据被读出并被传送。

接口(I/F)13连接到外部主计算机80以在光盘驱动器和主计算机80之间进行记录数据、重现数据、各种命令等的通信。实际上，接口13包括SCSI或ATAPI接口。在重现操作中，已被解码并存储在缓冲存储器20中的重现数据由光盘驱动器输出并传送到接口13。

来自主计算机80的各种信号，如读命令和写命令通过接口13提供给系统控制器10。

另一方面，在写操作中，记录数据(如音频数据和CD-ROM数据)由主计算机80传送到接口3，记录数据又从接口13提供给缓冲存储器20并在此缓冲。

在这方面，编码/解码单元12执行缓冲记录数据的编码处理，如把CD-ROM格式的数据编码为CD格式的数据的处理(当提供的数据是CD-ROM数据时)、CIRC的编码和交织、子码的相加、及EFM调制。

通过编码/解码单元12执行编码处理而产生的EFM信号在写策略单元21中经过波形调整处理，之后作为激光器驱动脉冲(写数据WDATA)发送到激光驱动器18。

尽管下面将详细描述写策略单元21的配置和操作，但在本实施例中，写策略单元21执行延迟处理以实现EFM信号的调整，即在波形调整前的激光器驱动脉冲。

激光驱动器18把已作为写数据WDATA提供的激光器驱动脉冲提供给激光二极管4以驱动它发射激光束。利用发射的激光束在光盘90上形成相应于EFM信号的坑(如相变坑或染料变化坑)。

APC(自动功率控制)电路19是一个不考虑温度等而把激光器输出功率控制为常数并且同时根据用于监控的光检测器12的输出监控激光输出功率的电路。激光输出功率的目标值由系统控制器10施加，并且激光驱动器18被控制以使激光输出功率的电平保持在该目标值。

伺服处理器14根据诸如来自RF放大器9的聚焦误差信号FE和跟踪误差信号TE以及来自编码/解码单元12或地址解码器23的主轴误差信号SPE产生各种伺服驱动信号以用于聚焦、跟踪、进给和主轴驱动，从而执行伺服操作。

具体来说，相应于聚焦误差信号FE和跟踪误差信号TE分别产生聚焦驱动信号FD和跟踪驱动信号TD，并提供给双轴驱动器16。双轴驱动器16激励拾取装置1中的双轴机构3的聚焦线圈和跟踪线圈。因此，跟踪伺服回路和聚焦伺服回路由拾取装置1、RF放大器9、伺服处理器14、双轴驱动器16和双轴机构3形成。

另外，通过响应来自系统控制器10的轨迹转移命令，跟踪伺服回路被关闭且转移驱动信号输出到双轴驱动器16，以执行轨迹转移操作。

而且，伺服处理器14产生相应于主轴误差信号SPE的主轴驱动信号并把该主轴驱动信号提供给主轴马达驱动器17。主轴马达驱动器17施加诸如相应于主轴驱动信号的3-相驱动信号，从而使主轴马达6以CLV或CAV旋转。另外，伺服处理器14产生相应于由系统控制器10提供的主轴突跳/制动控制信号的主轴驱动信号，从而使主轴马达驱动器17执行主轴马达6的各种操作，如启动、停止、加速和减速。

而且，伺服处理器14根据进给误差信号产生进给驱动信号，且随后把进给驱动信号提供给进给驱动器15，其中进给误差信号是通过系统控制器10等进行存取执行控制而获得的以作为诸如跟踪误差信号TE的低值域分量。进给驱动器15根据进给驱动信号驱动进给机构8。尽管未示出，但进给机构8包括支撑拾取装置1的主轴承、进给马达、传输齿轮。拾取装置1所希望的滑动由进给驱动器15根据进给驱动信号驱动进给马达8而执行。

伺服系统和写/重现系统的上述各种操作由微机构建的系统控制器10控制。

系统控制器10根据主计算机80提供的命令执行各种处理。

例如，当请求传送光盘90上记录的一些数据的读出命令是由主计算机80提供时，查找操作控制首先利用作为目标的指定地址来执行。换言之，在查找命令指定的地址被设置为目标时，系统控制器10指示伺服处理器14执行拾取装置1的存取操作。

之后，系统控制器10执行把指定数据区中的数据传送到主计算机80所需的操作控制。具体来说，系统控制器10通过执行诸如从光盘90中读取数据、将其解码并缓冲解码数据的操作来传送请求的数据。

另外，当主计算机80发出写命令时，系统控制器10首先移动拾取装置1至写入了数据的地址。接着，系统控制器10指示编码/解码单元12对从主计算机80传送的数据执行上述编码处理，从而产生EFM信号。

接着，如上所述，来自写策略单元21的写数据WDATA提供给激光驱动器18以执行数据写入。2．写策略单元的配置和延迟处理

图2示出了光盘驱动器的写策略单元21的配置，用于在写操作中调整激光器驱动脉冲。

如图2所示，写策略单元21包括EFM信号分解电路30、延迟部分31-1至31-n、EFM信号合成电路32、矩阵寄存器33、基准时钟发生器34、PLL电路35、分频器36和测量电路37。举例来说，这些元件可结合在一个单片芯片IC中。

基准时钟发生器34通过石英振荡器产生基准时钟CKr，该时钟CKr用作EFM信号处理的基准。为了便于描述，假设基准时钟CKr具有如34.5MHz的频率。

PLL电路35产生与基准时钟CKr同步的PLL时钟CKp并且具有的频率是基准时钟CKr的预定倍数。为了便于描述，假定PLL电路35产生的PLL时钟CKp的频率为基准时钟CKr的四倍，即138MHz。

分频器36分割PLL时钟CKp的频率并产生具有EMF频率的时钟，即具有相应于EFM信号的1T周期时钟的时钟CK1T。

由分频器36执行的分频比根据要执行的写速率而可变设置。例如，在一倍速写入时，时钟CK1T=4.3MHz是通过1/32的比率进行分频而产生的。在二倍速写入时，时钟CK1T=8.6MHz是通过1/16的比率进行分频而产生的。在四倍速写入时，时钟CK1T=17.25MHz是通过1/8的比率进行分频而产生的。在八倍速写入时，时钟CK1=34.5MHz是通过1/4的比率进行分频而产生的。

n个延迟部分31-1至31-n在写策略单元21中形成。这些延迟部分包括相应的移位寄存器SR(SR1,……,SRn)和延迟块DB(DB1,……,DBn)。

图3详细示出延迟部分31-1至31-n的配置。如图所示，每个延迟块DB1,……,DBn包括由m级延迟门(42-1,……,42-m)构成的延迟线和一个选择器41。这里的“m”假定为40。换言之，延迟线由40个延迟门形成。随后将描述形成40级延迟门的原因。

选择器41选择延迟线的一个抽头来改变延迟块DB的延迟时间。

参考图2，由图1所示的编码/解码单元12提供的EFM信号提供给FEM信号分解电路30。EFM信号分解电路30通过该EFM信号产生EFM1至EFMn的n个信号并把它们提供给延迟部分31-1至31-n。这里的“数字n”表示相应于在时基方向上调整的激光器驱动脉冲的点数的数值。这些点相应于诸如由图14的标记O所示的点。换言之，EFM信号分解电路30产生n个信号EFM1至EFMn，这些信号是通过在激光器驱动脉冲的每个上升沿和下降沿的点分解EFM信号得到的，以用于在时基方向上进行调整，从而允许延迟部分31-1至31-n单独执行延迟处理。

PLL时钟CKp提供给延迟部分31-1至31-n的每个移位寄存器SR1,……,SRn，以使延迟处理(脉冲移位)能够以PLL时钟CKp为单位精确地以任意希望的时钟数来执行。如上所述，假定PLL时钟CKp的频率是138MHz，则每个移位寄存器SR1,……,SRn能以相应于PLL时钟CKp的一个周期的周期为单位，即以7毫微秒为单位精确执行延迟处理。

用于以可变方式调整各个延迟时间的移位量控制信号SF1,……,SFn也可从矩阵寄存器33提供给移位寄存器SR1,……,SRn。

移位寄存器SR1,……,SRn通过根据移位量控制信号SF1,……,SFn移位(延迟)信号EFM1,……,EFMn产生信号EFM1SRo,……,EFMnSRo，并把产生的信号分别提供给下一级的延迟块DB1,……,DBn。

矩阵寄存器33把选择信号SL1,……,SLn提供给延迟块DB1,……,DBn，如图3所示，这些延迟块通过使用延迟线而在延迟部分31-1至31-n中形成。具体来说，如图3所示，选择信号SL1,……,SLn提供给延迟块DB1,……,DBn中的相应选择器41，以选择由选择信号SL1,……,SLn指定的抽头并输出相应的延迟信号。

延迟块DB1,……,DBn构成的每个延迟块都能在PLL时钟CKp的至少一个周期(在本实施例中是7毫微秒)以更小的时间单位来改变延迟时间。例如，每个延迟块可以在1-6毫微秒的范围内以1毫微秒为单位改变延迟时间。每个选择信号SL1,……,SLn均指定相应于1-6毫微秒的抽头值之一。

通过延迟块DB1,……,DBn延迟的信号EFM1DBo,……,EFMnDBo在EFM信号合成电路32中合成。换言之，EFM信号合成电路32产生并输出合成的EFM信号EFMo，它具有相对于原始EFM信号波形而在时基方向上调整的波形。合成的EFM信号EFMo提供应用于激光驱动器15的激光器驱动脉冲。

由上述延迟部分31-1至31-n中的延迟块DB1,……,DBn和移位寄存器SR1,……,SRn提供的各个延迟时间通过矩阵寄存器33提供的移位量控制信号SF1,……,SFn和选择信号SL1,……,SLn进行控制。矩阵寄存器33根据FEM信号分解电路30提供的信息DLp产生移位量控制信号SF1,……,SFn和选择信号SL1,……,SLn。

信息DLP在此是表示将被记录的坑的长度和刚好在该坑之前的平台的长度的信息，这些坑和平台作为EFM信号的电平提供。

图4示出了矩阵寄存器33的详细配置。

如图4所示，矩阵寄存器33包括分别相应于延迟部分31-1至31-n的EFM1矩阵33-1、EFM2矩阵33-2,……,EFMn矩阵33-n。

在每个EFM1矩阵31-1、EFM2矩阵33-2,……,EFMn矩阵33-n中都形成移位寄存器矩阵和延迟块矩阵。

来看EFM1矩阵31-1，它包括相应于延迟部分31-1的移位寄存器SR1的移位寄存器矩阵和相应于延迟部分31-1的延迟块DB1的延迟块矩阵。

移位寄存器矩阵被构建为范围从3T至11T的坑长度和同样范围3T至11T的平台长度的组合的一个矩阵，并且存储相应于坑长度和平台长度的组合的移位量。换言之，移位寄存器矩阵存储表示EFM1信号将被移位多少个PLL时钟CKp的值。

另外，延迟块矩阵被构建为范围从3T至11T的坑长度和同样范围3T至11T的平台长度的组合的一个矩阵，并且存储相应于坑长度和平台长度的组合的延迟量。在本实施例中，延迟块矩阵存储表示延迟量的值，即诸如以1毫微秒为单位的延迟块DB1的延迟时间。

尽管未示出，但是同样，EFM2矩阵33-2,……,EFMn矩阵33-n包括分别相应于移位寄存器SR2,……,SRn和延迟块DB2,……,DBn的移位寄存器矩阵和延迟块矩阵。

另外，矩阵寄存器33包括测量结果寄存器33-R，用于存储在每个延迟块DB1,……,DBn中相应于1毫微秒有多少个延迟线的抽头。在这个寄存器中存储的值根据下述测量电路37的测量结果而定。

存储在每个移位寄存器矩阵和每个延迟块矩阵中的值由系统控制器10写入。具体来说，系统控制器10根据诸如1-至8-或12-倍速的写速率、光盘90的类型和特性等设置来更新在每个移位寄存器矩阵和每个延迟块矩阵中存储的值。

根据各种情况应当存储的这些值可预先存储在系统控制器10或非易失存储器(未示出)中。

根据来自FEM信号分解电路30的信息DLp，具有上述配置的矩阵寄存器33从每个移位寄存器矩阵和每个延迟块矩阵中读值，即，读取将被记录的坑的长度(3T-11T)和刚好在该坑之前的平台的长度(3T-11T)的组合，并把读出的值作为移位量控制信号SF1,……,SFn和选择信号SL1,……,SLn输出。

在这方面，存储在每个延迟块矩阵中的值表示延迟时间量，并且延迟时间和抽头数之间的相互关系并不总是固定的，因为延迟线具有延迟时间的差异。另一方面，由于写策略单元21由一个单个芯片IC组成，所以可认为在延迟块DB1,……,DBn的延迟线间没有差异，即延迟线具有相同的特性。因此，在本实施例中，通过测量电路37的操作来测量延迟块的特性，并且要存储在测量结果寄存器33-R中的值来自该测量的结果，这将在随后详细描述。

通过在测量结果寄存器33-R中存储的表示相应于1毫微秒有多少个延迟线抽头的值，每个选择信号SL1,……,SLn的值，即由每个选择器41选择的抽头数通过延迟块矩阵的值与存储在测量结果寄存器33-R中的值相乘而得到。

例如，当测量结果寄存器33-R存储的值为4，即1毫微秒=4个抽头，并且3毫微秒的值是通过基于信息DLp提供的坑和平台组合的延迟块矩阵而得到的时候，选择信号SL可作为指定4×3=12个抽头的值而给出。

下面参考图5和6将描述通过具有上述配置的写策略单元21调整EFM信号(激光器驱动脉冲)波形的操作。

图5(a)和5(b)分别表示诸如34.5MHz的基准时钟CKr和诸如138MHz的PLL时钟CKp。

结合提供图5(c)所示的具有相应于3T坑和3T平台的电平的EFM信号的情况，下面将描述波形调整，即延迟操作。

但是，为了简化描述，假定FEM信号分解电路30把EFM信号分解为信号EFM1和EFM2。

在这种情况下，举例来说，用于调整EFM信号上升沿的图5(d)所示信号EFM1和用于调整EFM信号下降沿的图5(f)所示信号EFM2分别提供给延迟部分31-1和31-2，从而在时基方向上调整EFM信号(激光器驱动脉冲)的上升沿和下降沿。这种情况所表示的例子是在时基方向上在图14(b)所示的每个激光器驱动脉冲的两个点调整EFM信号。

当使用通过图14(b)和14(c)所示两个脉冲彼此组合得到的图14(d)所示的这种激光器驱动脉冲时，在时基方向上，EFM信号在每个激光器驱动脉冲的总共四个点上，即在图14(b)所示的两个点和图14(c)所示的两个点上被调整。在这种情况下，FEM信号分解电路30把EFM信号分解为四个信号EFM1至EFM4，它们分别在延迟部分31-1至31-4中经过了延迟处理。

而且，当使用图14(e)所示的这种称作脉冲串的激光器驱动脉冲时，在时基方向上，EFM信号在总共六个点上，即在第一脉冲的前后沿、最后脉冲的前后沿、和中间脉冲的前后沿被调整。因而，在这种情况下，FEM信号分解电路30把EFM信号分解为六个信号EFM1至EFM6，它们分别在延迟部分31-1至31-6中经过了延迟处理。

图5(d)所示的信号EFM1首先在延迟部分31-1的移位寄存器SR1中被延迟。移位寄存器SR1能以PLL时钟CKp为单位延迟信号EFM1。具体来说，如图5(e)的“延迟量可调范围”所示，以PLL时钟CKp为单位，在时基上延迟时间可被设置的范围是信号EFM1位于-0.5T至+0.5T的范围内。

换言之，延迟量可调范围以PLL时钟CKp为单位来设置，以使移位量可由0至7个时钟的任意之一个来提供。这个移位量由来自矩阵寄存器33的移位量控制信号SF1控制。

另外，图5(f)的信号EFM2首先在延迟部分31-2的移位寄存器SR1中延迟。移位寄存器SR2同样能以PLL时钟CKp为单位延迟该信号EFM2。具体来说，如图5(g)的“延迟量可调范围”所示，以PLL时钟CKp为单位，在时基上可把信号EFM2的下降沿设置在-0.5T至+0.5T的范围内。

延迟量可调范围内的移位量可由来自矩阵寄存器33的移位量控制信号SF1控制。

这里假设从移位寄存器SR1输出的信号EFM1SRo的上升沿被延迟到图5(e)的(ⅰ)所示的定时。此信号EFM1SRo随后提供给延迟块DB1。

延迟块DB1延迟该信号EFM1SRo的延迟时间是由来自矩阵寄存器33的选择信号SL1控制的，而且延迟块DB1输出延迟信号EFM1DBo。

相应地，图5(d)所示信号EFM1的上升沿定时从如图5(h)所示的信号EFM1DBo的上升沿定时延迟由移位寄存器SR1给出的延迟时间DLp和延迟块DB1给出的延迟时间DLd之和的时间。

而且，这里假设从移位寄存器SR2输出的信号EFM2SRo的下降沿被延迟至图5(g)中(ⅱ)所示的定时。接着，此信号EFM2SRo通过延迟时钟DB2延迟由来自矩阵寄存器33的选择信号SL2控制的延迟时间，并作为延迟信号EFM2DBo输出。

相应地，图5(f)所示信号EFM2的下降沿定时从如图5(ⅰ)所示的信号EFM2DBo的下降沿定时延由移位寄存器SR2给出的延迟时间DLp和延迟块DB2给出延迟时间DLd之和的时间。

延迟块DB1执行图6所示的延迟操作。图6(a)和6(b)以放大比例分别表示图5(a)的基准时钟CKr和图5(b)的PLL时钟CKp。

如上所述，由移位寄存器SR1给出的延迟时间是以约7毫微秒为单位的。如图6(c)和6(d)所示，现在假设已经由移位寄存器SR1将延迟了一个PLL时钟即约7毫微秒的信号EFM1SRo提供给延迟块DB1，那么在接着的PLL时钟周期中，希望的延迟时间从图6(e)至6(j)所示的六个值之间以1毫微秒为单位进行选择，从而从延迟块DB1中输出延迟信号EFM1DBo。在延迟块DB1中的延迟时间的这种选择，即选择器41选择抽头是由来自矩阵寄存器33的选择信号SL1控制的。

延迟块DB2也以上述类似方式执行延迟操作。

举例来说，图5(h)和5(ⅰ)所示的已由延迟部分31-1和31-2处理的信号EFM1DBo、EFM2DBo随后提供给EFM信号合成电路32。EFM信号合成电路32通过计算均提供给它的信号EFM1DBo和EFM2DBo的逻辑乘积来合成并产生图5(j)所示的信号EFMo。与图5(c)所示的EFM信号相比，信号EFMo在时基方向上具有调整的波形，并作为激光器驱动脉冲提供给激光驱动器18。

而且，如上所述，通过为EFM信号在时基方向上的调整所进行的延迟处理而给出的延迟时间根据将被记录的坑的长度和刚好在该坑之前的平台的长度之间的相互关系来控制。因此，在考虑记录层的热累积和导热性的情况下，利用如此获得的激光器驱动脉冲驱动激光二极管4可适当形成每个坑。

另外，在本实施例中，移位寄存器SR以诸如7毫微秒为单位执行延迟处理，并且延迟块DB以诸如1毫微秒为单位执行延迟处理。因而，结合图5举例来说，当基准时钟和PLL时钟具有上述的频率关系时，移位寄存器SR最大可提供约50毫微秒的延迟，而延迟块DB可提供最小1毫微秒的延迟。此外，在非常大范围内的延迟控制可由能够容易实现的一种电路配置来执行。

因此，举例来说，当本实施例应用于适合于诸如1-至8-或12-倍速的大范围的写速率的光盘驱动器时，可在时基方向上以适用于任何写速率的方式高精确度地实现EFM信号的控制。换言之，本实施例适用于以高速率和高密度把数据写入光盘中的系统。

而且，由于延迟块DB1,……,DBn内置于一个IC中，即，由于没有使用外部延迟线，所以不再需要延迟线的各个抽头的输入/输出脚，这样的优点在于大大减小IC输入/输出脚数。

延迟线随温度变化而呈现较大的特性变化。但在本实施例中，由于在第一级中的延迟处理由移位寄存器SR1,……,SRn执行以用于以高速PLL时钟延迟EFM信号，所以可确保至少相应于PLL时钟CKp的分辨率的精确度。这样产生的另一个优点是延迟线不易因温度变化而引起特性变化。

每个延迟块DB1,……,DBn均具有m个延迟门42-1,……,42-m，并且如上所述，数字m可以是诸如40。尽管实例仅采用了40级的延迟线，但在本实施例中使用40级的原因如下。

如上所述，假设PLL时钟CKp的频率是138MHz并且延迟时间由移位寄存器SR1,……,SRn以7毫微秒为单位获得，每个延迟块DB1,……,DBn均要求能在7毫微秒的周期内以1毫微秒为单位延迟EFM信号。这要求整个延迟线至少获得6毫微秒的延迟时间。

在此假设采用了能够提供3毫微秒延迟时间的延迟门，那么必须使用20级延迟门来形成一个延迟线以获得整个6毫微秒的延迟时间。

但据认为在IC中的延迟门的延迟时间在-50％至180％的范围内变化。

换言之，必须考虑，即使采用了能够提供3毫微秒延迟时间的延迟门，实际获得的延迟时间也是在0.15毫微秒至0.54毫微秒范围内的某个值。

因此，在最差的情况下，一个延迟门仅提供0.15毫微秒的延迟时间。为了在最差情况下整个获得6毫微秒的延迟时间，则需要40级的延迟门。

这就是在本实施例的例子中为什么使用包括40级延迟门的延迟线的原因。

当然，所需的级数因各种条件如一个延迟门的延迟时间的选择、时钟频率和光盘驱动器的最大写速率而不同。在各个条件下，延迟块的设计可考虑延迟门延迟时间的上述差异。

考虑延迟门延迟时间的差异的必要性意味着实际上并不知应当选择哪个抽头以获得诸如1毫微秒的延迟时间。

因此，在本实施例中，测量电路37测量延迟块DB的特性，根据测量结果确定相应于1毫微秒延迟时间的抽头数，并把该抽头数存储到矩阵寄存器33的测量结果寄存器33-R中。由于延迟块DB1,……,DBn在一个单个芯片IC中形成，所以可认为它们具有基本上相同的特性。相应地，存储在测量结果寄存器33-R中的信息可由延迟块DB1,……,DBn共同使用。3．测量电路的配置和测量处理

图7所示为用于测量延迟块DB1,……,DBn特性的测量电路37的配置。

图7所示测量电路37具有的电路配置是，图2所示的多个延迟块(DB1,……,DBn)被串联以用于测量它们的特性。

在图7中，除了延迟块DB1,……,DBn之外的元件构成测量电路37。具体来说，测量电路37包括定序器51、脉冲发生器52、脉冲检测器53、开关54-1，……,54-n和开关55-1,……,55-n。

基准时钟CKr与图2所示用于产生信号EFM1,EFM2,……,EFMn的时钟相同。基准时钟CKr被提供给定序器51、脉冲发生器52、和脉冲检测器53。

定序器51由基准时钟CKr操作并控制整个测量电路37。

脉冲发生器52通过响应来自定序器51的触发信号产生信号脉冲P1。

开关55-1,……,55-n用于选择来自脉冲发生器52的单脉冲或来自移位寄存器SR1,……,SRn的信号EFM1SRo,……,EFMnSRo以作为延迟块DB1,……,DBn的上游级。换言之，在正常写操作期间，开关55-1,……,55-n全部处于连接它们的N端的状态，从而提供图2所示的电路配置。

另一方面，当测量电路37执行测量操作时，开关55-1,……,55-n全部处于连接它们的C端的状态，从而延迟块DB1,……,DBn被串联且与图2所示电路配置断开。而且，这种状态允许来自脉冲发生器52的单脉冲提供给串联的所有延迟块DB1,……,DBn。

开关54-1,……,54-n用于有选择地把从定序器51输出的选择信号SLc和从矩阵寄存器33输出的选择信号SL1,……,SLn提供给延迟块DB1,……,DBn。

在正常写操作期间，开关54-1,……,54-n全部处于连接它们的N端的状态，从而选择信号SL1,……,SLn分别提供给延迟块DB1,……,DBn，其中选择信号SL1,……,SLn由上述结合图2的矩阵寄存器33输出。

另一方面，当测量电路37执行测量操作时，开关54-1,……,54-n全部处于连接它们的C端的状态。结果，定序器51输出的选择信号SLc提供给所有的延迟块DB1,……,DBn。

在测量操作中，由于来自定序器51的一个选择信号SLc提供给所有的延迟块DB1,……,DBn，所以在每个延迟块DB1,……,DBn中选择相应于相同抽头数的输出。因此，所有的延迟块DB1,……,DBn总是以相同的延迟值延迟单脉冲P2。已经经过串联的延迟块DB1,……,DBn的单脉冲P2提供给了脉冲检测器53。

每个延迟块DB1,……,DBn提供相同的延迟时间。所以，一个延迟块DB提供的延迟值基本上等于串联的延迟块DB1,……,DBn的总延迟值(通过脉冲发生器产生单脉冲的定时到单脉冲输入脉冲检测器的定时的经过的时间)除以延迟块数而得到的值。

接着，定序器51逐一改变选择信号SLc的值以使在每个延迟块DB1,……,DBn中选择的抽头数以0,1,2,3的顺序增加至最大抽头数。

脉冲检测器53是用于检测单脉冲P2的变化点的电路，其中单脉冲P2通过脉冲发生器52输出的单脉冲P1经过多个延迟块之后产生。输入了脉冲P2的脉冲检测器53的输入部分是一种双缓冲器结构，包括两级触发器，用于解决亚稳定性。从双缓冲器结构的触发器输出的脉冲P3提供给定序器51。

定序器51、脉冲发生器52和脉冲检测器53均以基准时钟的精确度进行操作，因而与延迟块DB1,……,DBn操作中的波动相比，由于环境温度、源电压、与批次有关的特性等的差异引起的这些元件操作的波动在实际中小到可以忽略。

下面参考图8和图9至12将描述具有上述配置的测量电路37的测量操作。

图8是表示定序器51的操作流程图。首先将在总的方面描述图8所示的序列，接着将详细描述根据图8所示序列的操作。

图8中的STATUS1至STATUS6表示处理周期，每个都相应于基准时钟CKr一个周期的持续时间。

当开始用于测量延迟块DB的特性的序列时，在STATUS0，定序器51首先把用于存储测量结果的寄存器A初始化为0且还把选择信号SLc初始化为0。换言之，指定给延迟块DB1,……,DBn的抽头级数设置为“0”(第一抽头)。

接着在STATUS1，定序器51指示脉冲发生器52产生脉冲P1。

在STATUS2，定序器使脉冲发生器52的输出为“0”。通过STATUS1和2中的处理，相应于一个基准时钟周期的单脉冲P1由脉冲发生器52输出。单脉冲P1通过串联的延迟块DB1,……,DBn作为脉冲P2输出到脉冲检测器53。

在STATUS3，定序器51不执行操作。在STATUS3的周期中，脉冲检测器53的双缓冲器结构中的第一级的触发器在基准时钟CKr的上升沿对脉冲P2取样。

之后，在STATUS4的周期中，脉冲检测器53的双缓冲器结构中的后一级的触发器取样并从双缓冲器结构中的第一级的触发器输出一个输出信号。这个输出信号是脉冲P3。通过STATUS4中的处理，定序器51确定脉冲P3的值(“0”或“1”)。

如果在STATUS4中脉冲P3是“0”，则定序器51在STATUS5增加选择信号SLc的值，随后在下一个基准时钟CKr的定时返回到STATUS1。

此外，在STATUS1至STATUS5的回路中，该处理被重复执行，同时在每个延迟块DB1,……,DBn中选择的抽头按顺序变化。首先，由于设置了选择信号SLc=0，所以STATUS1至STATUS4的处理在每个延迟块DB1,……,DBn选择第一抽头的状态下执行。接着，选择信号SLc=0被设置并且STATUS1至STATUS4的处理在每个延迟块DB1,……,DBn选择第二抽头的状态下执行。

重复上述处理，直到在STATUS4检测到脉冲P3=“1”。

在STATUS4，如果定序器51的某个时刻确定脉冲P3=“1”，则该处理脱离STATUS1至STATUS4的回路并前进到STATUS6，在STATUS6，在该时刻选择的值，即由选择信号SLc在该时刻选择的抽头数作为测量值存储在寄存器A中，从而结束一系列测量操作。

下面将详细描述前述的测量处理。

图9表示从STATUS0的序列开始直到该序列第一次到达STATUS5为止的周期。图9(a)表示基准时钟CKr。

如上所述在STATUS0执行初始化之后，通过图9(b)所示的STATUS1和STATUS2的处理，单脉冲P1从脉冲发生器52中输出。

此时，由于在每个延迟块DB1,……,DBn中通过选择信号SLc选择了第一抽头，所以如图9(c)所示，通过串联延迟块DB1,……,DBn获得的脉冲P2与脉冲P1相比具有微小的延迟时间DLs。

脉冲P2由输出图9(d)所示脉冲的上述脉冲检测器53中的第一级的触发器锁定。这个脉冲接着由输出图9(e)所示脉冲的后一级的触发器锁定。这个脉冲作为脉冲P3提供给定序器51。

在STATUS4的周期中，定序器51确定图9(e)所示脉冲P3的值。由图9(e)可见，此时的结果是脉冲P3=“0”。

因而，定序器51在STATUS5增加选择信号SLc的值，并移到STATUS1。

图10表示从STATUS5移到STATUS1之后的处理。需要指出的是，图10中的STATUS(5)表示前面的STATUS5(即图9中的STATUS5)。

如图10所示，通过图10(b)所示的STATUS1和2中的处理，单脉冲P1从脉冲发生器52中输出。

此时，由于选择信号SLc在每个延迟块DB1,……,DBn中选择了第二抽头，所以通过串联延迟块DB1,……,DBn获得的脉冲P2具有图10(c)所示的稍微延长的延迟时间DLs。

脉冲P2由输出图10(d)所示脉冲的脉冲检测器53中的第一级的触发器锁定。这个脉冲接着由输出图10(e)所示脉冲P3到定序器51的后一级的触发器锁定。

在STATUS4的周期中，定序器51确定图10(e)所示脉冲P3的值。同样，此时的结果是脉冲P3=“0”。

因而，定序器51在STATUS5增加选择信号SLc的值，并移到STATUS1。

STATUS1到STATUS5的回路以类似的方式被重复。图11示出了在选择信号SLc选择第x个抽头状态下的STATUS1之后的一个周期。由图11(b)和11(c)所示，延迟时间DLs变得较长，但图11(e)所示脉冲P3在STATUS4仍保持不变。因而此时，定序器51同样在STATUS5增加选择信号SLc的值，并移到STATUS1。

之后，如图12所示，STATUS1之后的处理在选择信号SLc选择第(x+1)个抽头的状态下执行。从图12(b)和12(c)可以看出，通过延迟块DB1,……,DBn提供的延迟时间DLs进一步加长。在这里，延迟时间DLs比时钟信号CKr的一个周期时间要长。

因而此时，脉冲P2由输出图12(d)所示脉冲的脉冲检测器53中的第一级的触发器锁定。这个脉冲接着由输出图12(e)所示脉冲P3到定序器51的后一级的触发器锁定。

在STATUS4的周期中，定序器51确定图12(e)所示脉冲P3的值并在此时检测脉冲P3=“1”的状态。

相应地，处理前进到STATUS6，在STATUS6，在该时刻的选择信号SLc的值，即相应于第(x+1)个抽头的值存储在寄存器A中，从而结束测量处理。

在上述处理中，尽管延迟块DB1,……,DBn的抽头是在从第一抽头到最大抽头的方向上变化，但该顺序当然可以进行修改以便在从最大抽头到第一抽头的方向上改变抽头时执行测量。

通过上述测量处理，提供大体上相应于基准时钟CKr的一个周期的延迟时间的抽头数被确定为存储在寄存器A中的值。

通过在光盘驱动器制造过程中预先测量和存储的信息中反映如此确定抽头数，可知延迟块DB1,……,DBn的每个抽头的延迟时间，或在当前情况下，即在测量处理的时间相应于1毫微秒延迟的抽头数。

下面将描述在光盘驱动器中事先准备的信息。

为了测量延迟块的每个抽头的变化量，在输入EFM信号到延迟块时逐个变化抽头数，并且此刻的延迟时间的变化量使用示波器测量。利用这个测量，相应于所选值的延迟时间的测量值和延迟块每个抽头的延迟时间的实际值可以彼此相关联。

这种测量考虑了环境温度、电源电压、与批次有关的特性等差异而以类似的方式执行，从而确定在各种条件下相应于所选值的延迟时间的测量值和延迟块每个抽头的延迟时间的实际值之间的相互关系。

也可如此准备表数据，以表示通过上述测量处理获得的测量值和延迟块的每个抽头的实际延迟值之间的相互关系。

接着，延迟块的每级延迟时间根据在某个时刻进行测量处理的结果和事先准备的相关表而定。

假定每级延迟时间是诸如0.25毫微秒，则确定四级可提供1毫微秒的延迟时间。

系统控制器10把如此获得的值存储在矩阵寄存器33的测量结果寄存器33-R中。

因此，在这种情况下，以1毫微秒为间隔的0,1,2,3,4,5和6毫微秒的延迟时间可通过以0,4,8,12,16,20和24的顺序分别改变每个延迟块DB1,……,DBn的所选抽头而提供。

当然，也可以获得不是以1毫微秒为单位的值的延迟时间。在这种情况下，举例来说，通过选择第五个抽头(抽头数=5)来提供1.25毫微秒的延迟时间。

在本实施例的光盘驱动器中，如上所述，矩阵寄存器根据延迟块DB1,……,DBn延迟特性的测量结果设置选择信号SL1,……,SLn。因此，与在当前情况下的延迟块DB1,……,DBn的状态(延迟时间)相匹配，延迟时间的控制能以诸如1毫微秒为单位精确地执行。

上述测量处理和在测量结果寄存器33-R中存储的值根据测量结果进行更新是在适当的时刻执行的，如装盘时，打开电源时，或者是以预定的时间间隔。这样可使每个延迟块DB1,……,DBn总能提供合适的延迟时间，而不必考虑由于温度环境等改变而引起的延迟特性的波动。结果，在时基方向上的EFM信号的波形调整总能以高精确度来执行。

图13示出测量电路37的另一个配置例子。在本例中，延迟块特性仅使用延迟块DB1,……,DBn中的一个DB1测量。尽管在本例中使用的是延迟块DB1，但也可以使用其它任意的延迟块(如DB2)来进行测量。

除了仅使用延迟块DB1而不使用串联的延迟块DB1,……,DBn，以及因此仅使用开关54-1而不使用开关54-1,……,54-n且仅使用开关55-1而不使用开关55-1,……,55-n之外，本例的测量电路37与图7所示测量电路具有相同配置和相同操作方式，所以在此省略对其的详细描述。

图13所示测量电路37表示的例子适用于单脉冲P1的宽度(持续时间)充分小于(通常不大于一半)延迟块DB选择最大抽头数时提供的延迟时间的情况。

此外，当基准时钟CKr的频率高至基准时钟CKr的周期充分小于在最大抽头数时由延迟块DB提供的延迟时间的时候，图13所示测量电路37可以适用。

另一方面，当不能满足这种条件时，最好采用图7所示配置，其中延迟块DB1,……,DBn被串联，以使脉冲P1的宽度相对减小且变得充分小于延迟块的最大延迟时间。

尽管结合一个优选实施例描述了本发明，但光盘驱动器的配置、写策略单元21的配置、时钟频率、激光器驱动脉冲的波形、测量电路37的配置、测量处理方法等并不限于上述例子，而是能以各种方式进行修改。

本发明不仅适用于具有图14(b)、14(d)和14(e)所示波形的激光器驱动脉冲，而且适用于具有其它波形的脉冲。

另外，除了用于把数据写入诸如CD-R和CD-RW光盘的装置外，本发明也可应用于把数据写入称作DVD-R、DVD-RAM、DVD+RW和DVD-RW的其它类光盘中的装置。本发明尤其适用于具有高密度和高速率写能力的写系统中。

Claims

1．一种写装置包括：

激光器装置，用于使用提供给该激光器装置的激光器驱动脉冲照射激光束，并在记录介质上以坑或坑间的平台的形式形成记录数据串；

激光器驱动脉冲发生装置，用于产生相应于记录数据的激光器驱动脉冲；和

波形调整装置，它包括用于利用与激光器驱动脉冲同步的高频时钟延迟激光器驱动脉冲以便以所述高频时钟为单位提供延迟时间的第一延迟电路，用于利用多级延迟门延迟激光器驱动脉冲以提供比所述第一延迟电路提供的延迟时间短的延迟时间的第二延迟电路，和用于可变控制所述第一延迟电路的延迟时间和所述第二延迟电路的延迟时间的延迟时间控制单元，所述波形调整装置延迟由所述激光器驱动脉冲发生装置产生的激光器驱动脉冲的全部或部分波形并把已经在时基方向上调整的激光器驱动脉冲提供给所述激光器装置。

2．根据权利要求1的写装置，其中所述波形调整装置的所述延迟时间控制单元根据将被记录在所述记录介质上的坑的长度和刚好在所述坑之前的平台的长度来设置所述第一延迟电路的延迟时间和所述第二延迟电路的延迟时间。

3．根据权利要求1的写装置，其中所述波形调整装置包括多个延迟部分，每个延迟部分均包括所述第一延迟电路和所述第二延迟电路，并且

多个脉冲通过所述激光器驱动脉冲发生装置产生的激光器驱动脉冲而产生并分别提供给所述延迟部分，而且来自所述延迟部分的输出被合成以便形成提供给所述激光器装置的激光器驱动脉冲。

4．根据权利要求1的写装置，其中所述第一延迟电路和所述第二延迟电路处在一个IC芯片中。

5．根据权利要求1的写装置，还包括测量装置，用于测量所述第二延迟电路中的多级延迟门的特性。

6．根据权利要求5的写装置，其中所述延迟时间控制单元使用通过所述测量装置的测量结果获得的信息控制所述第二延迟电路的延迟时间。

7．根据权利要求3的写装置，还包括用于保存延迟量的寄存器，所述延迟量相应于在所述多个延迟部分中根据坑和平台的长度设置的延迟时间。

8．一种把激光束照射到记录介质上并在所述记录介质上以坑和平台的形式形成记录数据串的方法，所述方法包括步骤：

产生相应于记录数据的激光器驱动脉冲；

利用与激光器驱动脉冲同步的时钟延迟激光器驱动脉冲以便以所述时钟为单位提供第一延迟时间；

利用多级延迟门延迟激光器驱动脉冲以提供比第一延迟时间短的第二延迟时间；

改变第一延迟时间和第二延迟时间以在时基方向上调整激光器驱动脉冲；并且

把调整的激光器驱动脉冲提供给激光器。

9．根据权利要求8的方法，还包括步骤：

把产生的激光器驱动脉冲分成多个脉冲；并且

合成已经延迟了第一延迟时间和第二延迟时间的所述多个脉冲。