CN1306595C - 自动对准金属硅化物制造方法 - Google Patents

自动对准金属硅化物制造方法 Download PDF

Info

Publication number
CN1306595C
CN1306595C CNB031555403A CN03155540A CN1306595C CN 1306595 C CN1306595 C CN 1306595C CN B031555403 A CNB031555403 A CN B031555403A CN 03155540 A CN03155540 A CN 03155540A CN 1306595 C CN1306595 C CN 1306595C
Authority
CN
China
Prior art keywords
metal silicide
layer
area
sacrifice layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031555403A
Other languages
English (en)
Other versions
CN1591829A (zh
Inventor
黄明政
钟祥珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CNB031555403A priority Critical patent/CN1306595C/zh
Publication of CN1591829A publication Critical patent/CN1591829A/zh
Application granted granted Critical
Publication of CN1306595C publication Critical patent/CN1306595C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种自动对准金属硅化物制造方法,其步骤包含提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个MOS晶体管,并且各该MOS晶体管包含有一栅极、源极与漏极,首先于该半导体衬底表面形成一牺牲层覆盖该等MOS晶体管,然后进行一平坦化工艺,以去除部分的该牺牲层,并且暴露各该栅极的顶部表面,再来对该牺牲层进行一微影暨蚀刻工艺(photo-etching process,PEP),以形成一自行对准金属硅化物阻挡层(salicideblock layer)覆盖各该源极与漏极,最后于各该栅极表面形成一自动对准金属硅化物层(salicide layer)。

Description

自动对准金属硅化物制造方法
技术领域
本发明提供一种自动对准金属硅化物制造方法,尤指一种于像素单元区域中晶体管的栅极表面形成一自动对准金属硅化物层的自动对准金属硅化物制造方法。
背景技术
固态影像感测元件,例如电荷耦合装置(charge-coupled device,CCD)以及CMOS影像传感器(CMOS image sensor),是现今常用来作为电子影像的输入装置(input device)。由于CMOS影像传感器是以传统的半导体工艺制作,因此具有制作成本较低以及元件尺寸较小的优点。现有CMOS影像传感器通常包含有一像素单元区域以及一外围电路区,并且该像素单元区域包含有三个MOS晶体管,分别用来作为重置元件(reset MOS)、电流汲取元件(currentsource follower)以及列选择开关(row selector)。
现有CMOS影像传感器的工艺完全与标准半导体元件的CMOS工艺相同,然而随着CMOS工艺线宽缩小至0.25微米,一高性能的CMOS影像传感器的制作受到标准CMOS工艺的限制,其中以自动对准金属硅化物工艺所造成的问题最为显著。根据标准的半导体工艺,一自动对准金属硅化物工艺于晶体管的栅极、源极与漏极表面均形成一金属硅化物层以降低片电阻,进而降低该晶体管的电能消耗以及RC延迟效应。然而,由于形成于源极与漏极表面的该金属硅化物层会导致较大的漏电流(leakage),并且像素单元区域的MOS晶体管包含有一光感测区,因此该漏电流会使得CMOS影像传感器在不受光情形下的暗电流(dark current)增加,进而降低CMOS影像传感器的分辨率(resolution)。
请参考图1至图4,图1至图4为现有一修正后的自动对准金属硅化物工艺的示意图,以于像素单元区域中形成一包含有无金属硅化物层(nonsilicide)的源极与漏极的MOS晶体管。如图1所示,一CMOS影像传感器10包含有多个MOS晶体管14分别形成于一半导体衬底12表面的一像素单元区域13与一外围电路区域15,并且各MOS晶体管14包含有一栅极16、一源极18与一漏极20。现有工艺先于半导体衬底12表面形成一氧化物层24覆盖各MOS晶体管14,以及形成一有机材料层24。然后如图2所示,对有机材料层24进行一回蚀刻工艺,以去除部分的有机材料层24直至暴露各栅极16顶部表面上的氧化物层22,接着进行一蚀刻工艺以去除暴露的部分氧化物层22。
如图3所示,完全去除半导体衬底12表面残留的有机材料层24,然后对残留的氧化物层22进行一微影暨蚀刻工艺,以形成一保护氧化层(resistprotection oxide,RPO)26覆盖像素单元区域13中晶体管14的源极18与漏极20表面。最后如图4所示,于半导体衬底12表面形成一由钴(cobalt,Co)、钛(titanium,Ti)、镍(nickel,Ni)或钼(molybdenum,Mo)所构成的金属层(未显示于图4)并且进行一快速热处理工艺,以于外围电路区域15中MOS晶体管14的栅极16、源极18与漏极20表面形成一自动对准金属硅化物层(salicidelayer)28,而像素单元区域13中晶体管14的源极18与漏极20表面覆盖有保护氧化层26,因此仅于栅极16表面形成一自动对准金属硅化物层28。
上述的工艺方法利用一回蚀刻工艺控制残留的有机材料层24厚度,以暴露并且去除各栅极16顶部表面的氧化物层22,然而各MOS晶体管14使得半导体衬底12表面呈现高低起伏的陡峭形貌(severe topography),使得有机材料层24也具有一不平坦的表面,因此该工艺方法不易藉由回蚀刻工艺准确地控制残留的有机材料层24厚度,进而可能使得各栅极16顶部表面的氧化物层22去除不完全,影响后续自动对准金属硅化物层28的形成。
发明内容
本发明的主要目的在于提供一种于像素单元区域的MOS晶体管栅极表面形成一自动对准金属硅化物层的自动对准金属硅化物制造方法,以解决上述现有技术的问题。
本发明提供一种自动对准金属硅化物制造方法,其步骤包含提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个MOS晶体管,并且各该MOS晶体管包含有一栅极、源极与漏极,首先于该半导体衬底表面形成一牺牲层覆盖该等MOS晶体管,然后进行一平坦化工艺,以去除部分的该牺牲层,并且暴露各该栅极的顶部表面,再来对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层(salicide block layer)覆盖各该源极与漏极,最后于各该栅极表面形成一自动对准金属硅化物层(salicide layer)。
本发明另提供一种自动对准金属硅化物制造方法,其包含有下列步骤:提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极;于该半导体衬底表面形成一牺牲层覆盖该等金属氧化物半导体晶体管;进行一平坦化工艺,以使该牺牲层具有一平坦表面;进行一回蚀刻工艺,以去除部分的该牺牲层直至暴露各该栅极的顶部表面;对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖各该源极以及漏极;于该半导体衬底表面形成一金属层,并且该金属层覆盖各该栅极表面;以及进行一快速热处理工艺,以于各该栅极表面形成一自动对准金属硅化物层。
本发明还提供一种自动对准金属硅化物制造方法,其包含有下列步骤:提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极;于该半导体衬底表面形成一牺牲层覆盖该等金属氧化物半导体晶体管;进行一平坦化工艺,以去除部分的该牺牲层直至暴露各该栅极的顶保护层;进行一回蚀刻工艺,以去除该顶保护层;对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖各该源极以及漏极;于该半导体衬底表面形成一金属层,并且该金属层覆盖各该栅极表面;以及进行一快速热处理工艺,以于各该栅极表面形成一自动对准金属硅化物层。
本发明提供一种自动对准金属硅化物制造方法,以于CMOS影像传感器的像素单元区域中MOS晶体管的栅极表面形成一自动对准金属硅化物层。相较于现有自动对准金属硅化物工艺,本发明的工艺方法可以避免于像素单元区域中MOS晶体管的源极与漏极表面形成一自动对准金属硅化物层,进而改善一较大漏电流所造成的CMOS影像传感器分辨率降低的问题。此外,本发明方法利用一平坦化工艺去除部分覆盖MOS晶体管的牺牲层,以暴露各栅极的顶部表面,或者先利用该平坦化工艺以使得该牺牲层具有一平坦表面,然后利用一回蚀刻工艺去除部分的该牺牲层,因此可以避免现有工艺无法准确地控制残留的有机材料层厚度,而发生栅极顶部表面的氧化物层去除不完全的问题,进而影响后续自动对准金属硅化物层的形成。
附图说明
图1至图4为现有一自动对准金属硅化物工艺的示意图;
图5至图9为本发明第一实施例的自动对准金属硅化物工艺的示意图;
图10至图14为本发明第二实施例的自动对准金属硅化物工艺的示意图。
附图标记说明
10       CMOS影像传感器          12         半导体衬底
13       像素单元区域            15         外围电路区域
14       MOS晶体管               16         栅极
18       源极                    20         漏极
22       氧化物层                24         有机材料层
26       保护氧化层              28         自动对准金属硅化物层
50、100  CMOS影像传感器          52、102    半导体衬底
53、103  像素单元区域            55、105    外围电路区域
54、104  MOS晶体管               56、106    栅极
58、108  源极                    60、110    漏极
62、112  牺牲层                  107        顶保护层
64、114  自行对准金属硅化物阻挡层
66、116  自动对准金属硅化物层
具体实施方式
请参考图5至图9,图5至图9为本发明第一实施例的自动对准金属硅化物工艺的示意图。如图5所示,一CMOS影像传感器50包含有多个MOS晶体管54分别形成于一半导体衬底52表面的一像素单元区域53与一外围电路区域55,并且各MOS晶体管54包含有一栅极56、一源极58与一漏极60。本发明工艺先于半导体衬底52表面形成一由原硅酸四乙酯(tetra-ethyl-ortho-silicate,TEOS)构成的牺牲层62覆盖各MOS晶体管54,然后如图6所示,对牺牲层62进行一平坦化工艺,例如一化学机械抛光(chemical mechanical polish,CMP)工艺,以使得牺牲层62具有一平坦表面,接着如图7所示,对牺牲层62进行一回蚀刻工艺,并且藉由蚀刻选择比或是蚀刻时间设定以去除部分的牺牲层62,直至暴露各MOS晶体管54的栅极56顶部表面。然而上述步骤也可以直接以该平坦化工艺去除部分的牺牲层62,直至暴露各MOS晶体管54的栅极56顶部表面,而省去该回蚀刻工艺步骤。
图8所示,对残留的牺牲层62进行一微影暨蚀刻工艺(photo-etchingprocess,PEP),以形成一自行对准金属硅化物阻挡层(salicide block layer,SAB)64覆盖像素单元区域53中MOS晶体管54的源极58以及漏极60。最后如图8所示,于半导体衬底52表面形成一由钴(cobalt,Co)、钛(titanium,Ti)、镍(nickel,Ni)或钼(molybdenum,Mo)所构成的金属层(未显示),并且该金属层覆盖像素单元区域53中MOS晶体管54的栅极56表面,同时覆盖外围电路区55中MOS晶体管54的栅极56与源极58、漏极60表面,接着进行一快速热处理工艺,以使该金属层与硅原子发生反应,因此于像素单元区域53中MOS晶体管54的栅极56表面形成一自动对准金属硅化物层(salicidelayer)66,并且同时于外围电路区53中M0S晶体管54的栅极56与源极58、漏极60表面形成自动对准金属硅化物层66。
请参考图10至图14,图10至图14为本发明第二实施例的自动对准金属硅化物工艺的示意图。如图10所示,一CMOS影像传感器100包含有多个MOS晶体管104分别形成于一半导体衬底102表面的一像素单元区域103与一外围电路区域105,并且各MOS晶体管104包含有一栅极106、一源极108与一漏极110。本发明工艺先于半导体衬底102表面形成一由原硅酸四乙酯(tetra-ethyl-ortho-silicate,TEOS)构成的牺牲层112覆盖各MOS晶体管104,然后如图11所示,对牺牲层112进行一平坦化工艺,例如一化学机械抛光(chemical mechanical polish,CMP)工艺,以去除部分的牺牲层112直至暴露各栅极106的顶保护层107,接着如图12所示,进行一回蚀刻工艺以同时去除像素单元区域103以及外围电路区域105的顶保护层107。其中,构成顶保护层107的材料可为一与牺牲层112有高蚀刻选择比的材料,例如氮化硅。
之后的步骤与本发明的第一实施例相同,如图13所示,对残留的牺牲层112进行一微影暨蚀刻工艺(photo-etching process,PEP),以形成一自行对准金属硅化物阻挡层(salicide block layer,SAB)114覆盖像素单元区域103中MOS晶体管104的源极108以及漏极110。最后如图14所示,于半导体衬底102表面形成一由钴(cobalt,Co)、钛(titanium,Ti)、镍(nickel,Ni)或钼(molybdenum,Mo)所构成的金属层(未显示),并且该金属层覆盖像素单元区域103中MOS晶体管104的栅极106表面,同时覆盖外围电路区105中MOS晶体管104的栅极106与源极108、漏极110表面,接着进行一快速热处理工艺,以使该金属层与硅原子发生反应,因此于像素单元区域103中MOS晶体管104的栅极106表面形成一自动对准金属硅化物层(salicidelayer)116,并且同时于外围电路区103中MOS晶体管104的栅极106与源极108、漏极110表面形成自动对准金属硅化物层116。
本发明提供一种自动对准金属硅化物制造方法,以于CMOS影像传感器的像素单元区域中MOS晶体管的栅极表面形成一自动对准金属硅化物层。该工艺方法于半导体表面形成一牺牲层以覆盖各MOS晶体管,接着依序利用一平坦化工艺以及一回蚀刻工艺以暴露各MOS晶体管的顶部表面,然后对该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖像素单元区域中MOS晶体管的源极与漏极表面,最后于该半导体衬底表面形成一金属层并且进行一快速热处理工艺,以于像素单元区域中MOS晶体管的栅极表面形成一自动对准金属硅化物层,同时于外围电路区域中MOS晶体管的栅极与源极漏极表面形成该自动对准金属硅化物层。
相较于现有自动对准金属硅化物工艺,本发明的工艺方法可以避免于像素单元区域中MOS晶体管的源极与漏极表面形成一自动对准金属硅化物层,进而改善一较大漏电流所造成的CMOS影像传感器分辨率降低的问题。此外,本发明方法利用一平坦化工艺去除部分覆盖MOS晶体管的牺牲层,以暴露各栅极的顶部表面,或者先利用该平坦化工艺以使得该牺牲层具有一平坦表面,然后利用一回蚀刻工艺去除部分的该牺牲层,因此可以避免现有工艺无法准确地控制残留的有机材料层厚度,而发生栅极顶部表面的氧化物层去除不完全的问题,进而影响后续自动对准金属硅化物层的形成。
以上所述仅为本发明的优选实施例,凡是按照本发明权利要求所作的均等变化与修饰,均应属本发明专利的涵盖范围。

Claims (16)

1.一种自动对准金属硅化物制造方法,其包含有下列步骤:
提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极;
于该半导体衬底表面形成一牺牲层覆盖该等金属氧化物半导体晶体管;
进行一平坦化工艺,以去除部分的该牺牲层直至暴露各该栅极的顶部表面;
对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖各该源极以及漏极;
于该半导体衬底表面形成一金属层,并且该金属层覆盖各该栅极表面;以及
进行一快速热处理工艺,以于各该栅极表面形成一自动对准金属硅化物层。
2.如权利要求1的自动对准金属硅化物制造方法,其中该第一区域是一像素单元区域。
3.如权利要求1的自动对准金属硅化物制造方法,其中该平坦化工艺是一化学机械抛光工艺。
4.如权利要求1的自动对准金属硅化物制造方法,其中该牺牲层由原硅酸四乙酯所构成。
5.如权利要求1的自动对准金属硅化物制造方法,其中该金属层由钴、钛、镍或钼所构成。
6.如权利要求1的自动对准金属硅化物制造方法,其中该半导体衬底还包含有一第二区域,该第二区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极,该工艺还包含有下列步骤:
于该半导体衬底表面形成该牺牲层时,该牺牲层同时覆盖该第二区域的该等金属氧化物半导体晶体管;
进行该平坦化工艺去除部分的该牺牲层时,同时暴露该第二区域中各该栅极的顶部表面;
进行该微影暨蚀刻工艺时,同时去除该第二区域中覆盖于各该源极与漏极表面上的该牺牲层;
于该半导体衬底表面形成该金属层时,该金属层同时覆盖该第二区域中各该栅极、源极与漏极表面;以及
进行该快速热处理工艺,以于各该栅极、源极与漏极表面形成该自动对准金属硅化物层。
7.如权利要求6的自动对准金属硅化物制造方法,其中该第二区域是外围电路区域。
8.一种自动对准金属硅化物制造方法,其包含有下列步骤:
提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极;
于该半导体衬底表面形成一牺牲层覆盖该等金属氧化物半导体晶体管;
进行一平坦化工艺,以使该牺牲层具有一平坦表面;
进行一回蚀刻工艺,以去除部分的该牺牲层直至暴露各该栅极的顶部表面;
对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖各该源极以及漏极;
于该半导体衬底表面形成一金属层,并且该金属层覆盖各该栅极表面;以及
进行一快速热处理工艺,以于各该栅极表面形成一自动对准金属硅化物层。
9.一种自动对准金属硅化物制造方法,其包含有下列步骤:
提供一半导体衬底,该半导体衬底的一第一区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极;
于该半导体衬底表面形成一牺牲层覆盖该等金属氧化物半导体晶体管;
进行一平坦化工艺,以去除部分的该牺牲层直至暴露各该栅极的顶保护层;
进行一回蚀刻工艺,以去除该顶保护层;
对残留的该牺牲层进行一微影暨蚀刻工艺,以形成一自行对准金属硅化物阻挡层覆盖各该源极以及漏极;
于该半导体衬底表面形成一金属层,并且该金属层覆盖各该栅极表面;以及
进行一快速热处理工艺,以于各该栅极表面形成一自动对准金属硅化物层。
10.如权利要求9的自动对准金属硅化物制造方法,其中该第一区域是一像素单元区域。
11.如权利要求9的自动对准金属硅化物制造方法,其中该平坦化工艺是一化学机械抛光工艺。
12.如权利要求9的自动对准金属硅化物制造方法,其中该牺牲层由原硅酸四乙酯所构成。
13.如权利要求9的自动对准金属硅化物制造方法,其中该顶保护层由氮化硅所构成。
14.如权利要求9的自动对准金属硅化物制造方法,其中该金属层由钴、钛、镍或钼所构成。
15.如权利要求9的自动对准金属硅化物制造方法,其中该半导体衬底还包含有一第二区域,该第二区域表面包含有多个金属氧化物半导体晶体管,并且各该金属氧化物半导体晶体管包含有一栅极、一源极与一漏极,该工艺还包含有下列步骤:
于该半导体衬底表面形成该牺牲层时,该牺牲层同时覆盖该第二区域的该等金属氧化物半导体晶体管;
进行该平坦化工艺去除部分的该牺牲层时,同时暴露该第二区域中各该栅极的顶保护层;
进行该回蚀刻工艺时,同时去除第二区域中该顶保护层;
进行该微影暨蚀刻工艺时,同时去除该第二区域中覆盖于各该源极与漏极表面上的该牺牲层;
于该半导体衬底表面形成该金属层时,该金属层同时覆盖该第二区域中各该栅极、源极与漏极表面;以及
进行该快速热处理工艺,以于各该栅极、源极与漏极表面形成该自动对准金属硅化物层。
16.如权利要求15的自动对准金属硅化物制造方法,其中该第二区域是外围电路区域。
CNB031555403A 2003-08-28 2003-08-28 自动对准金属硅化物制造方法 Expired - Fee Related CN1306595C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031555403A CN1306595C (zh) 2003-08-28 2003-08-28 自动对准金属硅化物制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031555403A CN1306595C (zh) 2003-08-28 2003-08-28 自动对准金属硅化物制造方法

Publications (2)

Publication Number Publication Date
CN1591829A CN1591829A (zh) 2005-03-09
CN1306595C true CN1306595C (zh) 2007-03-21

Family

ID=34598158

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031555403A Expired - Fee Related CN1306595C (zh) 2003-08-28 2003-08-28 自动对准金属硅化物制造方法

Country Status (1)

Country Link
CN (1) CN1306595C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452324C (zh) * 2005-11-08 2009-01-14 上海华虹Nec电子有限公司 一种自对准难熔金属硅化合物阻挡层的刻蚀方法
CN100442459C (zh) * 2005-11-24 2008-12-10 上海华虹Nec电子有限公司 自对准硅化物阻挡层的制作工艺方法
CN100449711C (zh) * 2006-04-03 2009-01-07 中芯国际集成电路制造(上海)有限公司 硅化金属阻止区的形成方法及半导体器件的制造方法
CN102569115B (zh) * 2010-12-23 2015-04-22 无锡华润上华半导体有限公司 半导体器件缺陷的检测方法
CN102789983B (zh) * 2011-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
CN103021947B (zh) * 2011-09-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196573A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1185022A (zh) * 1996-12-10 1998-06-17 联华电子股份有限公司 改善自动对准硅化物性质的制造方法
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
US6218235B1 (en) * 1999-07-08 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a DRAM and logic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196573A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1185022A (zh) * 1996-12-10 1998-06-17 联华电子股份有限公司 改善自动对准硅化物性质的制造方法
US6218235B1 (en) * 1999-07-08 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a DRAM and logic device
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device

Also Published As

Publication number Publication date
CN1591829A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
CN1787223A (zh) Cmos图像传感器的局部互连结构及其形成方法
US7465598B2 (en) Solid-state imaging device and method for fabricating same
US20090072125A1 (en) Solid-state imaging apparatus and method for producing the same
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
JP4649390B2 (ja) 裏面照射型撮像素子の製造方法
US7387926B2 (en) Method for manufacturing CMOS image sensor
EP1217653B1 (en) Method of fabricating an active matrix photodiode array
CN1306595C (zh) 自动对准金属硅化物制造方法
JPH11330448A (ja) 固体撮像装置及びその製造方法
US7361542B2 (en) Method of fabricating CMOS image sensor
JP3315962B2 (ja) 固体撮像素子、その製造方法及び固体撮像装置
JP2002334987A5 (zh)
CN101064327A (zh) 图像感测元件及其制作方法
US7534643B2 (en) CMOS image sensor and method for fabricating the same
CN1832136A (zh) 图像传感器中采用化学机械抛光的自对准金属硅化物工艺
US20060273360A1 (en) CMOS image sensor and method for manufacturing the same
CN1941328A (zh) Cmos图像传感器及其制造方法
KR100752655B1 (ko) 이미지센서 및 그 제조 방법
CN1819152A (zh) 制造cmos图像传感器的方法
JP2004335804A (ja) 固体撮像素子およびその製造方法
JP2007180538A (ja) Cmosイメージセンサ及びその製造方法
CN1992218A (zh) Cmos图像传感器的制造方法
CN101064279A (zh) 图像感测元件及其制作方法
US20110175189A1 (en) Solid-state image sensor manufacturing method and a solid-state image sensor
TWI824874B (zh) 影像感測器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321