CN1305266C - 基于嵌入式系统的无线局域网接入点设备 - Google Patents

Abstract

本发明的一种基于嵌入式系统的无线局域网接入点设备，其至少包括以下的四个模块：物理层硬件模块、MAC层硬件模块和MAC软件模块和自定义PCMCIA接口；所述物理层硬件模块、MAC层硬件模块和MAC层软件模块之间有硬件接口和软件接口来完成相互的通信协作过程，该MAC层软件模块完成软件系统调度和网络协议的处理；所述自定义PCMCIA接口模块完成所述物理层硬件模块和所述MAC层硬件模块的信号连接和时序匹配过程。本发明产品提供了可扩展地灵活的接口，方便以后的升级，可以增加增强的加密算法、快速认证算法和良好支持QoS服务的机制，实现安全高效支持多媒体通信的无线局域网接入点设备。

Description

基于嵌入式系统的无线局域网接入点设备

技术领域

本发明涉及一种无线网络通信领域的无线局域网接入点设备，尤其涉及一种基于嵌入式系统的无线局域网接入点设备。

背景技术

无线局域网技术是计算机网络技术与无线通信技术相结合的产物，在过去的几年里，无线局域网技术得到了快速的发展并已日趋成熟。在无线局域网技术领域当中，目前存在着多种标准的技术在应用，如：IEEE 802.11系列标准定义的无线局域网(WLAN)系统，欧洲定义的HiperLAN/1和HiperLAN/2系统，蓝牙技术(Bluetooth)，HomeRF等，其中IEEE 802.11系列标准定义的无线局域网形式是其中应用最广泛的技术。国际IEEE 802.11组织定制了802.11、802.11b、802.11a和其它的一些标准，在它们之中，IEEE 802.11和802.11b标准制定的MAC层和PHY层协议规定是实现无线局域网终端和无线局域网接入点所必需遵循的标准。

IEEE802.11标准描述的MAC层主要提供了两种不同功能的媒体访问控制方法：分布式协调功能(Distributed Coordination Function，DCF)和集中式协调功能(Point Coordination Function，PCF)。所谓的协调功能(Coordination Function)是指一个用来决定什么时候哪个工作站能开始收发消息的机制。DCF是IEEE 802.11 MAC层的基本媒体访问控制方法，它主要是利用带冲突避免的载波侦听多路访问(Carrier-sense multipleaccess/collision avoidance，简称CSMA/CA)技术来提供工作站异步收发消息，这种方法可用在Ad Hoc和Infrastructure的无线局域网络架构中。PCF提供工作站收发具有时限性(time bounded)的信息，在使用上属于无竞争(contention free)方法，因此也不会发生数据冲突的情形，但只能在有基础设施的无线局域网中适用。IEEE 802.11和802.11b标准定义的PHY物理层媒介有红外(IR)调制解调技术、跳频(FHSS)的2.4GHz无线传输方式和直接序列扩频(DSSS)的2.4GHz无线传输方式等。公知的无线局域网产品大多是应用直接序列扩频(DSSS)的2.4GHz无线传输方式来实现通信过程的。

无线局域网系统中，终端设备和接入点设备共同组成了无线局域网的系统。IEEE802.11标准制定的无线局域网标准定义了Ad-hoc方式工作的IBSS模式和基础架构模式，IBSS模式是一种特殊的Ad-hoc LAN的应用，称为Independent Basic Service Set(IBSS)，是一群计算机设定相同的BSS名称，即可自成一个组，而此BSS名称，即所谓BSSID。只有在基础架构的工作模式下才需要接入点来共同完成无线局域网的接入协调过程，无线接入点是无线局域网业务网络的小型无线基站设备，完成IEEE 802.11b标准规定的无线接入功能。接入点也是一种网络桥接器，是连接有线网络与无线局域网络的桥梁，无线局域网终端设备可通过相应的接入点设备接入来连接无线外部的有线网络资源。在数据通讯方面，接入点负责完成它与终端设备之间空间媒介的接入协调、接入认证和关联机制、传输数据包和数据的加密传输过程。

在实现无线局域网接入点的方式上，公知的方法是利用国外现成无线局域网的有关套片(Chipsets)来实现。目前国外提供无线局域网的实现套片的厂家主要有Intersil公司和Atmel公司的套片产品。现有技术中套片的实现一般由MAC层处理器模块、物理层硬件模块和集成MAC层协议功能的固件模块组成。由于MAC层协议功能的固件模块化，系统更新端口不开放。因而，在以上公知的无线局域网接入点的实现方式上，体现了以下的一些缺点：1、缺乏可扩展性，因为无线局域网的有关标准是处于不断的修订当中的，现在公知的无线局域网的安全性和支持多媒体特性有待改进，当使用现成的套片完成无线局域网接入点的实现时，难以保证产品的实时更新功能。2、缺乏灵活性，另外当自己要在无线局域网接入点上实现自己的安全算法时，采用套片的实现方法显然是很难实现的。

发明内容

本发明的目的在于提供一种基于嵌入式系统的无线局域网接入点设备，克服上述公知的无线局域网接入点的缺点，实现可扩展并灵活地无线局域网接入点的实现，本发明提出的基于嵌入式系统的无线局域网接入点设备，实现一方面遵循了IEEE的国际标准，实现标准制定的基本的无线局域网接入功能；另一方面提供了可扩展地灵活的接口，方便以后的升级，可以增加增强的加密算法、快速认证算法和良好支持QoS服务的机制，实现安全高效支持多媒体通信的无线局域网接入点设备。

本发明的技术方案如下：

一种基于嵌入式系统的无线局域网接入点设备，至少包括以下的四个模块：物理层硬件模块、MAC层硬件模块、MAC层软件模块和自定义PCMCIA接口；

所述物理层硬件模块包括：基带处理电路、中频处理电路模块、射频处理电路模块、天线模块和射频功放模块；

所述MAC层硬件模块由电源模块电路、一嵌入式处理器及其支持电路子模块、存储器模块电路和I/O通信子模块组成；

所述MAC层软件模块由嵌入式操作系统子模块和上层软件子模块组成，包括以下部分：MAC层的协议栈程序、PHY I/O的驱动模块、远程SNMP网管的代理程序、以太网驱动模块和嵌入式LINUX操作系统模块；

所述物理层硬件模块、MAC层硬件模块和MAC层软件模块之间采用硬件接口和软件接口完成相互的通信协作过程，该MAC层软件模块完成软件系统调度和网络协议的处理；

所述自定义PCMCIA接口模块完成所述物理层硬件模块和所述MAC层硬件模块的信号连接和时序匹配过程。

所述的无线局域网接入点设备，其中，所述MAC层软件模块还包括本地监控代理模块、串口驱动模块，所述本地监控代理模块和所述串口驱动模块完成通过串口进行本地配置的功能。

所述的无线局域网接入点设备，其中，所述基带处理电路用于对数据流进行基带调制解调；所述中频处理电路模块完成对信号的载波调制解调；所述射频处理电路模块完成已调信号的频率转换；所述射频功放模块完成对发送的射频无线信号进行放大处理；所述射频功放模块和所述天线模块完成电信号和电磁波信号的转换。

所述的无线局域网接入点设备，其中，所述嵌入式处理器为MPC860模块。

所述的无线局域网接入点设备，其中，在所述物理层硬件模块中，每个功能模块分别由Intersil物理层芯片组中的芯片及相应的外围电路组成；并且所述基带处理电路由带rake接收机的基带处理电路HFA3861组成；所述中频处理电路的I/Q调制解调由I/Q调制/解调器和混频器HFA3783组成。

所述的无线局域网接入点设备，其中，所述射频处理电路模块的RF/IF转换过程由2.4GHz射频/中频转换器和混频器HFA3683芯片完成；所述射频功放模块由2.4GHz功率放大器和检测器HFA3983组成；天线模块由分布式的圆极双天线组成。

所述的无线局域网接入点设备，其中，所述HFA3861芯片还包括发射机部分、接收单元以及包括一自动增益控制单元，所述发射机部分完成基带数据的扩频、编码、加扰码工作，并自动为发送的分组产生报头和前同步码；所述接收单元完成中频解调后的数据的解扩、去扰码、去报头工作；所述自动增益控制单元与调制模块和射频模块的自动增益控制单元一起组成一自动增益控制系统，根据环境的变化自动控制射频、中频部分增益和衰减的变化从而改善接收机的动态接收范围。

所述的无线局域网接入点设备，其中，所述物理层硬件模块的各功能模块的芯片电源供给端设置有多个电源滤波电容以有效滤除电源纹波。

所述的无线局域网接入点设备，其中，所述物理层硬件模块的电路板上还设置预留的焊接屏蔽板的焊盘。

所述的无线局域网接入点设备，其中，所述存储器模块电路包括有至少一同步动态随机存储存取器和一闪存芯片。

所述的无线局域网接入点设备，其中，所述嵌入式处理器为MPC860模块，所述MPC860至少包括SPI接口和SCC接口，所述SPI接口用于控制接口，SCC接口用于数据通信接口。

所述的无线局域网接入点设备，其中，所述MAC层软件模块中，所述MAC层的协议栈程序主要完成IEEE802.11定义的MAC层协议的有关功能，完成对无线媒介信道接入的协调功能，以及完成与以太网的接口的桥接的功能。

所述的无线局域网接入点设备，其中，所述MAC协议栈程序采用均衡多线程方式，MAC协议栈的所有22个模块由均衡效率和可实现性的少于等于11个的线程完成；在每个线程的内部包含着多个不同的处理模块，在所述MAC层协议栈模块中各线程和线程之间是通过消息队列的交互来进行通信，通信可以直接定位到线程内部的各个模块的通信过程。

所述的无线局域网接入点设备，其中，所述PHY I/O的驱动模块完成对所述物理层硬件模块的数据传送过程和控制过程的驱动过程。

所述的无线局域网接入点设备，其中，所述各驱动模块采用动态模块加载的方式编写。

本发明所提供的一种基于嵌入式系统的无线局域网接入点设备，其能达到的良好效果是：实现了完成无线局域网接入的基本功能的无线局域网接入点设备，同时具有扩展性和灵活性，方便以后的升级扩展；本发明设备也可以通过在MAC层协议栈中加入相应的增强功能模块来实现增强接入点的功能。如可以在MAC层和上层的应用程序中加入增强认证802.1x算法来实现在无线局域网中的安全接入问题。另外，可以在MAC层中加入TKIP加密方法和一次一密方法等可以实现具备增强安全功能的无线接入点。还有其他的增强支持多媒体传输性能的有关算法也可以加入到本发明产品中，从而实现了良好的支持多媒体通信的无线局域网接入点设备。

附图说明

以下结合附图，通过对本发明较佳实施例的详细描述将使本发明的技术效果及其有益构思显而易见。

附图中，

图1是本发明的电路原理总框图；

图2是本发明的系统架构图；

图3是本发明的电原理图I；

图4是本发明的电原理图II；

图5是本发明的电原理图III；

图6是自定义PCMCIA接口信号连接图；

图7是本发明的软件和硬件的结合示意图；

图8是本发明的MAC层软件的流程图。

具体实施方式

以下详细描述本发明的一较佳实施例，以对本发明作进一步说明。

本发明的一种基于嵌入式系统的无线局域网接入点设备，如图1和图2所示的，具体至少包括四个模块：物理层硬件模块42，MAC层硬件模块43，MAC层软件模块44和自定义PCMCIA接口17。而所述物理层硬件模块42则至少包括基带处理电路18，中频处理电路19，射频处理电路20，射频功放电路21和天线模块22；所述MAC层硬件模块43包括电源模块电路45，嵌入式处理器MPC860及其支持电路46，存储器模块电路47和I/O通信模块电路48；所述MAC层软件模块44包括嵌入式操作系统子模块和上层软件子模块，其主要包括MAC层协议栈模块49，PHY I/O驱动模块50，远程SNMP网管的代理模块51、用于本地监控的本地串口代理模块53、串口驱动模块52、以太网驱动模块54和嵌入式LINUX系统模块55组成。

所述物理层硬件模块42和所述MAC层硬件模块43以及所述MAC层软件模块44之间的通信过程则有硬件接口和软件接口来完成相互的通信协作过程，是通过所述自定义PCMCIA接口17定义的控制通道、数据通道以及其他的信号连接并完成所述物理层硬件模块42和所述MAC层硬件模块43之间的信号连接和时序匹配过程，其中所述基带处理电路18对数据流进行基带调制解调，所述中频处理电路19利用I/Q调制解调模块完成其对信号的载波调制解调，所述射频处理电路20通过IF/RF转换模块完成已调信号的频率转换，所述射频功率放大电路21和所述天线模块22完成电信号和电磁波信号之间的转换。

如图1所示的，本发明的所述基于嵌入式系统的无线局域网接入点设备，除上述系统结构外，与所述嵌入式处理器1电连接还有一可读写存储器电路2和一闪存电路3，分别通过数据地址线29和30进行电连接；一存储辅助电路4，通过一数据线31与所述嵌入式处理器1电连接；一BDM调试接口7，通过一调试线32与所述嵌入式处理器1电连接；一可编程逻辑器5设置在所述嵌入式处理器1和所述自定义PCMCIA接口17之间，并通过接口线33和34分别连接，以及通过控制线41，分别对所述基带处理电路18，中频处理电路19，射频处理电路20，射频功率放大电路21和天线模块22等进行控制，上述各子模块电路之间分别通过接口线35～37和接收线38、发送线39、40进行通讯连接；所述嵌入式处理器1还通过控制数据线23、24、25分别连接有10/100M以太网接口电路8、10M以太网接口电路9和串行接口电路10，该各接口电路分别再通过接口线26、27、28对应连接以太网接口11、12和串行接口13；此外，所述嵌入式处理器1还电连接有电源供电电路14、初始化电路15和时钟电路16。

本发明的所述基于嵌入式系统的无线局域网接入点设备对数据发送，是从所述MAC层处理器下来的数据经过接口电路模块转换成和基带处理电路相匹配的时序波形然后送到所述基带处理电路18，所述基带处理电路18把上层送来的数据加上物理层报头，并且对数据进行BPSK/QPSK/CCK调制，生成的模拟信号并经过所述中频处理电路19I/Q调制到中频，再经过所述射频处理电路20进行RF/IF转换到ISM频段，然后通过所述射频功率放大电路21和所述天线模块22发射到空间中。而对数据接收时，则从天线过来的信号经过滤波、放大、频率转换、中频I/Q解调再送到所述基带处理电路18进行BPSK/QPSK/CCK解调去掉物理层报头后送到MAC层处理器。

如图1和图4所示的本发明的所述基于嵌入式系统的无线局域网接入点设备中，Motorola公司的POWERPC芯片MPC860处理器，即所述嵌入式处理器1是本发明中的核心，它一方面与两片16Bit×1M×4Bank，共16Mbyte的HY57V651620B SDRAM动态随机存取器芯片和两片16Bit×1M，共4Mbyte的采用AM29LV160DB芯片的FLASH闪存相连，组成存储器模块电路47。他们之间的联结是由数据地址线29，30来完成，其中包括了数据信号线和地址信号线和其他的辅助控制线的连接。另一方面所述MPC860处理器1通过CPLD可编程逻辑器件5对信号进行重新的修整后，通过所述自定义PCMCIA接口17与所述物理层硬件模块42部分相连。

还有所述MPC860处理器1利用其自身的两个SCC接口扩展出来一个10M的以太网接口12和一个10/100M自适应的以太网接口11，完成本发明无线局域网接入点设备与有线网相连的过程。所述MPC860处理器1还通过其自身的一个SMC接口扩展，通过MAX3222芯片10的转换过程，完成扩展一个串行接口13，实现本地串口监控的过程。所述MPC860处理器1还拓延出来一个BDM调试接口7，完成对本发明硬件设备的调试过程和对软件程序的调试和升级的过程。而所述CPLD可编程逻辑器5也连接一个JTAG调试接口6完成对所述CPLD可编程逻辑器5内程序的更新过程。所述电源模块14完成对MPC860处理器1的复位过程。在所述物理层硬件模块42中，所述基带处理电路18，中频处理电路19，射频处理电路20，射频功放电路21，天线模块22通过接口线36，37，38和发送线39，40进行连接，完成数据的上行链路通道处理并发送出去的过程和下行链路的实际获取传输的过程。

下面根据大模块的划分进行更详细的表述。

一、物理层硬件模块：

如图3所示，所述物理层硬件模块42中的每个功能模块由Intersil物理层芯片组中的一块芯片及相应外围电路组成：所述基带处理电路18由带rake接收机的基带处理电路HFA3861，即图中的标号U2的芯片组成；所述中频处理电路19的I/Q调制解调过程则由I/Q调制解调器和混频器HFA3783，即图中标号U3的芯片组成；所述射频处理电路20的RF/IF转换过程则由2.4GHz射频/中频转换器和混频器HFA3683芯片即图中标号U4的芯片完成；所述射频功率放大电路21由2.4GHz功率放大器和检测器HFA3983即图中标号为U5的芯片组成；所述天线模块22由分布式的圆极双天线组成。所述基带处理电路18的HFA3861芯片、所述中频处理电路19的HFA3783芯片、所述射频处理电路20的HFA3683芯片和所述射频功率放大电路21的HFA3983芯片都采用的是Intersil公司的无线局域网相关芯片。

其中，所述自定义PCMCIA接口17的T/R SW信号和T/R_SW_n形成正反的控制信号实现对无线信号的发送和接收的切换过程。所述自定义PCMCIA接口17的RADIO_PD信号与所述HFA3783芯片U3的RADIO_PD相接；所述自定义PCMCIA接口17的RADIO_PD信号和T/R_sw_n信号分别与所述HFA3683芯片U4和HFA3783芯片U3的PE1脚和PE2脚相连，以接收PE1信号和PE2信号；CAL_EN信号连接到HFA3783芯片U3中的CAL_EN信号脚上。

另外所述自定义PCMCIA接口17的RX_CLK，RX_DATA，MD_RDY，TX_CLK，TX_DATA，TX_RDY，CCA，RX_PE，TX_PE，RESET_BB_n，S_DATA，S_CLK，BB_RW和CSB都分别与所述基带处理电路18的所述芯片HFA3861中的相应管脚相连。而所述自定义PCMCIA接口17的S_DATA、S_CLK、LE_IF、LE_RF一起与所述HFA3783芯片U3和所述HFA3683芯片U4中的SD_RF_IF、SCLK_RF_IF、LE_IF、LE_RF相连。而TX_PE转义为PA_PE后和所述射频功率放大电路21的芯片HFA3983的对应管脚连接起来。还有所述HFA3861芯片U2中的TX_DET与所述射频功率放大电路21的芯片中的功率检测管脚TX_DET相连接，TX_IF_AGC和RX_IF_AGC与所述HFA3783芯片中的TX_IF_AGC和RX_IF_AGC管脚相连。TXI、TXQ和RXI、RXQ与所述HFA3783芯片U3中的相应TXI、TXQ和RXI、RXQ的管脚相连，完成数据的正交的传输过程。IF_DET与所述HFA3783芯片U3中的IF_DET相连；RX_RF_AGC与所述HFA3683芯片中的RX_RF_AGC相连完成相应的IF和RF的AGC调节过程。从所述HFA3861芯片U2引出的天线选择信号ANT_SET和ANT_SEL_n与所述天线模块22相连，完成分布式天线系统的选择问题。所述HFA3783芯片U3和所述HFA3683芯片U4通过共路耦合进行相连。所述芯片U2、U3和U4之间共同采用同一个44MHz的时钟来作为时钟源。

如图3所示，所述HFA3983芯片U5作为2.4GHz功率放大器和检测器，具有两级功率放大器，30dB的功率增益，最大输出功率18dBm。在控制过程中，所述HFA3861芯片和基带处理电路18利用获取所述射频功率放大电路21中的HFA3983芯片的检测器的输出来动态监视该HFA3983芯片的输出功率。当需要调整HFA3783芯片U3的IF调制解调器的自动增益控制电压时，输出电压就会变化。这会在一定工作环境下提供最有可能的无误差的数据传输速率，并补偿传输链中发生在通道与通道之间以及与温度变化有关的电压变化。

所述HFA3683芯片U4是工作在2.4GHz频率上的射频/中频转换器和混频器，它同时是一个可编程频率合成器和增益可选低噪声放大器，该芯片U4和中频的接口实现了中频发送和接收复用，共用一个差分匹配网络，发送和接收射频放大器可以直接连接到混频器上，同时减少了中频滤波器的使用。

所述HFA3683芯片U4在接收链路通道中具有增益可选(H/L)的低噪声放大器(LNA)和下变频混频器(Mixer)来实现对信号的放大和下变频处理；而在发送链路通道上，上变频混频器(Mixer)和高性能的信号预放大器(Preamplifier)完成对中频信号的上变频过程。所述HFA3783芯片U3是实现I/Q正交信号调制和解制并进行混频的芯片，它实现了对I/Q正交基带信号的正交调制解调，同时集成了Tx/Rx发送和接收的AGC控制模块。在发送链路通道中，主要包括：差分I/Q两路信号输入级，信号要求由500mVpp的模拟预成形信号；I/Q路上向混频器，实现信号的调制；模拟信号加法器；发送中频信号放大器；混频器由一个宽带正交本振发生器驱动，中频频率设置及PLL同步参数由一个三线的串行口控制。在接收链路通道中，主要包括：两级低畸变AGC中频放大器，可以提供70dB的AGC范围；中频电平峰值检测器；一对正交双平衡下向混频器，实现IF-baseband的解调；接收器直流偏置校正环路。

和所述HFA3683芯片U4一样，所述HFA3783芯片U3的中频接口发送、接收中频通道共用一个差分匹配网络，减少了一单中频半双工发送器中所需用滤波器件数量，所述HFA3683芯片U4接口仅仅使用了一个声表面滤波器来进行连接。在所述HFA3783芯片U3和所述HFA3683芯片U4中各自都集成了一个可编程频率合成器，可以通过同外部的VCO组合构成频率锁相环路(PLL)。本地振荡器(VCO)的振荡经过预置分频系数的分频器分频后的信号和参考振荡频率经过R分频后的信号进行相位比较，比较的结果被转换成控制VCO振荡的控制信号，这个控制信号通过环路滤波器连接到VCO的电压控制端，形成一个频率锁相环路(PLL)。这样可以通过改变预置的分频器的分频系数改变锁相环的输出频率。IEEE802.11b定义了工作在ISM频段2.4GHz～2.5GHz的14个信道。对所述HFA3683芯片，对11个工作信道来说中频都是374MHz。HFA3683芯片是通过编程PLL本地振荡LO的分频系数改变RF_VCO的振荡频率，从而改变系统工作信道。例如：信道Channel 1的中心频率是2412MHz，本发明设备就可以定义RF_VCO的振荡频率为2038MHz，这样2038MHz+374MHz＝2412MHz，这样就得到了信道1的中心频点为2412MHz。

所述HFA3861芯片U2是带rake接收机的基带处理电路芯片，所述基带处理电路18由一块Intersil公司的专用集成芯片HFA3861和相应的外围电路构成。所述HFA3861芯片U2包含了一个基带双工/半双工、分组/连续、收发信机的全部功能，带有64个编程控制寄存器，且片内包含A/D、D/A转换器，工作频率为1、2、2.5、5.5和11M，可以采用DBPSK、DQPSK和CCK调制方式。发射机部分包括一个网络处理器接口、前同步码及报头发生器、DPSK调制器、高速调制器、数据扰码器、发送滤波器和频谱扩展器。完成基带数据的扩频、编码、加扰码等工作，并自动为发送的分组产生报头和前同步码。在发送的时候前同步码总是以DBPSK方式调制，报头可以选择DBPSK或DQPSK方式而数据分组可以选用DBPSK、DQPSK或CCK方式。发射机在需要时自动在DBPSK、DQPSK或CCK模式之间切换。这样做的目的是在同步期间缩短捕获时间，而一旦完成同步之后，可以用更快的速率传送数据。接收单元包括巴克码相关器、CCK相关器、反馈平衡器、符号判决器、峰值检测器、DPSK解调器、数据解扰码器、数控振荡器、环路滤波器和报头检测器等。完成中频解调后的数据的解扩、去扰码、去报头等工作。除了发送单元和接收单元之外，HFA3861芯片还有一个自动增益控制(AGC)单元，与调制模块和射频模块的AGC单元一起组成一个自动增益控制AGC系统，根据环境的变化自动控制射频、中频部分增益和衰减的变化从而改善接收机的动态接收范围。

所述物理层硬件模块42中所包含的基带处理电路18、中频处理电路19、2.4GHz射频处理电路20都对电源稳定性要求很高，电源的一点点纹波就有可能大大降低电路的稳定性，所以在芯片电源连接管脚部分设置多个电源滤波电容，以滤除电源可能有纹波。对射频和中频信号，阻抗匹配变得非常重要。所以在PCB布线时关键信号的线宽设计是非常重要的。另外，在真正做成产品以后为了防止对电磁波的泄漏，电路板上特意预留了焊接屏蔽板的焊盘。

二、MAC层硬件模块：

如图2和图4所示的，本发明的基于嵌入式系统的无线局域网接入点设备，其中所述MAC层硬件模块43的电路设计可以划分为四个子系统：电源模块电路45、MPC860处理器及其支持电路46、存储器模块电路47、I/O通信模块电路48。

在所述电源模块电路45中，所述基于嵌入式系统的无线局域网接入点设备在所述电源供电电路14中采用外部整流提供的9V的直流电源，再通过MAX726电源调整芯片U6来完成第二步变压形成稳定低纹波的+5V及其他+3.3V的电压供应。所述MAX726芯片U6是一个100KHz的开关电源芯片。采用开关电源的好处是芯片体积小，重量轻，而且功率转换效率高。

所述MPC860处理器及其支持电路46中包括所述MPC860处理器1、复位与初始化电路15、时钟电路16以及BMD调试接口7的电路等。本发明采用的所述MPC860处理器1的具体型号可以是Motorola公司的XPC860ENZP50D4，它是357脚BPGA封装的POWERPC芯片。所述MPC860处理器通过所述复位与初始化电路15的复位信号有上电复位，硬复位和软复位三种。当系统上电时，上电复位阶段完成了极其重要的对所述MPC860处理器1内部时钟模块中的PLL(锁相环)电路工作模式MODCK1和MODCK2的采样和设置。而后开始硬复位和软复位。在所述MPC860处理器1中强调了系统上电后，/PORESET管脚的有效信号应至少持续3ms以上才能完成对MODCK1和MODCK2的采样。

所述MPC860处理器1的时钟电路43有两套方案可以用，一种是采用外部有源振荡器从EXTLCK脚输入初始的时钟信号，另一种是采用晶体振荡电路通过EXTAL和XTAL提供初始的时钟信号。两种方案输入的时钟信号进入所述MPC860处理器1后，根据初始化MPC860处理器1时对SPLL锁相环的设置以及对PLPRCR寄存器设置倍频因子的MF，从而产生该MPC860处理器1的内部工作时钟。该两种方案的选择就是通过前面所提到的在/PORESET管脚有效阶段读入的MODCK1和MODCK2的不同设置来实现的。MODCK1和MODCK2是SPLL工作模式配置字。所述MPC860处理器1中使用BDM(Background Debug Model)调试接口7来实现对该MPC860处理器1的初始配置和系统调试。使用所述BDM调试接口7的优点是无需用仿真器就实现了交互式调试的功能。

所述存储器模块电路47可以分成两个模块；所述SDRAM动态随机存储器的可读写存储电路2和所述FLASH芯片的闪存电路3组成。所述可读写存储电路2中由两片16Bit×1M×4Bank，共16MByte的时钟频率为100MHZ的HY57V651620B SDRAM芯片U10、U11组成。这相当于计算机系统中的内存，是用来运行系统以及应用程序的。所述闪存电路3中由两片16Bit×1M，4MByte的AM29LV160DB FLASH芯片U8、U9组成。这相当于计算机系统的硬盘，用来存放操作系统，相关数据以及应用软件；该可读写存储电路2和闪存电路3的数据线D[0:15]和所述MPC860处理器1的数据线D[0:15]相连，可读写存储电路2和闪存电路3的地址线AD[0:31]与所述MPC860处理器1的地址线AD[0:31]相连。另外有控制线与所述可读写存储电路2和所述闪存电路3相连。在所述存储器模块电路47中，两片16Bit×4M的HY57V651620B SDRAM动态随机存储器构成的16M的RAM单元分配占用从0X00000000到0X00FFFFFF的地址单元。两片FLASH芯片中，第一片分配占用地址0X40000000到0X401FFFFF的地址范围；第二片则分配占用0X40200000到0X403FFFFF的地址空间。其中0X40000000是逻辑地址映射到绝对地址的偏移量。

在SDRAM动态随机存储器中，对SDRAM的读写控制是所述MPC860处理器1中存储器管理模块中的UPMA(User Porgrammable Machine A)来实现的。对16M SDRAM的读写操作是32位数据总线的数据传输，需要两片SDRAM组合从而提供32Bits的数据宽度。两片SDRAM芯片共同工作于同一地址，分别提供高低16位数据的输入输出，即所述MPC860处理器1的数据线D[0:15]接第一片SDRAM芯片的数据线D[0:15]，所述MPC860处理器1的数据线D[16:31]接第二片SDRAM芯片的数据线D[O:15]。由于要两个SDRAM芯片同时工作，从而一次读写32位的数据，要求两个SDRAM芯片使用相同的片选信号/CS2，相同的时钟输入CLK，相同的地址线连接A8A9(Bank选择)、/GPLAO：/GPLA3(读写控制，行列选择)、A18A20：A29(地址线)。不同的连接是：两个SDRAM芯片的两个用来掩码输出的UDQM和LDQM的连接中，第一片SDRAM连接/BAS1/和BASO，第二片SDRAM连接/BAS3和/BAS2。

在FLASH芯片系统部分中，所述MPC860处理器1的AD[11:30]分别连接到所述FLASH芯片的AD[19:0]，所述MPC860处理器1的D[0:15]分别连接到所述FLASH芯片的D[15:0]。所述MPC860处理器1中的/BYTE管理脚置高即采用16位传输模式。将/CSO管脚作为第一片FLASH芯片的片选信号，/CS1管脚作为第二片FLASH芯片的片选信号。这种连接方法使用所述MPC860处理器的GPCM(General-Purpose Chip-SelectMachine)接口来控制存储器的运行。/GPL1管脚控制两片FLASH芯片的输出使能；/WR管脚控制两片FLASH芯片的读写使能。在MPC860的系统GPCM接口中，/CSO是用来连接存放启动代码的存贮器的片选信号，所以连接/CSO管脚的那片FLASH芯片必须是有引导系统功能的。

在进行了上电复位或硬复位后，在没有连接BDM调试接口的情况下，如果复位配置字中的BDIS位置低，所述MPC860处理器1就读取由/CSO管脚连接片选的FLASH芯片的前8个字节存放的SSP和PC指针值，然后通过16位宽度的FLASH引导端口开始引导系统。事实上由于操作系统对底层硬件的控制，对FLASH的操作从某种程度上对于本发明开发应用程序而言是透明的。在本发明的系统中，操作系统对所述MPC860处理器1进行初始化时，一定会初始化GPCM中的相关寄存器，此后GPCM就可以完成相应的功能即对FLASH芯片的透明操作。AM29LV160DB第10脚(NC)连了所述MPC860处理器的A10，第14脚(NC)接地。这是为将来可以在同一个板子上换4M FLASH芯片做预留准备。

如图5所示的，在所述I/O通信模块电路48系统设计中，所述MPC860处理器1的CPM处理器可以支持10M以及10/100M的以太网连接。将所述MPC860处理器1中的寄存器GSMR[MODE]设为0B1100即可选选择以太网的通信方式，SCC(Serial Communication Controllers)在CPM的控制下执行IEEE802.38/Ethemet CSMA/CD媒体访问控制及通道接口的全套功能。所述MPC860处理器1的Ethernet控制器要求有一个外部的收发器连接到以太网络接口上。在本发明中，这个以太网收发器功能由LXT905 10M以太网物理层芯片U13和LXT972 10/100M以太网物理层芯片U12来实现。所述LXT905芯片U13是IEEE802.3物理层的应用芯片，它为大多数标准802.3控制器到10BASE-T介质提供接口电路。所述MPC860处理器1中的Ethernet控制器忽略片上的DPLL而使用外部的所述LXT905芯片U13来提供相应功能。片上DPLL不能用于低速(1-Mbps)以太网，因为它不能正确的侦测出帧尾。

所述LXT905芯片U13使用一个隔离的变压器HR601624即芯片U16完成了电平转换接口并驱动10BASE-T双绞电缆，接口采用主流的RJ-45接口。从逻辑上讲，10M以太网通过所述MPC860处理器1的SCC1端口供有线接入。从物理连线上看，10M以太网接口是由所述MPC860处理器1中的通用接口PA中的部分管脚加上通用接口PC中的部分管脚共同组成。而10/100M的收发器接口芯片使用的是INTEL公司的LXT972 10/100M以太网物理层芯片U12，它直接支持100BASE-TX和10BASE-T的应用，同时提供了Media Inteface介质独立接口(MII)用于与10/100的MAC的方便连接。它支持10/100的双工操作，操作环境可能被设置为auto-negotiation(自动商议)，并行侦测或者手动控制。

对于100M以太网口，本发明使用了一片HR601680芯片U15完成了电平转换接口的功能。Ethernet10/100M Ethernet的实现中使用25MHz外部时钟输入，使用的4根串行数据输入线RXD[0:3]、4根串行数据输出线TXD[0:3]，来进行数据的传输。10/100M以太网的实现占用了所述MPC860处理器1的PD[3:15]管脚以及[1:4]管脚。其中PD[3:15]管脚分别与LXT972芯片U12的RXD[0:3]和TXD[0:3]对应相连，而SPARE[1:4]管脚则与所述LXT972芯片U12的TX_ER、RX_ER、COL和TX_EN相对应连接。

另外在本发明中，通过所述MPC860处理器1的CPM端口中的串行管理控制SMC1模块(Serial Management Controllers)串行通信端口，实现了一个两线的RS-232串口13的设计。本发明采用所述MAX3222芯片U14将所述MPC860处理器1输出的信号转换为符合RS-232串口电平标准的串口信号，可以以460KBps的速率传输数据。

三、物理层硬件与MAC层硬件的接口：

所述物理层硬件模块42与所述MAC层硬件模块43之间的连接通过所述自定义PCMCIA接口17来实现。接口连接有控制接口和数据接口的连接实现，另外还有电源连接和CCA提醒信号等，它们完成所述MPC860处理器1与物理层以下各有关硬件处理模块：所述基带处理HFA3861芯片U2、所述中频处理HFA3783芯片U3、所述射频处理HFA3683芯片U4和所述射频功率放大HFA3983芯片U5的信号通信和控制连接过程。要实现这个连接过程中对物理层的控制过程，在所述MPC860处理器1上可以使用SPI接口或者SCC接口完成。对所述HFA3861芯片U2的控制接口用SPI比较好完成，因为没有数据就没有时钟，较易切换。

如图6所示，所述MPC860处理器1的SPIMOSI信号脚和SPIMISO信号脚通过切换器与所述物理层硬件模块42中的SD信号相连，而这个切换器的切换控制是受到SPISEL信号控制，同时该SPISEL与所述MAC层硬件模块43的BB_RW相连，SPICLK与所述MAC层硬件模块43的S_CLK相连；选择一个通用的I/O接口GPIO与所述MAC层硬件模块43的CSB相连，完成片选的功能。上述中的SPISEL被配置为通用I/O接口GPIO与所述MAC层硬件模块43的CSB相连，完成片选的功能。上述中的SPISEL被配置为通用I/O的工作模式。

相对来说，对所述HFA3783芯片U3和所述HFA3683芯片U4的接口配置就简单的多，和所述HFA3861芯片U2的控制口很相似，区别在于：所述HFA3861芯片U2写入时是采用16bits；而所述HFA3783芯片U3和所述HFA3683芯片U4的接口采用的是20bits。所述MPC860处理器1的SPI接口提供一次写入4～16bits的功能，因而对所述HFA3783芯片U3和所述HFA3683芯片U4控制的20bits数据传输可以拆分为两次10bits的数据传输过程即可。

所述MPC860处理器1的SPI接口已经被用于控制接口，所以能用于数据接口的就只有SCC接口。比较SCC与所述HFA3861芯片U2的时序，两者非常相似。所以在该MAC层硬件模块43中的所述MPC860处理器1与所述物理层硬件模块42中的HFA3861芯片的连接关系中，CTS对应TxRDY；TxD对应TxDATA；CD对应MDRDY；RxD对应RxDATA；CLKi和CLKj还有另外的BRGO通过复用器MUTEX与RxCLK和TxCLK相连，为SCC在所述HFA3861芯片U2没有时钟的时候提供一个时钟，如果PLL不使用的话，就能让它在数据到达的时候即可进入工作状态，收发数据。

在所述PHY物理层硬件模块42和所述MAC层硬件模块43之间采用所述自定义PCMCIA接口17的卡和接口槽进行电气的连接，所述自定义PCMCIA接口17中的连接信号包括对所述物理层硬件模块42的HFA3683芯片U4、HFA3783芯片U3和HFA3861芯片U2控制口进行读写的控制信号线，对所述HFA3861芯片U2数据进行读写的数据通信线，另外还有电源控制信号、CCA指示信号等其它的信号连接。

下表定义了所述自定义PCMCIA接口17的管脚号和信号对应关系：

序号	PCMCIA插座引脚号	信号名称	输入/输出(面向XPC860T)	电平/沿	关联信号
						1	30	T/R_SW，TX_PE	0	L	收发控制信号，＝＝TX_PE
2	31	T/R_SW_n，RX_PE	0	L	收发控制信号，＝＝PE2
						3	58	RADIO_PD	0	L	三极管基极输入信号，用于控制VCX供电，＝＝PE1
4	65	PE1	0	L	PE2；RF/IF模块PowerDown、Receive、Transmit控制信号，3683/3783，＝＝RADI0_PD
						5	61	PE2	0	L	PE1；RF/IF模块PowerDown、Receive、Transmit控制信号＝＝T/R_SW_n，3683/3783
6	2	RX_CLK	I	E	RX_DATA，MD_RDY
						7	29	RX_DATA	I	E	RX_CLK，MD_RDY
8	25	MD_RDY	I	L	RX_CLK，RX_DATA

9	67	TX_CLK	I	E	TX_DATA，TX_RDY
						10	62	TX_DATA	0	L	TX_CLK，TX_RDY
11	33	TX_RDY	I	L	TX_CLK，TX_DATA
						12	28	CCA	I	L	3861
13	46	RX_PE	0	L	3861 receiver standbycontrol
						14	60	RESET_BB_n	0	L，E	3861 RESET，whenow，3861 standby
5	13	S_DATA	I/O，0	SerialBUS	3861 SDISD，S_CLK，/CS，R/W，
						16	54	S_CLK	0	E	For S DATA
17	53	BB_RW	0	L	3861R/W
						18	48	CSB	0	L	3861/CS
19	63	PA_PE	0	L	＝＝TX_PE，3983 PE
						20	13	SD_RF_IF	0	SerialBUS	S_DATA，3683/3783DATA
21	3	SCLK_RF_IF	0	E	S_CLK，3683/3783 CLK
						22	55	LE_IF	0	L，E	3783 LE
23	66	LE_RF	0	L，E	3683 LE
						24	32	CAL_EN	0	CMOS，L	3783
25	64	BB_DATA			＝＝S_DATA
						26	1，34，35，68	GND			地
27	17，51	3.3V			电源

而如图6所示的，所述自定义PCMCIA接口17的各信号通过CPLD可编程逻辑器5或直接与所述MPC860处理器1相连。所述自定义PCMCIA接口17直接连到所述MPC860处理21的信号有：CCA到PC5脚，LE_IF到PB23脚，BB_RW与PB31，CAL_EN与PA3，SD_RF_IF与PB29，S_DATA与PB28，PE1加RADIO_PD与PB16，LE_RF与PB22，TX_PE加T/R_SW与PC14，CSB与PB14，S CLK加SCLK_RF_IF与PB30，RESET_BB_n与PB18分别相连。所述自定义PCMCIA接口17与所述CPLD可编程逻辑器5的接口有：RXDATA与CPLD可编程逻辑器5的50脚相连；TKDATA与1脚；TX_RDY与2脚，TX_CLK与5脚，RX_PE加上PE2和T/R_SW_n与14脚，MD_RDY与16脚，RX_LCK与20脚，PA_PE与24脚相连。在所述MPC860处理器1与所述CPLD可编程逻辑器5的管脚相连的有：PA7信号到CPLD的7管脚，PB29到9脚，PB28到10脚，PB17到12脚，PB31到13脚，PC8到17脚，PA5到21脚，PA12到22脚，PC14到23脚，PA13到25脚，PC9到100脚，而最后所述MPC860处理器1的PA1信号则与CPLD可编程逻辑器5的G_CLK信号脚相连。

四、MAC层软件模块

如图7所示，本发明的基于嵌入式系统的无线局域网接入点设备的系统硬件是接入点功能实现的承载平台，而软件的最后实现形式是作为固件(firmware)的方式存放于本发明的嵌入式接入点设备的FLASH闪存电路3中，与所述MPC860处理器1及硬件系统结合在一起，上电开机的时候就运行起来，完成快速的、稳定的系统操作功能。本发明选择了使用基于Motorola的POWERPC MPC860处理器的MAC层硬件模块43平台和嵌入式LINUX操作系统模块55来组成实现的硬件和软件平台，然后在这平台基础之上来完成所述MAC层软件模块44的系统构建。在基于所述MPC860处理器1和嵌入式LINUX系统模块55的设计方案中，设计出一个与物理层硬件模块42相对应的一个所述自定义PCMCIA接口17，通过这个接口可以实现对所述PHY物理层的基带处理芯片HFA3861芯片U2和其他的中频芯片U3，射频芯片U4和功放芯片U5的控制和调节。同时完成数据的传输过程。

所述嵌入式LINUX系统模块55是建立在所述MPC860处理器1之上的，在这里，本发明使用的是POWERPC-LINUX2.4.4版本的嵌入式LINUX系统模块55，在嵌入式LINUX系统模块55的基础之上，建立设备驱动来实现对PHY I/O驱动模块50的驱动和以太网驱动模块54。IEEE802.11标准的MAC层协议栈模块49就建立在所述嵌入式LINUX系统模块55和系统的各设备驱动之上。MAC层的各软件系统与嵌入式LINUX系统模块55的内核结合起来，形成紧密地接口交互模式，以更好地实现实时性并提高系统的效率。无线网接口和以太网接口的桥接的过程的实现是在MAC层协议栈模块49中完成的。

由图2中可见，所述MAC层软件模块44由以下的各软件部分构成：MAC层协议栈模块49主要完成IEEE802.11定义的MAC层协议的有关功能，完成对无线媒介信道接入的协调功能，另外还完成与以太网的接口的桥接的功能。在所述MAC层软件模块44中，所述MAC层协议栈模块49是其中的重点。

所述MAC层协议栈模块49是从IEEE802.11标准中拓延过来的，并加进了IEEE802.11b的一些更改。在IEEE802.1标准中定义了MAC层的运作的状态图，其中定义了大框架的三个部分：Data_Service部分，State_Manage部分和Tx_Rx部分。

所述Data_Service部分主要完成LLC层和DS分布式系统和Tx_Rx部分内部数据传输过程的监管功能。所述Data_Service内部还细分为MSDU_to_LLC、MSDU_from_LLC、DSM_Interface、Prepare_MPDU和PM_Filter_AP等模块。

而所述State_Manage部分内部包括有MIB模块、Mlme_Requests模块、Mlme_Indications模块和Distribute_Mmpdus、Power_Save_Monitor、AuthReq_Service_AP、AsocService_AP、AuthRspService和Synchronization_AP等模块。

在所述Tx_Rx部分中，又包括了Coordination子部分、Transmission子部分和Reception部分，Coordination子部分中包括了Tx_Coordination和Rx_Coordination模块，而Transmission子部分又包括了Backoff_Procedurt和Data_Pump模块。而Reception子部分包括了Validate_MPDU，Filte_MPDU，Channel_State和Defragment模块。

所述MAC层协议栈模块49要实现可运行的MAC层的功能则还必须完成相应与外部的接口。MAC核心与DS分布式系统(即是以太网驱动模块54)、无线网络接口部分和上层LLC层之间存在接口过程。所述DS分布式接口和无线接口部分都有相应的设备驱动程序完成此相应的接口以完成与所述MAC层的交互。而MAC层完成相应的MAC层服务的接口以供LLC层调用并完成与LLC层的交互过程。MAC层软件模块44是建立在实际的嵌入式系统平台基础之上的，因而还必须有嵌入式LINUX系统模块55的内核来完成MAC层的动作调用功能。

所述LLC或应用层的进程与所述MAC层内核的进程之间的交互有Data通道和Control通道，这个交互过程可以通过内存调用和中断的方法来完成。同样与DS分布式系统接口和无线网络接口部分的接口也可以通过内存调用和中断的方法来完成。在MAC层内核的内部，各个模块之间则通过消息队列的方法来完成信号的各个模块之间的传递。

在具体的实现过程中，所述MAC层协议栈模块49的实现可以有单线程的实现方式和多线程的实现方式。在本发明的系统当中，统筹考虑了系统的可实现性和系统的效率问题，提出了均衡多线程的设计方法。一方面考虑了使用多线程的技术来提高系统的效率，另一方面考虑到了不能同时建立太多的线程，因为太多的线程同样也会影响到系统的在线程之间切换的时间和空间的花费，从而同样影响到系统的效率问题。所述MAC层协议栈模块49如上述所述总共包括有22个模块，另外加上定时器Timer模块和存储Memory管理模块总共有24个模块。本发明在实现整个MAC层协议栈模块49时建立了11个线程，在每个线程的内部又包含着多个不同的处理模块。在MAC层协议栈模块49中的各线程和线程之间是通过消息队列的交互来进行通信，通信可以直接定位到线程内部的各个模块的通信过程，和消息队列的结构定义中。Message结构中定义了接收消息队列的队列名称rec_q，接收处理模块的名称rec_p，消息信号的类型，消息信号的优先级，消息信号需要占用的长度。另外还定义了一个par_union的结构，结构定义了当消息信号的占用长度不超过MSG_BORDER_LEN长度时，则在操作过程当中直接使用已经分配空间par_copy数组来存放消息信号的内容，而当长度超过MSG_BORDER_LEN长度时，则在操作的过程当中必须新开辟出空间来存放消息信号所携带的内容。

所述PHY I/O驱动模块50完成对所述物理层硬件模块42部分的数据传送过程和控制过程的驱动过程。所述MAC层协议栈模块49中桥接的模块从所述以太网驱动模块54收到数据帧，要从无线网络的接口中传出去，要求能够操作物理层硬件模块42中的各部分模块，完成从无线数据端口将数据发送出去的过程；同样，相反方向的数据传输过程也要求有PHY I/O驱动模块50的参与。

还有，所述物理层硬件模块42中的一些如功率控制，停产检测，AGC过程等都要能够从所述MAC层软件模块44上进行控制。因而所述PHY I/O驱动模块50中要求能够提供这样的接口过程。而在所述嵌入式LINUX系统模块55中，驱动的实现方式有字符设备驱动方式、块设备驱动方式和网络设备驱动方式三种。同时，所述嵌入式LINUX系统模块55下的驱动可以有两种方式链入内核：一种方式是作为一个模块进行动态加载；另外一个方式是静态链入内核。由于动态加载比静态链入具有更大的灵活性，所以本发明中的各驱动的实现都采用动态模块加载的方式编写，在软件上对所述HFA3861芯片U2控制口、HFA3783芯片U3和HFA3683芯片U4的控制口的驱动控制是作为字符设备驱动来完成；而对所述HFA3861芯片U2数据口的传输操作驱动则以网络设备驱动来完成的。

所述PHY I/O驱动模块50的控制口的工作流程如下：在软件流程中，首先为该PHY I/O驱动模块50生成一个file_operation结构，其中包含了所有的被调用的函数：read，write，ioctl，release函数等。在所述MPC860处理器1的SPI接口的工作过程，init_module()函数中需要配置SPI接口的管脚；设置SDMA的工作方式；设置ParameterRam和BD；同时根据需要，开/关中断，如果开中断，则注册中断处理程序；申请可以使用DMA的内存块；向内核注册本字符设备；open()函数模块完成计数器累加。Write()函数完成从用户空间中把数据拷贝到内核空间，把数据发出；同时检查是否成功发出，若出错向上层报告出错信息。Read()函数拷贝所要写的地址到内核空间，发送地址，发送完毕则启动接收，检查是否出错，若出错向上层报告出错信息。Close()函数模块完成计数器减一。Cleanup_module()函数模块释放所分配的内存，撤销本字符设备。数据口的工作过程中，SCC可以实现了很多常见的协议，譬如ETHERNET，HDLC，BITSYNC，TRANSPARENT，APPLETALK等。本发明选择了没有附加CRC校验的TANSPARENT模式来完成数据口的收发传输过程。

所述远程SNMP网管代理模块51为接入点提供SNMP端口以便远程的监控终端能够通过网络对接入点设备的工作参数和工作性能进行相应的控制和监视。而所述SNMP网管代理模块51就是驻留在AP中完成与远程终端通讯的程序。通过监控161，162端口，能够实现与远程终端的SNMP通讯，并能对MAC层的协议运行参数进行修改，建立相应的IEEE802.11的MIB库，实现统一的兼容的网络管理。用于本地串口监视的所述本地串口代理模块53完成串口信息的接受和传送，并能够对MAC协议栈的运行参数进行实时的更改，实现本地监控的功能。所述串口驱动模块52的编制实现对串口的驱动。以太网驱动模块54的编制实现了所述嵌入式LINUX系统模块55下的100/100以太网的驱动，同时完成相应帧的过滤过程的行为。最后还要完成对所述嵌入式LINUX系统模块55内核的精简，以适应嵌入式系统的小的存取空间的要求。

如图8所述，本发明的所述MAC层软件模块44程序的流程如下：设备上电后，初始化程序的载入完成对所述MPC860处理器1的初始化过程，并完成对所述MPC860处理器1的内部各寄存器赋值和工作模式定位的初始化过程，同时外围其他芯片的初始化已同样完成。在该MPC860处理器中，依次进行下述步骤：所述嵌入式LINUX系统的载入并运行，各驱动程序的载入，挂接和运行，MAC层协议栈程序的运行，SNMP代理程序的运行，在所述MAC层协议栈模块中的main()函数运行，启动MAC层协议栈程序中的9个线程的运行，然后进入线程的循环的过程，当在循环过程中接收到数据，然后进行判断，当是从有线网端接收到数据并要传送到无线网当中去时，则启动相应的从无线网发送的进程完成从无线网发送出去的过程。当是从无线网端接收到数据要发送到有线网上时，则启动另外的从有线网发送出去的进程完成相应的过程，另外当接收到SNMP的控制数据时，则启动相应的SNMP代理操作进程完成对MAC层协议栈模块的运行参数的调整过程。当在上述的线程处理和进程的处理过程中的出现异常处理时，则程序会退出，否则MAC层软件模块会循环运行下去。

应当理解的是，对本领域普通技术人员来说，可以根据本发明的较佳实施例以及其技术构思做出各种可能的改变或替换，而所有这些改变或替换都应属于本发明所附权利要求的保护范围。

Claims (13)

1、一种基于嵌入式系统的无线局域网接入点设备，至少包括以下的四个模块：物理层硬件模块、MAC层硬件模块、MAC层软件模块和自定义PCMCIA接口；

所述物理层硬件模块包括：基带处理电路、中频处理电路模块、射频处理电路模块、天线模块和射频功放模块；

所述MAC层硬件模块由电源模块电路、一嵌入式处理器及其支持电路子模块、存储器模块电路和I/O通信子模块组成；

所述MAC层软件模块由嵌入式操作系统子模块和上层软件子模块组成，包括以下部分：MAC层的协议栈程序、PHY I/O的驱动模块、远程SNMP网管的代理程序、以太网驱动模块和嵌入式LINUX操作系统模块；

所述物理层硬件模块、MAC层硬件模块和MAC层软件模块之间采用硬件接口和软件接口完成相互的通信协作过程，该MAC层软件模块完成软件系统调度和网络协议的处理；

所述自定义PCMCIA接口模块完成所述物理层硬件模块和所述MAC层硬件模块的信号连接和时序匹配过程。

2、根据权利要求1所述的无线局域网接入点设备，其特征在于，所述的MAC层软件模块还包括本地监控代理模块、串口驱动模块，所述本地监控代理模块和所述串口驱动模块完成通过串口进行本地配置的功能。

3、根据权利要求2所述的无线局域网接入点设备，其特征在于，所述基带处理电路用于对数据流进行基带调制解调；所述中频处理电路模块完成对信号的载波调制解调；所述射频处理电路模块完成已调信号的频率转换；所述射频功放模块完成对发送的射频无线信号进行放大处理；所述射频功放模块和所述天线模块完成电信号和电磁波信号的转换。

4、根据权利要求3所述的无线局域网接入点设备，其特征在于，所述嵌入式处理器为MPC860模块。

5、根据权利要求3所述的无线局域网接入点设备，其特征在于，在所述物理层硬件模块中，每个功能模块分别由Intersil物理层芯片组中的芯片及相应的外围电路组成；并且所述基带处理电路由带rake接收机的基带处理电路HFA3861组成；所述中频处理电路的I/Q调制解调由I/Q调制/解调器和混频器HFA3783组成。

6、根据权利要求5所述的无线局域网接入点设备，其特征在于，所述射频处理电路模块的RF/IF转换过程由2.4GHz射频/中频转换器和混频器HFA3683芯片完成；所述射频功放模块由2.4GHz功率放大器和检测器HFA3983组成；天线模块由分布式的圆极双天线组成。

7、根据权利要求6所述的无线局域网接入点设备，其特征在于，所述HFA3861芯片还包括发射机部分、接收单元以及包括一自动增益控制单元，所述发射机部分完成基带数据的扩频、编码、加扰码工作，并自动为发送的分组产生报头和前同步码；所述接收单元完成中频解调后的数据的解扩、去扰码、去报头工作；所述自动增益控制单元与调制模块和射频模块的自动增益控制单元一起组成一自动增益控制系统，根据环境的变化自动控制射频、中频部分增益和衰减的变化从而改善接收机的动态接收范围。

8、根据权利要求7所述的无线局域网接入点设备，其特征在于，所述物理层硬件模块的电路板上还设置预留的焊接屏蔽板的焊盘。

9、根据权利要求3所述的无线局域网接入点设备，其特征在于，所述存储器模块电路包括有至少一同步动态随机存储存取器和一闪存芯片。

10、根据权利要求9所述的无线局域网接入点设备，其特征在于，所述嵌入式处理器为MPC860模块，所述MPC860至少包括SPI接口和SCC接口，所述SPI接口用于控制接口，SCC接口用于数据通信接口。

11、根据权利要求3所述的无线局域网接入点设备，其特征在于，所述MAC层软件模块中，所述MAC层的协议栈程序主要完成IEEE802.11定义的MAC层协议的有关功能，完成对无线媒介信道接入的协调功能，以及完成与以太网的接口的桥接的功能。

12、根据权利要求11所述的无线局域网接入点设备，其特征在于，所述MAC协议栈程序采用均衡多线程方式，MAC协议栈的所有22个模块由均衡效率和可实现性的少于等于11个的线程完成；在每个线程的内部包含着多个不同的处理模块，在所述MAC层协议栈模块中各线程和线程之间是通过消息队列的交互来进行通信，通信可以直接定位到线程内部的各个模块的通信过程。

13、根据权利要求12所述的无线局域网接入点设备，其特征在于，所述PHY I/O的驱动模块完成对所述物理层硬件模块的数据传送过程和控制过程的驱动过程。

Images