CN1301446A - Bs数字广播接收机 - Google Patents

Bs数字广播接收机 Download PDF

Info

Publication number
CN1301446A
CN1301446A CN99806211A CN99806211A CN1301446A CN 1301446 A CN1301446 A CN 1301446A CN 99806211 A CN99806211 A CN 99806211A CN 99806211 A CN99806211 A CN 99806211A CN 1301446 A CN1301446 A CN 1301446A
Authority
CN
China
Prior art keywords
msb
output
mapping
judgement
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99806211A
Other languages
English (en)
Other versions
CN1144432C (zh
Inventor
白石宪一
堀井昭浩
新城壮一
松田升治
冈崎龙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Publication of CN1301446A publication Critical patent/CN1301446A/zh
Application granted granted Critical
Publication of CN1144432C publication Critical patent/CN1144432C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0032—Correction of carrier offset at baseband and passband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种具有较少数目的用于网格编码的延迟电路和没有8PSK解映射器的BS数字广播接收机。由维特比解码器6对基于绝对定相基带解调信号的接收信号点位置的QPSK基带信号进行维特比解码。由卷积编码器7重新卷积编码维特比解码器的输出。根据0度和相位误差检测接收信号点位置的相位之间的相位差从用于载波再生的相位误差表31搜索相位误差数据的高位四个比特。由延迟电路81至84将该高位四比特延迟维特比解码所需时间和卷积编码所需时间之和。由解映射值转换电路9解映射延迟输出。根据解映射输出和卷积编码输出确定的编码TCD2被输出为MSB编码判决/检错电路10的网格8PSK解码输出的MSB。

Description

BS数字广播接收机
技术领域
本发明涉及一种BS数字广播接收机，尤其涉及一种具有用于载波再生的相位误差表的BS数字广播接收机。
发明背景
BS数字广播系统采用编码调制方案之一的网格编码8PSK(也简称为网格8PSK)调制方案作为它的调制方案。
对于如图8所示的常规BS数字广播接收机的维特比解码器的网格解码，从被转换成中频信号的接收信号解调出的基带解调信号I和Q被提供给8PSK解映射器31，由其将它们转换成三比特数据(MSB、CSB、LSB)，并将它们提供给延迟电路32至34予以延迟。还将基带解调信号I和Q提供给QPSK映射转换电路35。QPSK映射转换电路35将信号I和Q转换成QPSK的基带解调信号I’和Q’并予以输出。QPSK映射转换电路35还将I轴编码数据和Q轴编码数据输出给延迟电路36和37予以延迟，该编码数据表示接收信号点位置，将用于检测接收信号点位置属于哪个象限。
将QPSK映射转换电路35输出的基带解调信号I’和Q’提供给维特比解码器40进行维特比解码并输出解码数据，并将该解码数据提供给卷积编码器41以将它们重新编码。
设置给延迟电路32至34和延迟电路36和37的延迟时间是维特比解码器40解码所需时间和卷积编码器41重新编码所需时间的总和。
延迟电路32至34延迟的三比特数据(MSB、CSB、LSB)、延迟电路36和37延迟的I轴编码数据和Q轴编码数据和卷积重新编码输出(TCD1、TCD0)被提供给MSB编码判决/检错电路42,MSB编码判决/检错电路42获取网格解码的最高有效位TCD2和错误标记。解映射装置重新排列接收信号和它的相位之间关系的映射。
如上所述，对于常规BS数字广播接收机中的网格解码，必须延迟将解映射三比特数据、I轴编码数据和Q轴编码数据延迟与维特比解码器确定路径的时间和卷积重新编码时间之和。因此，需要五个延迟电路。
本发明的一个目的是提供一种能够无须8PSK解映射器和减少网格编码所用延迟电路数量的BS数字广播接收机。发明概述
如本发明权利要求1所述，一种用于接收网格8PSK调制信号的BS数字广播接收机，包括：
相位误差数据生成装置，用于根据0度和接收信号点位置相位之间的相位差生成相位误差数据，从而再生载波；
维特比解码器，用于对基于绝对定相基带解调信号的接收信号点位置的QPSK基带信号进行维持比解码；
编码器，用于卷积编码维特比解码输出；
延迟装置，用于将与0度和接收信号点位置相位之间相位差相对应的相位误差数据的预定数目的高位比特延迟所述维特比解码器进行维特比解码所需时间和所述卷积编码器进行卷积编码所需时间之和；
解映射转换电路，用于解映射所述延迟装置的输出；
MSB编码判决电路，用于将根据所述解映射转换电路的输出和卷积编码输出确定的一个编码作为网格8PSK解码输出的MSB输出。
根据本发明权利要求1所述的BS数字广播接收机，由维特比解码器对基于绝对定相基带解调信号的接收信号点位置的QPSK基带信号进行维特比解码。由卷积编码器对维特比解码器的输出进行重新卷积编码。由延迟装置将与0度和相位误差检测接收信号点位置相位之间的相位差相对应的相位误差数据的预定数目的高位比特延迟维特比解码器进行维特比解码所需时间和卷积编码器进行卷积编码所需时间之和以便再生载波。由解映射值转换电路解映射延迟装置的延迟输出。根据解映射输出和卷积编码输出确定的一个编码被输出为MSB编码判决/检错电路输出的网格8PSK解码的最高有效位(MSB)。
因此，根据本发明权利要求1所述的BS数字广播接收机，可以取消常规所需的8PSK解映射器，并且用于网格编码的延迟电路数仅是为特定相位误差数据预先确定的延迟电路数，从而减少了延迟电路数。
在如本发明权利要求1所述的BS数字广播接收机中，高位比特的预定数目可以是四比特，MSB编码判决电路可以比较具有与维特比解码输出相同的低位两比特的网格8PSK映射上的接收信号点位置与通过将网格8PSK映射旋转22.5度获得的MSB判决环上的MSB判决解映射值，将具有较短距离的接收信号点判决为判决位置，并且如果判决位置的MSB与MSB判决解映射值的MSB不同，反转MSB判决解映射值的MSB并将反转后的MSB输出为判决MSB。
附图简要说明
图1是一个方框图，部分地图示根据本发明一种实施例的BS数字广播接收机的结构。
图2A至2C是表示由本实施例的BS数字广播接收机使用的解映射相位误差数据和相位误差数据的示意图。
图3A至3C是表示网格8PSK调制信号点的排列和由本实施例的的BS数字广播接收机使用的MSB反转的示意映射图。
图4图示由本实施例的BS数字广播接收机使用的相位误差数据、MSB判决解映射值和错误标记解映射值之间的关系。
图5图示由本实施例的BS数字广播接收机使用的MSB判决解映射值和所确定的MSB值之间的关系。
图6是表示本实施例的BS数字广播接收机的MSB编码判决/检错电路结构的方框图。
图7是表示根据本发明另一实施例的BS数字广播接收机的MSB编码判决电路结构的方框图。
图8是部分地表示常规BS数字广播接收机结构的方框图。
本发明的实施例
下面将描述本发明的BS数字广播接收机的实施例。
图1是部分地表示根据本发明一种实施例的BS数字广播接收机结构的方框图。
转换成中频的接收信号由解调电路解调成8比特基带解调信号I(8)和Q(8)((8)是在下文中省略的量化比特数)。
已解调的基带解调信号I和Q被提供给绝对定相电路1和再映射器2。再映射器2使接收信号点相位与发送侧上的相位一致，并使所有的接收点设置为参考相位，例如0相位。通过比较基带解调信号I和Q中帧同步信号的接收点位置与发送侧帧同步信号的已知信号点位置，定相电路1获取当前的接收相位，并提供三个比特的第一相位旋转信号AR，其信号用于使接收信号点位置与发送信号点位置一致。再映射器2将接收信号相位以相反方向旋转用第一相位旋转信号AR表示的角度，从而使接收信号相位与发送信号相位一致。
由再映射器绝对定相并具有与发送信号相位相同的相位基带解调信号I和Q被提供给相位误差检测电路3。相位误差检测电路3生成表示0度和接收点相位之间差值的三比特的第二相位旋转信号CR，并将其提供给再映射器电路2。再映射器电路2将基带解调信号I和Q以相反方向旋转用第二相位旋转信号CR表示的角度，以使接收点位置被设置为0度。
在一个码元周期的前半个周期内再映射器2执行使接收信号点位置与发送侧上的位置一致的再映射处理，在一个码元周期的后半个周期执行将接收信号点位置的相位设置为0度的再映射处理。在本申请人提交的日本专利申请No.10-033732中已经建议了绝对定相电路1、再映射器2和相位误差检测电路3。
再映射器2输出的绝对定相基带信号被提供给锁存器电路4，并在与一个码元时钟同步的一个码元周期内被锁存。因此，锁存器电路4在一个码元周期内连续输出绝对定相基带解调信号I和Q。
相位误差检测电路3具有在图2A中示意地表示的相位误差表31。在相位误差表31中存储有0度和每个基带解调信号I和Q的接收信号相位之间的相位差数据。通过参考该相位误差表31，获取0度和其相位被设置为0度的每个基带解调信号I和Q的接收信号相位之间的相位差数据并将其提供给AFC电路以再生载波。
要求相位误差检测电路3仅具有一个相位误差表31，该表存储与0度和从所接收的8PSK调制信号解调出的每个基带调制信号I和Q的接收信号相位之间的相位差相对应的相位误差数据。角度0度仅是说明性的，可以使用任意一个参考值。在这种情况下，相位误差表31存储任意参考值和接收信号相位之间的相位差。
将锁存器电路4输出的绝对定相基带信号I和Q提供给QPSK映射表转换电路5，并根据从接收点解映射出的三比特数据的低位两比特的信号点排列被转换成QPSK基带解调信号I’和Q’。根据如图3A示意性图示的接收点解映射出的三比特数据的低位两比特，QPSK映射表转换电路5将绝对定相基带调制信号I和Q映射成如图3B示意性图示的QPSK信号。以这种方式，可以获取基于接收信号点位置的QPSK基带调制信号I’和Q’。
这些转换后的QPSK基带调制信号I’和Q’被提供给维特比解码器6以进行维特比解码。该解码后的数据被提供给卷积编码器7以重新编码，并输出为编码输出TCD(C1)和TCD0(C0)。
通过参考相位误差表31从相位误差检测电路3输出的八比特相位误差数据的高位四比特(MSB、MSB-1、MSB-2、MSB-3)被分别提供给延迟电路81、82、83和84以延迟维特比解码器进行解码所需时间和卷积编码器15进行编码所需时间的总和。
将延迟电路81、82、83和84的输出提供给生成MSB判决解映射值的解映射值转换电路9，该MSB判决解映射值用于确定用于网格解码处理的维特比解码输出的MSB是0或者1，并确定用于检测错误的错误标记解映射值。不将相位误差数据的高位四比特提供给延迟电路，可以将它们直接提供给解映射值转换电路，并将解映射值转换电路的输出提供给延迟电路。
在描述解映射值转换电路9之前，将描述如图2A所示的相位误差表31的输出的高位四比特。如果0度和每个基带信号I和Q的接收信号点相位之间的相位差在从3π/2弧度到0到π/2弧度的范围内，I轴的值(MSB)是0(正)且相位误差数据的MSB是1。如果0度和每个基带信号I和Q的接收信号点相位之间的相位差在从π/2弧度到π弧度到3π/2弧度的范围内，I轴的值(MSB)是1(负)且相位误差数据的MSB是0。在图2A中，相位误差数据的MSB-1、MSB-2和MSB-3用三比特的二进制数据表示。
相位误差数据的四比特(α)被提供给解映射值转换电路9。根据如图4所示的高位三个比特(β)，与相位误差数据(α)的高位三个比特(β)相对应的区域被确定为如图2(C)所示的A、B、……、H。高位三个比特(β)与110相加。如果相加结果的低位两比特是11，这两比特被更改为10，如果它们是10，它们被更改为11。相加结果被输出为MSB判决解映射值(D2、D1、D0)。使用该处理，MSB判决解映射值(D2、D1、D0)的低位两比特变成格雷码。
相位误差数据的高位四个比特(α)被提供给解映射值转换电路9，并将相位误差数据(α)与0001相加。获得相加数据(γ)的高位三个比特(δ)。根据如图4所示的高位三个比特，与高位三个比特(δ)相对应的区域被确定为如图2B所示的a、b、……、h。高位三个比特(δ)与110相加。如果相加结果的低位两比特是11，这两比特被更改为10，如果它们是10，它们被更改为11。相加结果被输出为错误标记解映射值(网格8PSK解映射值(Z2、Z1、Z0))。使用该处理，错误标记解映射值(Z2、Z1、Z0)的低位两比特变成格雷码。
解映射值转换电路9输出的MSB判决解映射值(D2、D1、D0)和错误标记解映射值(Z2、Z1、Z0)和来自卷积编码器15的重新编码输出TCD1和TCD0被提供给MSB判决/检错电路10。
在图2A所示相位误差表的情况下，相应区域a、b、……、h、A、B、……、H仅用于参考。
对于8PSK调制的网格编码，并不对三比特数据的MSB进行卷积编码而将其直接输出。因此，必须确定用于解码的MSB。对于图3A所示的网格8PSK映射，在图3C中作为内环的MSB判决环被假设为是通过将图3A所示的环逆时针方向旋转22.5度获得的环。
现在假设，例如01的维特比解码结果。网格8PSK映射中的位置001和101都具有与维特比解码结果相同的低位两比特01。因此，位置001和101被用作网格8PSK映射的MSB候选。如果MSB判决解映射值是010,MSB候选101比MSB候选001更靠近MSB判决解映射值010，如用单点划线表示的，所以101被确定为MSB。使用该判决，MSB判决解映射值是010，而所确定的MSB值是101。因为两个MSB具有不同的编码，必须反转MSB判决解映射值010的MSB。
类似地，如果MSB判决解映射值是用于维特比解码结果01的111,MSB候选101比MSB候选001更靠近MSB判决解映射值111，如用双点划线表示的，所以将101确定为MSB。使用该判决，因为用于MSB判决解映射值111的所确定的MSB值是101，MSB判决解映射值111的MSB和确定MSB值101的MSB具有相同的编码，不必反转MSB判决解映射值111的MSB。
以上述方式确定是否需要为每个维特比解码输出和每个MSB判决解映射值反转MSB编码。该结果在图5中图示。在图5中，改变列中的圆形符号表示需要反转MSB。在图3B的方括号中与维特比解码结果相应地示意性地表示需要反转MSB的解映射值。在图5中，维特比解码结果被简单地表示为XX,MSB判决解映射值被简单地表示为解映射值，所确定的MSB值被简单地表示为所确定的值。
如图6所示，解映射值转换电路9向其输出MSB判决解映射值(D2、D1、D0)和错误标记解映射值(Z2、Z1、Z0)的MSB判决/检错电路10由MSB判决电路111、异或电路112、113和114组成。
如图7所示，MSB判决电路111具有：与门211至216，向其提供判决是否需要反转MSB的MSB判决解映射值(D2、D1、D0)；或门217至219，根据维特比解码结果输出数据；选择器220，用于根据维特比解码结果选择或门217至219输出中的一个；和异或逻辑电路221，用于接收选择器220的输出和MSB判决解映射值(D2、D1、D0)的D2，并输出TCD2(MSB)。异或逻辑电路221的TCD2(MSB)输出和维特比解码器6的解码输出构成网格解码维特比解码数据。在图7中，TCD1和TCD0是卷积编码器7的卷积重新编码输出(C1、C0)。
当MSB判决解映射值为010时，与门211输出高电平信号，当MSB判决解映射值为011时，与门212输出高电平信号，当MSB判决解映射值为110时，与门213输出高电平信号，当MSB判决解映射值为111时，与门214输出高电平信号。当与门211、212、213或214输出高电平信号时，或门217输出高电平信号，当卷积重新编码输出(C1,C0)是00时，该输出被选择器220选择。
当与门211或213输出高电平信号时，或门218输出高电平信号，当卷积重新编码输出(C1,C0)是01时，该输出被选择器220选择。
当MSB判决解映射值为000时，与门215输出高电平信号，当MSB判决解映射值为100时，与门216输出高电平信号。当与门215或216输出高电平信号时，或门219输出高电平信号，当卷积重新编码输出(C1,C0)是10时，该输出被选择器220选择。
根据MSB判决解映射值D2为0或1，反转选择器220的高电平输出，并输出为1或0的TCD2。
根据上述说明显然可以看出，在判决MSB时，比较具有与维特比编码的编码输出相同的低位两比特的网格8PSK映射中的接收信号点位置与通过将网格8PSK映射逆时针方向旋转22.5度获得的MSB判决环上的MSB判决解映射值，并且如果判决位置的MSB与MSB判决解映射值的MSB不同，反转MSB判决解映射值的MSB，并输出为判决MSB。
当如图5所示需要反转解映射值时，MSB判决电路111输出反转后的MSB。以这种方式，MSB判决电路111与维特比解码器6和卷积编码器7协作执行网格解码。
MSB判决电路111的输出TCD2和错误标记解映射值Z2被提供给异或电路112，将卷积重新编码输出C0和错误标记解映射值Z1提供给异或电路113，将卷积重新编码输出C1和错误解映射值Z0提供给异或电路114。错误标记被从异或电路112至114输出。
异或电路112至114可以输出错误标记，因为每个异或电路112至114的一个输入与用于卷积编码的输入相同，并且如果与每个错误标记解映射值Z2至Z0不一致，输出一个设置比特。工业可用性
如前所述，根据本发明的BS数字广播接收机，可以节省通常需要的8PSK解映射器，并且用于网格编码的延迟电路数仅是为特定相位误差数据预先确定的延迟电路数，从而减少了延迟电路的数目。

Claims (4)

1．一种用于接收网格8PSK调制信号的BS数字广播接收机，包括：
相位误差数据生成装置，用于根据0度和接收信号点位置相位之间的相位差生成相位误差数据，从而再生载波；
维特比解码器，用于对基于绝对定相的基带解调信号的接收信号点位置的QPSK基带信号进行维特比解码；
编码器，用于对维特比解码输出进行卷积编码；
延迟装置，用于将与0度和接收信号点位置相位之间相位差相对应的相位误差数据的预定数目的高位比特延迟所述维特比解码器进行维特比解码所需时间和所述卷积编码器进行卷积编码所需时间之和；
解映射转换电路，用于解映射所述延迟装置的输出；
MSB编码判决电路，用于将根据所述解映射转换电路的输出和卷积编码输出确定的一个编码作为网格8PSK解码输出的MSB输出。
2．根据权利要求1的BS数字广播接收机，其中预定数目的高位比特是四比特。
3．根据权利要求1的BS数字广播接收机，其中MSB编码判决电路比较具有与维特比解码输出相同的低位两比特的网格8PSK映射上的接收信号点位置与通过将网格8PSK映射旋转22.5度获得的MSB判决环上的MSB判决解映射值，将具有较短距离的接收信号点判决为判决位置，并且如果判决位置的MSB与MSB判决解映射值的MSB不同，反转MSB判决解映射值的MSB并将反转后的MSB输出为判决MSB。
4．一种用于接收网格8PSK调制信号的BS数字广播接收机，包括：
相位误差数据生成装置，用于根据预定参考相位和接收信号点位置相位之间的相位差生成相位误差数据，从而再生载波；
维特比解码器，用于对基于绝对定相的基带解调信号的接收信号点位置的QPSK基带信号进行维特比解码；
编码器，用于对维特比解码输出进行卷积编码；
解映射转换电路，用于解映射相位误差数据的预定数目的高位比特；
MSB编码判决电路，用于将根据所述解映射转换电路的输出和卷积编码输出确定的一个编码作为网格8PSK解码输出的MSB输出；
其中所述解映射转换电路的输出和卷积编码输出被同步输入给所述MSB编码判决电路。
CNB998062111A 1998-05-22 1999-05-13 Bs数字广播接收机 Expired - Fee Related CN1144432C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP156900/1998 1998-05-22
JP156900/98 1998-05-22
JP10156900A JP2966396B1 (ja) 1998-05-22 1998-05-22 Ｂｓディジタル放送受信機

Publications (2)

Publication Number Publication Date
CN1301446A true CN1301446A (zh) 2001-06-27
CN1144432C CN1144432C (zh) 2004-03-31

Family

ID=15637861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998062111A Expired - Fee Related CN1144432C (zh) 1998-05-22 1999-05-13 Bs数字广播接收机

Country Status (7)

Country Link
US (1) US6714596B1 (zh)
EP (1) EP1081903B1 (zh)
JP (1) JP2966396B1 (zh)
CN (1) CN1144432C (zh)
CA (1) CA2333173C (zh)
DE (2) DE1081903T1 (zh)
WO (1) WO1999062237A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346152B1 (ko) * 1999-09-17 2002-08-01 주식회사 하이닉스반도체 코드 분할 다중 접속방식의 이동통신 기지국 시스템
JP3438700B2 (ja) * 2000-05-24 2003-08-18 株式会社ケンウッド Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法
US8005035B2 (en) 2001-04-27 2011-08-23 The Directv Group, Inc. Online output multiplexer filter measurement
US7583728B2 (en) 2002-10-25 2009-09-01 The Directv Group, Inc. Equalizers for layered modulated and other signals
US7822154B2 (en) 2001-04-27 2010-10-26 The Directv Group, Inc. Signal, interference and noise power measurement
US7423987B2 (en) 2001-04-27 2008-09-09 The Directv Group, Inc. Feeder link configurations to support layered modulation for digital signals
US7778365B2 (en) 2001-04-27 2010-08-17 The Directv Group, Inc. Satellite TWTA on-line non-linearity measurement
US7471735B2 (en) 2001-04-27 2008-12-30 The Directv Group, Inc. Maximizing power and spectral efficiencies for layered and conventional modulations
KR100785863B1 (ko) * 2001-06-30 2007-12-13 매그나칩 반도체 유한회사 Ｑｐｓｋ 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법
CA2489569C (en) * 2002-07-01 2012-05-22 The Directv Group, Inc. Improving hierarchical 8psk performance
US7738587B2 (en) 2002-07-03 2010-06-15 The Directv Group, Inc. Method and apparatus for layered modulation
CA2503530C (en) 2002-10-25 2009-12-22 The Directv Group, Inc. Lower complexity layered modulation signal processor
KR100496155B1 (ko) * 2003-12-27 2005-06-20 한국전자통신연구원 코셋 매핑을 이용한 터보 티씨엠 복호 장치 및 그 방법
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN110768748B (zh) * 2018-07-27 2022-05-17 瑞昱半导体股份有限公司 回旋码解码器及回旋码解码方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469452A (en) * 1991-09-27 1995-11-21 Qualcomm Incorporated Viterbi decoder bit efficient chainback memory method and decoder incorporating same
JPH0832633A (ja) 1994-07-20 1996-02-02 Toshiba Corp トレリス復号器
JPH0897866A (ja) * 1994-09-22 1996-04-12 Toshiba Corp Ｆｅｃ復号器
JPH08288967A (ja) * 1995-04-17 1996-11-01 Toshiba Corp 伝送方式とその送受信装置及びトレリス復号器
JP3253524B2 (ja) * 1996-05-28 2002-02-04 日本放送協会 ディジタル伝送方法および送信、受信装置

Also Published As

Publication number Publication date
US6714596B1 (en) 2004-03-30
WO1999062237A1 (fr) 1999-12-02
EP1081903B1 (en) 2009-08-12
EP1081903A4 (en) 2005-06-15
EP1081903A1 (en) 2001-03-07
DE1081903T1 (de) 2001-08-23
JPH11341097A (ja) 1999-12-10
CA2333173A1 (en) 1999-12-02
JP2966396B1 (ja) 1999-10-25
DE69941257D1 (de) 2009-09-24
CN1144432C (zh) 2004-03-31
CA2333173C (en) 2006-11-14

Similar Documents

Publication Publication Date Title
CN1144432C (zh) Bs数字广播接收机
CN1072874C (zh) 维特比解码器的比特有效回链存贮方法及其解码器
CN1032104C (zh) 用于分辨格式编码调制数据中相位多义性的方法和装置
US5408499A (en) Multilevel code for transmission device
CN1118170C (zh) 处理正交调幅信号的设备和方法
CN1104694C (zh) 生成正弦/余弦函数的方法及使用该方法的装置
EP0544463A2 (en) Coded modulation, with unequal error protection, for fading channels
US6138265A (en) Decoding trellis coded modulated data with a conventional Viterbi decoder
CN1819504A (zh) 盲检测方法和装置以及具有该装置的移动通信接收机
EP0540636B1 (en) Coded qam system
EP0348305A2 (en) Coded modulation communication system
US5995551A (en) Rotationally invariant pragmatic trellis coded digital communication system and method therefor
US5703911A (en) Decoding method for trellis codes with large free distances
CN1099180C (zh) 载波再生电路
CN102244640B (zh) 一种用于qam信号差分编解码的实现方法
WO1999017509A1 (en) Symbol mappings for coded modulations
CN1117456C (zh) 绝对定相电路
JP2002344548A (ja) データ送信装置・受信装置
JPH022277A (ja) 多値ｑａｍ通信方式
CN1467917A (zh) 用于信号解调的装置和方法
WO1997016910A1 (en) Method and apparatus for the provision and reception of symbols
JPH08149172A (ja) データ送受信方法とその装置
CN1117246A (zh) 对格栅编码的正交振幅调制信号解码的方法和设备
CN1894919A (zh) 对多水平正交调幅信号的解调
CN1179036A (zh) 韦特比解码器中的同步方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JVC KENWOOD CORPORATION

Free format text: FORMER OWNER: KABUSHIKI KAISHA KENWOOD;KABUSHIKI KAISHA KENWOOD

Effective date: 20140227

TR01 Transfer of patent right

Effective date of registration: 20140227

Address after: Kanagawa

Patentee after: JVC Kenwood Corp.

Address before: Tokyo, Japan

Patentee before: Kenwood Corp.

TR01 Transfer of patent right
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040331

Termination date: 20140513