CN1300686C - 一种sdh类逻辑仿真激励数据缓存方法 - Google Patents

一种sdh类逻辑仿真激励数据缓存方法 Download PDF

Info

Publication number
CN1300686C
CN1300686C CNB2004100547772A CN200410054777A CN1300686C CN 1300686 C CN1300686 C CN 1300686C CN B2004100547772 A CNB2004100547772 A CN B2004100547772A CN 200410054777 A CN200410054777 A CN 200410054777A CN 1300686 C CN1300686 C CN 1300686C
Authority
CN
China
Prior art keywords
fifo device
data
fifo
sdh
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100547772A
Other languages
English (en)
Other versions
CN1725181A (zh
Inventor
程智辉
李伟东
潘武飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2004100547772A priority Critical patent/CN1300686C/zh
Publication of CN1725181A publication Critical patent/CN1725181A/zh
Application granted granted Critical
Publication of CN1300686C publication Critical patent/CN1300686C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明有关一种SDH类逻辑仿真激励数据缓存方法；包括：A)一报文生成模块生成初始报文，将初始报文放入第一FIFO(先进先出)装置；B)一LAPS封装模块从第一FIFO装置中取得一定量的报文进行LAPS封装，将封装后的报文放入第二FIFO装置；C)一VC4虚级联映射模块从第二FIFO装置中取得封装后的报文进行VC4虚级联映射，生成STM－1帧，放入第三FIFO装置；D)一总线接口转换模块从第三FIFO装置中取得STM-1帧数据；进行总线接口转换，生成总线数据，放入第四FIFO装置；再将生成的总线数据发送给被测试设备。本发明方法能提高SDH类逻辑仿真中激励产生的效率，加快仿真速度。

Description

一种SDH类逻辑仿真激励数据缓存方法
技术领域
本发明涉及通信或电子领域的仿真技术，尤指一种SDH类逻辑仿真激励数据缓存方法。
背景技术
在SDH(Synchronous Digital Hierarchy，同步数字体系)类逻辑仿真中，激励产生是一项复杂的工作，因为SDH涉及到的协议众多，处理过程复杂，中间会产生大量的临时数据，如何合理的管理和使用这些临时数据一直是仿真人员面临的一个难点。
目前在SDH类逻辑仿真中，激励产生采用的方法是将激励产生过程中所需的每个模块设计成一个个独立的程序(在C/C++中体现为含有一个名称为main的主函数)，每个独立的程序产生的临时数据将写入一个文件中，然后下一个相关的独立程序从该文件中获取所需要的数据进行处理，处理完毕后，再次写入另外一个文件中供下一个相关独立程序使用，以此类推。处理过程图l所示。
如上所述，由于SDH类逻辑协议的复杂性使得处理过程中会产生大量的临时数据，现有技术是将所有的临时数据存入数据文件中，而数据文件是保存在硬盘上，其存储速度比较慢。因为数据不是一次性写入的，故需要频繁的访问硬盘，使得仿真效率非常低下，仿真速度非常慢。另外由于各个模块都是一个个独立的可执行程序，彼此之间没有任何联系，使得激励产生过程不能从整体上来控制，仿真的自动化程度不高；而且每个模块的参数都是通过文件的形式配置的，参数一旦配置好后就很难再次改变，给用户使用带来很大的不方便。
发明内容
本发明提供一种SDH类逻辑仿真激励数据缓存方法，解决SDH类逻辑仿真速度慢、参数配置及修改不便的问题。
本发明提供的SDH类逻辑仿真激励数据缓存方法，包括下列步骤：
A)一报文生成模块生成初始报文，将初始报文放入第一FIFO装置；
B)一LAPS模块从第一FIFO装置中取得报文进行LAPS封装，将封装后的报文放入第二FIFO装置；
C)一VC4虚级联映射模块从第二FIFO装置中取得封装后的报文进行VC4虚级联映射，生成STM-1帧，放入第三FIFO装置；
D)一总线接口转换模块从第三FIFO装置中取得STM-1帧数据，进行总线接口转换，生成总线数据，放入第四FIFO装置；再将生成的总线数据发送给被测试设备。
根据本发明的上述方法，所述各模块都设置有相应的图形化参数配置界面，实现动态访问并修改各模块的参数。
根据本发明的上述方法，所述各模块在所述的第一FIFO装置、第二FIFO装置、第三FIFO装置中读取数据前，要对所访问的FIFO装置是否为空进行检查，若所述的FIFO装置为空，则中止数据的读取。。
根据本发明的上述方法，所述总线接口转换模块与被测试设备之间通过可编程语言接口传递数据。
根据本发明的上述方法，所述第一、第二、第三和第四FIFO装置为计算机内存。
本发明的优点如下：
1、提高SDH类逻辑仿真中激励产生的效率，加快仿真速度；
2、将SDH类逻辑仿真中激励产生涉及到的多种协议组合成一个整体，提高仿真的自动化程度；
3、本发明对中间的临时数据不再需要保存到文件中去，而以FIFO的方式全部保存在计算机的内存中，可以快速的对中间的临时数据进行访问。
附图说明
图1为现有技术中SDH类逻辑仿真激励数据产生过程示意图。
图2为本发明SDH类逻辑仿真激励数据产生过程示意图。
具体实施方式
本发明提供的技术方案区别于现有技术方案之处在于：一是从整体上来考虑SDH类逻辑仿真激励产生的所有模块，各个模块之间不再是彼此独立的，而是前后有关联的；二是采用FIFO(First Input First Output)装置(存储介质可为计算机的内存)来替换原有技术方案中的文件(存储介质为计算机的硬盘)，这样可以大大加快激励产生程序对中间数据的访问速度，而且所有配置的参数存放在内存中，可以通过设计相应的图形化界面动态访问每个模块涉及到的参数的值。
本发明的SDH类逻辑仿真激励数据产生的工作过程如图2所示，描述如下：
1、由一报文生成模块生成需要的初始报文，将初始报文放入FIFO A；
2、从初始报文的FIFO A中取得一定量的报文进行LAPS(Link AccessProcedure-SDH，链路接入规程-SDH)封装，封装后的报文放入FIFO B；
3、从FIFO B中取得封装处理后的数据流进行VC4(VirtualConcatenation/4)虚级联映射，生成STM-1(Synchronous Transport Module-1，1级同步传输模块)帧，放入FIFO C；
4、从FIFO C中取得STM-1帧数据，进行总线接口转换生成总线数据，放入FIFO D；最后从FIFO D中取得总线数据，通过可编程语言接口(ProgramLanguage Interface，PLI)发送给DUT(Device Under Test，被测试设备)。
在图2中出现的每个模块都有相应的图形化的参数配置界面，可以动态的访问(读取和修改)本模块涉及到的参数，而且每个模块都会对被访问的FIFO是否为空进行检查，如果出现FIFO为空的情况(在处理过程中，模块之间通过FIFO交换数据，即前面的模块处理好数据后放入FIFO中供下级模块取用，在下级模块取用FIFO中的数据时可能会把FIFO中的数据取空，而且可能FIFO中的数据不够，还需要向前一级模块申请数据。)，则返回，处理流程中止。
FIFO是一种先进先出的缓存装置，在计算机中表现为计算机分配的一段内存。可以使用各种各样的FIFO装置来实现。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (5)

1、一种SDH类逻辑仿真激励数据缓存方法，其特征在于，包括下列步骤：
A)一报文生成模块生成初始报文，将初始报文放入第一FIFO装置；
B)一LAPS封装模块从第一FIFO装置中取得报文进行LAPS封装，将封装后的报文放入第二FIFO装置；
C)一VC4虚级联映射模块从第二FIFO装置中取得封装后的报文进行VC4虚级联映射，生成STM-1帧，放入第三FIFO装置；
D)一总线接口转换模块从第三FIFO装置中取得STM-1帧数据，进行总线接口转换，生成总线数据，放入第四FIFO装置；再将生成的总线数据发送给被测试设备。
2、如权利要求1所述的SDH类逻辑仿真激励数据缓存方法，其特征在于：所述各模块都设置有相应的图形化参数配置界面，实现动态访问并修改各模块的参数。
3、如权利要求1或2所述的SDH类逻辑仿真激励数据缓存方法，其特征在于：所述各模块在所述的第一FIFO装置、第二FIFO装置、第三FIFO装置中读取数据前，要对所访问的FIFO装置是否为空进行检查，若所述的FIFO装置为空，则中止数据的读取。
4、如权利要求1或2所述的SDH类逻辑仿真激励数据缓存方法，其特征在于：所述总线接口转换模块与被测试设备之间通过可编程语言接口传递数据。
5、如权利要求4所述的SDH类逻辑仿真激励数据缓存方法，其特征在于：所述第一、第二、第三和第四FIFO装置为计算机内存。
CNB2004100547772A 2004-07-20 2004-07-20 一种sdh类逻辑仿真激励数据缓存方法 Expired - Fee Related CN1300686C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100547772A CN1300686C (zh) 2004-07-20 2004-07-20 一种sdh类逻辑仿真激励数据缓存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100547772A CN1300686C (zh) 2004-07-20 2004-07-20 一种sdh类逻辑仿真激励数据缓存方法

Publications (2)

Publication Number Publication Date
CN1725181A CN1725181A (zh) 2006-01-25
CN1300686C true CN1300686C (zh) 2007-02-14

Family

ID=35784870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100547772A Expired - Fee Related CN1300686C (zh) 2004-07-20 2004-07-20 一种sdh类逻辑仿真激励数据缓存方法

Country Status (1)

Country Link
CN (1) CN1300686C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968065B (zh) * 2006-06-23 2011-04-06 华为技术有限公司 一种微波通信业务传输方法及系统
CN101145875B (zh) * 2007-10-17 2011-05-11 中兴通讯股份有限公司 在sdh虚级联成帧器中实现多通道封装处理的方法和装置
CN101656586B (zh) * 2008-08-20 2013-08-07 中兴通讯股份有限公司 提高同步数字体系虚级联延时补偿缓存效率的方法及装置
CN101656742B (zh) * 2009-08-25 2013-04-10 南京普天网络有限公司 Stm-1中63路网桥业务通道连通性测试设备及方法
CN102420734A (zh) * 2011-12-13 2012-04-18 北京交控科技有限公司 一种can总线拓扑结构实现系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978377A (en) * 1996-08-09 1999-11-02 Electronics And Telecommunications Research Institute STM-based ATM cell physical layer processing circuit
WO2001008356A1 (en) * 1999-07-27 2001-02-01 Wuhan Research Institute Of Posts And Telecommunications, M.I.I. Interfacing apparatus and method for adpating ethernet directly to physical channel
US6351725B1 (en) * 1993-01-19 2002-02-26 Madge Networks Limited Interface apparatus
CN1097932C (zh) * 1997-12-31 2003-01-01 华为技术有限公司 同步数字传输设备中的系统通信控制装置
US20040102951A1 (en) * 2002-11-22 2004-05-27 Manisha Agarwala Read FIFO scheduling for multiple streams while maintaining coherency

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351725B1 (en) * 1993-01-19 2002-02-26 Madge Networks Limited Interface apparatus
US5978377A (en) * 1996-08-09 1999-11-02 Electronics And Telecommunications Research Institute STM-based ATM cell physical layer processing circuit
CN1097932C (zh) * 1997-12-31 2003-01-01 华为技术有限公司 同步数字传输设备中的系统通信控制装置
WO2001008356A1 (en) * 1999-07-27 2001-02-01 Wuhan Research Institute Of Posts And Telecommunications, M.I.I. Interfacing apparatus and method for adpating ethernet directly to physical channel
US20040102951A1 (en) * 2002-11-22 2004-05-27 Manisha Agarwala Read FIFO scheduling for multiple streams while maintaining coherency

Also Published As

Publication number Publication date
CN1725181A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
CN100542178C (zh) 基于数据流技术的多源异构数据集成系统
CN104820657A (zh) 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN101482856A (zh) 基于现场可编程门阵列的串并行协议转换装置
CN1300686C (zh) 一种sdh类逻辑仿真激励数据缓存方法
WO2004112350A1 (en) Network protocol off-load engine memory management
JP2021182421A (ja) ラベル付けツールの生成方法と装置、ラベル付け方法と装置、電子デバイス、記憶媒体及びプログラム
JP6680454B2 (ja) Ｌｓｉチップ積層システム
CN102609990A (zh) 面向复杂三维cad模型的海量场景渐进式更新算法
US8943240B1 (en) Direct memory access and relative addressing
JP2023517921A (ja) プロセッサ及び実現方法、電子機器、及び記憶媒体
CN106951182A (zh) 一种块设备缓存方法和装置
Yamashina et al. Proposal of ROS-compliant FPGA component for low-power robotic systems
CN111625218A (zh) 一种自定义库开发的大数据处理方法及系统
CN105306380B (zh) 数据传输方法及其装置和应用
CN105074677B (zh) 用于加速器将数据存储在缓冲器中的方法的方法和系统
CN107391044A (zh) 一种云硬盘的创建方法及创建装置
CN101324863B (zh) 一种同步静态存储器的控制装置及方法
CN114003521B (zh) 基于stm32和fpga的x波段轻量化加速器数据采集传输系统
CN104766356B (zh) 一种iOS动画制作方法及装置
CN103744632A (zh) 一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法
CN108073706B (zh) 一种仿真系统历史库纵向数据横向化展示的方法
Dietterle et al. Mapping of high-level SDL models to efficient implementations for TinyOS
Straumann et al. The SLAC Common-Platform Firmware for High-Performance Systems
CN101055479A (zh) 一种实现非时钟控制寄存器数据更新的系统及方法
Strehl Symbolic methods applied to formal verification and synthesis in embedded systems design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20180720

CF01 Termination of patent right due to non-payment of annual fee