CN103744632A - 一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法 - Google Patents

Abstract

本发明属于机载座舱显示系统领域，特别是一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法。一种基于NiosⅡ的低成本机载显示器图形生成装置，包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器。本发明结构简单，成本低廉，无需专门的硬件CPU芯片，只使用单独一片SOPC芯片即可，实现了基于NiosⅡ软核微处理器的低成本机载显示器图形实时生成，可以使显示分辨率不超过640×480的机载低成本显示器图形生成电路大大简化，产品功耗和体积都有所减小，有效地降低了产品的成本。

Description

一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法

技术领域

本发明属于机载座舱显示系统领域，特别是一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法。

背景技术

大屏幕化是未来飞机座舱显示的发展方向，针对这一趋势，机载显示器的图形生成装置由以DSP（Digital Signal Processing，数字信号处理器）+FPGA（Field Programmable GateArray，现场可编程门阵列）架构为核心的生成技术逐渐向以GPU（Graphic Processing Unit，图图形处理单元）为核心的图形生成技术方向转变。采用DSP+FPGA的图形硬件加速架构，或者使用专用GPU图形生成芯片，都可以产生高分辨率的机载显示器图形，但随之带来的是成本的增加以及功耗的不断上升，这显然无法满足低功耗、低成本显示器的要求。在某些低成本的机载显示器应用场合，需要一种新的图形生成装置来满足机载显示器图形生成的需要。

SOPC(System On Programmable Chip)即可编程片上系统，或者说是基于大规模FPGA的单片系统，是美国Altera公司于2000年提出的。它至少包含一个嵌入式处理器内核，具有小容量片内高速RAM资源和丰富的IP核资源可供选择，提供了FPGA编程接口，有足够的片上可编程逻辑资源。SOPC完全可能将一个电子系统集成到一片FPGA中，为SOC的实现提供了一种简单易行而又成本低廉的手段。

使用以NiosⅡ软核微处理器为核心的Altera公司的SOPC系统，搭建机载显示器图形发生的硬件平台，使用NiosⅡ软核进行机载显示器图形的生成，可以满足低成本、低功耗和小体积的应用场合。

发明内容

本发明要解决的技术问题：

为克服当前大屏幕、高分辨率机载显示器因功耗大、成本高、体积大而无法满足低功耗、小体积、低成本应用场合的缺点，本发明提供一种图形生成装置及其方法，该装置采用SOPC系统包含的NiosⅡ软核微处理器+FPGA的硬件架构，通过NiosⅡ软核微处理器完成机载显示器的图形生成，可以有效提高机载显示器的成本、体积和功耗。

本发明的技术方案：

一种基于NiosⅡ的低成本机载显示器图形生成装置，包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器。

所说的NiosⅡ软核微处理器集成在SOPC内部，通过SOPC内部的AVALON总线与程序存储器相连，上电后从程序存储器获得图形生成程序，通过SOPC内部的AVALON总线与与第一帧存1、第二帧存2相连，将图形生成程序生成的图形像素点数据传递到第一帧存1和第二帧存2中；通过SOPC内部的AVALON总线与SOPC片上RAM相连，使用片上RAM作为图形生成程序运行时的动态内存；

所说的FPGA与第一帧存1和第二帧存2相连，工作时按照标准视频发生时序读取第一帧存1和第二帧存2中的内容，处理后传递到数模转换芯片以供显示。与逻辑存储器相连，上电时从逻辑存储器中读取FPGA配置逻辑。与数模转换芯片相连，将带显示的图形像素点传递到数模转换芯片用于显示；与NiosⅡ软核微处理器相连，通过并行I/O口与NiosⅡ软核微处理器交互帧存操作状态，并控制NiosⅡ软核微处理器对帧存的写操作时序；

所说的程序存储器与NiosⅡ软核微处理器相连，存储图形生成程序，上电时传递给NiosⅡ软核微处理器；

所说的逻辑存储器与FPGA相连，将FPGA配置逻辑传递给FPGA；

所说的第一帧存1和第二帧存2与与NiosⅡ软核微处理器相连，存储NiosⅡ软核微处理器生成的图形像素点数据，与FPGA相连，将图形像素点数据传递给FPGA处理显示；

所说的数模转换芯片与显示器相连，数模转换芯片将FPGA处理后的图形像素点数据转换成视频信号传递给显示器显示。

一种基于NiosⅡ的低成本机载显示器图形生成方法，包括以下步骤：

步骤1：装置上电，执行系统初始化工作，完成各外设、全局变量等初始化操作。执行完成后，执行步骤2；

步骤2：NiosⅡ软核微处理器读取当前的数据帧存储器是否可写的状态标志。读取完成后，执行步骤3；

步骤3：NiosⅡ软核微处理器检查当前的数据帧存储器是否可写。如果不可写，继续执行步骤2，直到数据帧存储器可写。如果可写，执行步骤4；

步骤4：NiosⅡ软核微处理器根据图形生成任务完成图形生成操作，完成后执行步骤5；

步骤5：NiosⅡ软核微处理器在完成步骤4的帧存写操作后，置帧存写操作完成指令，然后执行步骤6；

步骤6：FPGA读到步骤5中NiosⅡ软核微处理器置的帧存写操作完成标志后，从另一个帧存中读取存储的图形像素点数据，并按照标准视频产生时序对这些像素点进行处理。处理完成后，执行步骤7；

步骤7：FPGA处理完成的像素点数据经过数模转换芯片进行AD转换后，输出至显示器显示。执行完成后，执行步骤8；

步骤8：FPGA完成上述操作后，将当前帧存的操作状态置为可写，以供NiosⅡ软核微处理器在下次图形生成时可用。

本发明的有益效果：

本发明结构简单，成本低廉，无需专门的硬件CPU芯片，只使用单独一片SOPC芯片即可，实现了基于NiosⅡ软核微处理器的低成本机载显示器图形实时生成，可以使显示分辨率不超过640×480的机载低成本显示器图形生成电路大大简化，产品功耗和体积都有所减小，有效地降低了产品的成本。

附图说明

图1是本发明的一种基于NiosⅡ软核微处理器的机载低成本显示器图形生成装置及其方法的结构框图；

图2是本发明的一种基于NiosⅡ软核微处理器的机载低成本显示器图形生成装置及其方法的软件处理流程图。

具体实施方式

以下结合附图对本发明的具体实施方式作详细说明，但不对本发明做限定。

请参阅图1所示，本发明基于NiosⅡ软核微处理器的机载低成本显示器图形生成装置，该装置以NiosⅡ软核微处理器为图形生成的核心主控制器，以FPGA作为NiosⅡ软核微处理器的硬件平台，辅以其他附属模块完成数据存储、程序存储等功能。其中，附属模块包括程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器，以及FPGA实现协处理功能的硬件逻辑。NiosⅡ软核微处理器运行C语言程序，通过AVLAON总线连接并控制逻辑模块，实现显示图形生成等功能。

AVALON总线是美国Altera公司的一种多端口通讯总线，负责总线端点的通讯；

SOPC优选为美国Altera公司的EP2S35芯片，其中的FPGA用于已生成的机载显示器图形像素点数据的处理，按照视频发生时序将数据传递到数模转换芯片；其中的NiosⅡ软核微处理器作为图形生成装置的主控制器，完成显示器图形的生成；

程序存储器优选为Flash芯片，型号为AM29LV081B，用于存储NiosⅡ软核微处理器的图形生成程序；

逻辑存储器优选为EPCS芯片，用于存储FPGA的逻辑配置文件；

第一帧存1和第二帧存2优选为同步动态随机存储器（SDRAM），用于图形像素点数据的存储；

数模转换芯片优选为ADV7125，用于将将FPGA处理的视频信号输出至显示器显示。

请结合图2，使用本发明的基于NiosⅡ软核微处理器的低成本机载显示器图形生成装置有如下步骤：

步骤201：装置上电，执行系统初始化工作，完成各外设、全局变量等初始化操作。执行完成后，执行步骤202；

步骤202：NiosⅡ软核微处理器读取当前的数据帧存储器是否可写的状态标志。读取完成后，执行步骤203；

步骤203：NiosⅡ软核微处理器检查当前的数据帧存储器是否可写。如果不可写，继续执行步骤202，直到数据帧存储器可写。如果可写，执行步骤204；

步骤204：NiosⅡ软核微处理器根据图形生成任务完成图形生成操作，完成后执行步骤205；

步骤205：NiosⅡ软核微处理器在完成步骤204的帧存写操作后，置帧存写操作完成指令，然后执行步骤206；

步骤206：FPGA读到步骤205中NiosⅡ软核微处理器置的帧存写操作完成标志后，从另一个帧存中读取存储的图形像素点数据，并按照标准视频产生时序对这些像素点进行处理。处理完成后，执行步骤207；

步骤207：FPGA处理完成的像素点数据经过数模转换芯片进行AD转换后，输出至显示器显示。执行完成后，执行步骤208；

步骤208：FPGA完成上述操作后，将当前帧存的操作状态置为可写，以供NiosⅡ软核微处理器在下次图形生成时可用。

需要指出的是，本发明还可以进行进一步的改进：

所述的NiosⅡ软核微处理器还可以为SOPC中的ARM处理器，或者采用其他SOPC包含的PowerPC处理器；

所述的数模转换芯片还可以是美国ADI公司或TI公司的其他型号的芯片，也可以是其他具有类似功能的芯片；

所述的程序存储器不仅限于Flash存储器，还可以是EEPROM、SD卡、NVRAM等各种掉电可存储芯片；

所述的逻辑存储器不仅限于EEPROM，还可以是Flash、SD卡、NVRAM等各种掉电可存储芯片；

所述的帧存不仅限于SDRAM芯片，还可以是SRAM、DDR等存储器；

所述机载显示器图形不限于二维图形，还可以生成三维图形。

本发明采用NiosⅡ软核微处理器作为核心图形生成处理器，取消了机载显示器图形生成装置常用的CPU芯片及关联外围电路，可以有效降低机载显示器的图形生成装置硬件平台的体积，节约了机载显示器的生成成费用。并且，采用NiosⅡ软核微处理器进行机载显示器的图形生成，其最大可以生成640×480分辨率的图形，在保证显示效果的前提下，生成速度可达每秒25帧，完全能够满足机载显示器实时性的要求。

以上所述仅为本发明的较佳实时例，并不用以限制本发明。应当指出，对于本领域的普通技术人员来说，凡是在本发明原理上所作的任何修改、替换或改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种基于NiosⅡ的低成本机载显示器图形生成装置，其特征在于：

包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器；

所说的NiosⅡ软核微处理器集成在SOPC内部，通过SOPC内部的AVALON总线与程序存储器相连，上电后从程序存储器获得图形生成程序，通过SOPC内部的AVALON总线与与第一帧存1、第二帧存2相连，将图形生成程序生成的图形像素点数据传递到第一帧存1和第二帧存2中；通过SOPC内部的AVALON总线与SOPC片上RAM相连，使用片上RAM作为图形生成程序运行时的动态内存；

所说的FPGA与第一帧存1和第二帧存2相连，工作时按照标准视频发生时序读取第一帧存1和第二帧存2中的内容，处理后传递到数模转换芯片以供显示；与逻辑存储器相连，上电时从逻辑存储器中读取FPGA配置逻辑；与数模转换芯片相连，将带显示的图形像素点传递到数模转换芯片用于显示；与NiosⅡ软核微处理器相连，通过并行I/O口与NiosⅡ软核微处理器交互帧存操作状态，并控制NiosⅡ软核微处理器对帧存的写操作时序；

所说的程序存储器与NiosⅡ软核微处理器相连，存储图形生成程序，上电时传递给NiosⅡ软核微处理器；

所说的逻辑存储器与FPGA相连，将FPGA配置逻辑传递给FPGA；

所说的第一帧存1和第二帧存2与与NiosⅡ软核微处理器相连，存储NiosⅡ软核微处理器生成的图形像素点数据，与FPGA相连，将图形像素点数据传递给FPGA处理显示；

所说的数模转换芯片与显示器相连，数模转换芯片将FPGA处理后的图形像素点数据转换成视频信号传递给显示器显示。

2.一种基于NiosⅡ的低成本机载显示器图形生成方法，其特征是，包括以下步骤：

步骤1：装置上电，执行系统初始化工作，完成各外设、全局变量等初始化操作；执行完成后，执行步骤2；

步骤2：NiosⅡ软核微处理器读取当前的数据帧存储器是否可写的状态标志；读取完成后，执行步骤3；

步骤3：NiosⅡ软核微处理器检查当前的数据帧存储器是否可写；如果不可写，继续执行步骤2，直到数据帧存储器可写；如果可写，执行步骤4；

步骤4：NiosⅡ软核微处理器根据图形生成任务完成图形生成操作，完成后执行步骤5；

步骤5：NiosⅡ软核微处理器在完成步骤4的帧存写操作后，置帧存写操作完成指令，然后执行步骤6；

步骤6：FPGA读到步骤5中NiosⅡ软核微处理器置的帧存写操作完成标志后，从另一个帧存中读取存储的图形像素点数据，并按照标准视频产生时序对这些像素点进行处理；处理完成后，执行步骤7；

步骤7：FPGA处理完成的像素点数据经过数模转换芯片进行AD转换后，输出至显示器显示；执行完成后，执行步骤8；

步骤8：FPGA完成上述操作后，将当前帧存的操作状态置为可写，以供NiosⅡ软核微处理器在下次图形生成时可用。

Images