CN1293668C - 耦合器件 - Google Patents

Abstract

本发明提出一种耦合器件，包括衬底(1)，覆盖所述衬底(1)的第一表面的第一传导层(2)，与所述第一表面相对设置并由至少一个覆盖层(4，5)覆盖的至少两个电磁耦合线(3a，3b)，其中，至少一个短路短线(Stub A，Stub B)连接在所述电磁耦合线中的至少一个与所述第一传导层之间。

Description

耦合器件

技术领域

本发明涉及一种耦合器件。更具体而言，本发明涉及一种由多层集成电路技术制造工艺产生的耦合器件。

背景技术

通常，例如混合(Hybrid)3dB耦合器的耦合器件(耦合器)是例如RF混合器、放大器和调制器的各种电路中越来越多地被使用以获得高性能应用的必不可少的电路部件。此外，它们可以应用于多种其他支持功能中，如一般的RF信号和振幅调节以及误差信号获取系统中所遇到的那些功能。

术语“混合(hybrid)”当与耦合器结合使用时表示相对于输入端口，在耦合器的两(输出)端口之间相等地分割功率。从而，3dB耦合器是一种“混合”耦合器，因为：

10log(Power_out/Power_in)＝-3dB

Power_out/Power_in＝10^(-3/10)＝0.5

从而输出端口之一的输出功率Power_out为输入功率Power_in的一半(-3dB)，从另一输出端口输出另一半输出功率。如果考虑图2(下文中做更详细的解释)，并且称端口P1为输入端口，那么称端口P4为耦合端口，端口P2称作直接端口，其中从每个输出端口输出输入功率的一半。称端口P3为与端口P1隔离。注意，直接端口处的输出经受随耦合长度(coupling length)而定的相移，而耦合端口处的输出不发生相移(参照输入端口处所提供的输入)。

不过在1-5GHz范围内使用耦合器的代价是这种耦合器需要占据大面积，并且当用PCB技术(PCB＝印刷电路板)实现时，3dB耦合操作的紧密间隙尺寸产生制造公差问题。更确切地说，当用PCB技术实现耦合器时，在具有设计尺寸的耦合器的耦合线之间必须精确地设置间隙，否则耦合器将不能正常工作。

为了解决制造问题，采用了牺牲更多电路尺寸的窄带等效耦合器，如支线耦合器。可使用其他可选耦合器，如SMD型(SMD＝表面安装器件)混合耦合器，其提供更优的尺寸比，不过对于未来小尺寸增强功能系统而言依然太大了。这种SMD部件型耦合器通常需要附加的外部匹配部件，以在隔离和匹配以及振幅和相位平衡方面优化其性能，从而甚至会进一步牺牲电路面积。换言之，从外部提供用于匹配目的的SMD部件，进一步增大了耦合器的整体尺寸，并需要用于焊接外设SMD部件的附加焊接过程。SMD部件使用量的增大会增加成本，并且使用焊接连接会损害环境友好性，并降低制造子系统模块的可靠性，这是由于每一个焊接连接都代表一个潜在的错误源。

还使用带状线(stripline)技术来设计高性能耦合器，不过其对于给定部件需要容纳更大体积/尺寸，从而造成更多的附加材料成本。

特别是在LNA设计(LNA＝低噪声放大器)以及高效功率放大和线性化应用中，低损耗性能也会是一个问题。对于这种应用而言，改善一小部分dB便是有益的。当前的设计通常提供每个耦合器0.3dB的损耗性能。

为了解决上述问题并满足未来小型化电路子系统的性能需要，需要耦合器在隔离、匹配以及振幅和相位平衡方面能额外忍受制造公差，并且比其前几代相比具有小得多的尺寸。

可利用适当的集成技术以及小型化电路技术来减小尺寸。多层集成电路，如多层陶瓷LTCC/HTCC(LTCC＝低温共烧结陶瓷，HTCC＝高温共烧结陶瓷)技术已经被发现是一种具有巨大小型化潜力的技术，因为其将三维设计灵活性与高介电常数( )的陶瓷材料结合起来。通过仔细选择材料和电路几何结构以及拓扑结构，能获得低损耗性能。可使用适当的电路技术或几何结构优化隔离/匹配以及振幅和相位平衡性质。

图1表示一种在多层陶瓷技术如LTCC/HTCC中称作密集集成的实际多层叠层的例子。如从图1中可以看出，用于实现隔离的不同接地平面分隔开不同的集成层次。这种高密度集成方案依赖于带状线部件的使用，如上所述对于给定部件，带状线部件会引起面积/体积增大，从而额外带来更多材料成本。

换言之，将无源部件单片集成到多层无源衬底中，对于移动通信业中解决耗费主要设计精力的尺寸、成本和性能权衡问题而言非常有用。低温共烧结陶瓷(LTCC)技术是一个可利用的多层衬底的主要例子。图1粗略地表示使用两种不同陶瓷厚度的LTCC中实际多层叠层的一个示例。顶部衬底层用于偏压和线限(wirebound)MCIC电路，其中底层用于焊接封装部件(例如，使用球栅阵列BGA)。两个中间层被用于受控阻抗传输线，以及其他无源部件如平行板电阻器、电感器、耦合器、不平衡变压器和功率分配器。可以看出，为了充分隔离不同设计层的电路，需要将无源元件做成带状线部件，其中由接地平面分隔不同设计层。

带状线耦合器的实现具有显著的缺点，即与其微带(microstrip)实现相比，对于相同几何结构，为了获得相同性能则需要大得多的衬底厚度。从而当通过减少所使用的层数来优化成本时，将损害带状线耦合器的性能。

图2表示传统上已知的耦合器的等效电路图。基本上，耦合器件由一对耦合线3a，3b组成。每条耦合线具有两个用于输入/输出待耦合的电和/或电磁信号的端口。因而，如图2中所示，耦合线3a具有端口P1，P2，而耦合线3b具有端口P3，P4。每个端口P1到P4端接有终端阻抗Z0。在50Ohm系统中，Z0的大小为50Ohm。耦合线3a、3b具有用耦合器的设计波长表示的相等长度。参数le°表示测得的以度(°)为单位的耦合器的电学长度。例如，对于图2中所示的耦合器，假设长度为λ/4，λ/4与耦合器设计所针对的工作中心频率相对应。因而，在此情形中，在端口P1输送给耦合器并作为参考的信号(表示为“0°”)被耦合到端口P4(耦合端口)，其相位不改变。端口P3与端口P1隔离，意味着没有功率从端口P1到达端口P3。端口P2(直接端口)处的信号相对于端口P1处输入的信号进行偏移，如+90°所示。注意，在以3dB耦合器为例的情形中，端口P1处输入的功率在端口P2(直接端口)与P4(耦合端口)之间分割。毫无疑问，可以有其他耦合线长度，如λ/2，或λ/4的奇数倍，例如3λ/4。此外，耦合线可具有不同长度，在此情形中仅其上发生耦合的耦合线的长度表示有效耦合长度(耦合器的以[°]为单位的电气长度)。可以按照传播通过其中的电磁波的偶和奇传播模式，及其相应特征阻抗Zoo，Zoe和相速度υ_oe和υ_oo，以及耦合线的电气长度le来描述耦合器，即耦合线。

当在50Ohm系统中进行3dB耦合时，需要将耦合线设计成分别具有20.7和120.7Ohm的阻抗值Zoo和Zoe。不过上述配置假设偶和奇模式具有相等的相速度，即υ_oe＝υ_oo。该假设适用于均质(homogeneous)耦合器，如带状线耦合器。

Zoe主要受衬底厚度和传输线宽度的影响。通常，在实际实现中，衬底厚度小于获得正确Zoe所需的厚度。这可能是基于尺寸、成本或可靠性考虑，或者所有考虑的组合。Zoe的减小对于耦合器的振幅和相位平衡，以及对匹配和隔离造成不利影响。

可以通过两种方法来应对Zoe的减小，即或者增大衬底厚度，从而带来明显的材料成本并增大部件体积；或者减小传输线宽度，这受制造要求和公差限度的限制。减小传输线宽度对于Zoo具有不利的影响，这对于最终能减小厚度和依然能满足Zoo要求的程度产生限制。

下面参照带状线耦合器描述本发明。毫无疑问，根据本发明提供的结构改变也适用于微带耦合器。此外，本发明不必考虑宽面耦合或边缘耦合耦合器。不过，为了描述本发明，说明的重点放在宽面耦合带状线耦合器上，其对于本发明不产生任何限制。

图12粗略地表示带状线与微带结构之间的基本差异。图12的左部表示带状线结构，而右部表示微带结构(作为传导层而耦合的两边被设置在相同层中，其中各边彼此相对)。设置于均匀电介质衬底(均质衬底和/或对称)中任何无损耦合传输线(耦合线)的一个重要的性质是支持纯TEM模式传输。这类传输线的一个普通例子是STRIPLINE(带状线)，如图12中左部所示。不过，如果传输线设置在非均质(和/或非对称)电介质衬底中，则其不再支持完全TEM传输，因为此时电磁波主要在衬底中传播，不过此时有一些波也能够在空气中传播。这种传输线的一个最为普通的例子是图12中右部所示的MICROSTRIP(微带)。带状线耦合器封装在均质衬底中，其中耦合器的电磁场被两个接地平面限制在衬底中。对于微带线，虽然主要在衬底中发生其电磁传输(实际上大部分功率在衬底内传播)，然而有一些功率在衬底外部(通常为空气)传播。

图3用剖面图表示宽面耦合结构的基本结构配置。图3表示利用多层陶瓷技术设计混合耦合器时所利用的典型结构。宽面耦合结构是一种非常有用的设计结构，其可通过将两个耦合传输线偏移而调节耦合量。图3包括表示宽面耦合带状线(耦合线之间没有偏移)(图3a)，偏移宽面耦合带状线(图3b)，宽面耦合微带(耦合线之间没有偏移)(图3c)，偏移宽面耦合微带(图3d)的图3a，b，c和d。

从而，如图3c和d中所示，相应耦合器件包括衬底1，覆盖所述衬底1的第一表面的第一传导层2，与所述第一表面相对设置且被至少一个覆盖层4、5覆盖的至少两个电磁耦合线3a，3b。此外，如图3a和b中所述，第二传导层2′覆盖所述至少一个覆盖层4、5。所述至少两个耦合线3a和3b设置在距所述衬底1的所述第一表面有不同距离的位置处，其中由覆盖所述至少两个耦合线中第一耦合线3b的第一覆盖层4的厚度决定所述至少两个耦合线3a，3b的设置处距所述衬底1的所述第一表面的距离之间的差异。如图所示，将所述至少两个耦合线的第一耦合线3b和第二耦合线3a被如此设置，使得其至少部分地彼此重叠(图3b和d)，其中重叠量调节所述至少两个耦合线之间电磁耦合的程度。

第二覆盖层5被设置成覆盖所述至少两个耦合线中的至少第二耦合线3a。当然，所述至少一个覆盖层4、5可以与所述衬底1具有相同的材料，其由相对电介质介电常数为ε_r的电介质材料制成。所述传导层2，2′可连接到地电势。

图4表示一特定的比较例，以便与本发明进行比较(在本说明中后面仍将对其进行描述)。图4的例子基于前面图3a中所示的宽面耦合的带状线耦合器。具体而言，图4表示一种优选的宽面耦合的带状线耦合器。通过基于动量的模拟(2.5-D EM模拟器)得出所示结果。将该耦合器设计成在1.8GHz的中心频率处表现为Zoe＝120.7Ohm，Zoo＝20.7Ohm，其中Ve＝Vo。不过，为了获得这种响应，需要厚度为2.3mm，εr＝7.8的LTCC衬底(和厚度为0.094mm的层4)。根据图4的耦合器长度为15mm，以便获得所需的中心频率。不过，可以如图5中所示通过使耦合器弯曲而减小该长度，图5表示另一个比较例。弯曲会带来结构的不连续性，其通过向通常对称的正常传播模式引入不对称性，降低了性能。其本身表现为正常模式相速度的不等性，即Ve≠Vo。这是导致图5中观察到的性能降低的原因。

如果衬底厚度被减小一半以上，即从2.3mm减小到1.1mm，则观察到带状线宽面耦合的耦合器的性能进一步降低。这是由于Zoe的降低，因而要加以补偿。

还注意到，可使用假定本领域技术人员众所周知的多层集成电路技术作为这种器件的制造技术，从而认为对该器件制造方法的详细描述并非是必须的。

就我们所知，尚未提出任何补偿Zoe的降低的技术。

发明内容

从而，本发明的目的在于提供一种不具有Zoe降低所引起的这些缺陷的耦合器件。

根据本发明，通过一种耦合器件实现这一目的，该耦合器件包括衬底，覆盖所述衬底的第一表面的第一传导层，与所述第一表面相对设置并被至少一个覆盖层覆盖的至少两个电磁耦合线，其中至少一个短路短线(stub)连接在至少一个所述电磁耦合线与所述第一传导层之间。

根据进一步有利的改进：

-所述至少一个覆盖层被第二传导层所覆盖，并且至少一个短路短线连接于至少一个所述电磁耦合线与所述第二传导层之间；

-提供偶数个电磁耦合线，且连接至所述第一传导层的短路短线的数量与连接至所述第二传导层的短路短线的数量相同；

-所述短路短线在电磁耦合线的一半电气长度处与所述耦合线连接；

-所述短路短线埋入耦合器件的分层结构中；

-将短路短线设计成具有特定的阻抗和电气长度。

在各个从属权利要求中限定了进一步有利的改进。

因此，通过将本发明具体实现为一种耦合器件，可获得以下优点：

使用一个或多个与耦合线连接，例如在其中心处引入的短路短线补偿Zoe的降低。通过使用短线补偿Zoe，并且进一步通过使用接地电容器补偿Ve＼Vo失配，可显著改善耦合器的性能。

从而本发明涉及一种简单的可供选择的技术，用于补偿Zoe的减小。而该技术可用于实际的多层陶瓷LTCC宽面90度混合耦合器的情形，从而产生出新颖的部件结构。

所提出的这种根据本发明的新颖补偿技术允许使用嵌入多层结构中的宽面耦合线。该技术能够将高性能与尺寸小型化以及衬底厚度减小结合起来，并且由此提供在宽带性能；尺寸减小以及成本降低方面最好的设计方案。

高性能小型化混合器和低噪声放大器LNA应用的使用需要这种新颖部件，已针对第四代基站RF前端模块，并且为了能够使用线性化技术设备，已经提出了这种高性能小型化混合器和低噪声放大器LNA应用。

从而，在本发明中提供一种电路技术，其在隔离、匹配以及振幅和相位平衡方面优化耦合器性能。该技术允许使用衬底厚度被大大减小的耦合器。这允许利用已经针对尺寸、成本和可靠性进行优化的厚度减小的多层结构实现高性能的耦合线耦合器。该技术的最大优点是针对带状线耦合器的(毫无疑问，也适用于微带耦合器)，带状线耦合器是例如LTCC/HTCC的多层陶瓷技术(参见图1)中的密集集成所必需的。

所提供的技术能够明显减小衬底厚度(即减小体积)。该技术还适用于多层IC技术，例如在多层金属SiGe和多层薄膜工艺中遇到的技术。不过，应当注意的是，在1-6GHz区域中实现耦合器的成本恰好证明使用多层陶瓷集成电路技术(例如LTCC)是适当的，这与明显更昂贵的Si/GaAs IC和薄膜方法不同。

因此，换言之，本发明提供一种用于带状线耦合器的新补偿技术，其保持高性能，同时使用更小的衬底厚度。该技术在例如耦合线结构的中心处利用至少一个短路短线。其网络电路响应相当于增大耦合器的寄生模式(与对称结构中的偶模式等效)阻抗。

附图说明

通过参考附图更易于理解本发明的上述和其他目的、特征和优点，在附图中：

图1表示在多层陶瓷技术如LTCC/HTCC中已知的密集集成的实际多层叠层的一个例子；

图2表示传统上已知耦合器的等效电路图；

图3表示宽面耦合结构的横截面中的基本结构配置；

图4表示具体的比较例，以及与本发明进行比较的性能图表；

图5表示另一个比较例，以及与本发明进行比较的性能图表；

图6表示本发明第一实施例的等效电路图；

图7表示本发明第二实施例的结构和横截面以及性能图表；

图8表示针对带状线和微带耦合器绘制出的偶模式阻抗-衬底高度曲线图；

图9为本发明第二实施例的等效电路图，用于解释短线阻抗Zcs和电短线长度Lcs的尺寸设定；

图10表示振幅平衡和匹配-频率曲线图；

图11表示另一个振幅平衡和匹配-频率曲线图；

图12粗略地表示带状线与微带结构之间的基本差别。

具体实施方式

接下来，将参照附图详细描述本发明。在附图中，相同附图标记和参考符号表示相同或相似部件。

基本实施例(图中未示出)：

参照图3a至3d所示的耦合器件，本发明主要涉及一种耦合器件，该耦合器件包括衬底1，覆盖所述衬底1的第一表面的第一传导层2，与所述第一表面相对设置且被至少一个覆盖层4、5覆盖的至少两个电磁耦合线3a，3b。

根据本发明，至少一个短路短线连接在至少一个所述电磁耦合线与所述第一传导层之间。

这意味着，参照图6，根据该基本实施例(图6中未示出)，短线Stub A和Stub B连接于在其他方面与图2中所示和参照图2所述的结构相同的结构上。

第一实施例(图6)：

考虑图6中所示的第一实施例，第二传导层2’覆盖所述至少一个覆盖层4、5，并且至少一个短路短线Stub A连接于至少一个所述电磁耦合线3b(3b1，3b2)与所述第二传导层之间。换言之，两个短线Stub A和Stub B与该器件连接，其中一个短线与所述耦合线中相应的一个相连。

注意，如果提供偶数个电磁耦合线(如图6中所示)，则与所述第一传导层3a(3a1，3a2)连接的短路短线的数量等于与所述第二传导层3b(3b1，3b2)连接的短路短线的数量。

此外，如图6中所示，所述短路短线和/或短线在电磁耦合线的一半电气长度处(le°/2)与所述耦合线连接。不过，对于所有实施例并非必须是这种情形，不过已经证实这在例如λ/4耦合器的情形中是实用的。从而，认为电磁耦合线3a，3b分别由两部分3a1和3a2，3b1和3b2组成，每一部分具有一半电气长度，在此情形中为λ/8，使得在λ/8电气长度后，相应短线与耦合线连接。

变型例(图中来示出)：

不过，如果考虑3λ/4耦合器，则认为耦合线由三部分组成，每一部分的电气长度为λ/4。从而，对于每条耦合线，可连接两个短线，每个短线连接于λ/4电气长度之后。

更一般的情况是，如果考虑nλ/4耦合器(其中n为整数)，则认为耦合线由n个部分或段组成，每一部分具有的电气长度为λ/4。从而对于每条耦合线，可连接n-1个短线，每个短线与前一/后一短线分隔λ/4。不过，λ/4仅仅是段长度的一个例子，可采用其他段长度。

不过，应当注意，对于nλ/4耦合器，可采用任何数量的短线或短线的组合，而不损失一般性。换言之，n段耦合器将具有n-对或更少的短线。

进一步变型例(图中失示出)：

本发明描述的重点端在于带状线耦合器。不过，如果本发明应用于微带耦合器，则仅存在一个传导层。从而，当然，短线与所述单个可用传导层连接。

在任何情况下，所述短路短线都埋入耦合器件的分层结构中，这一点参照附图的随后剖面图显然可以看出。

再次参照图6中所示的第一实施例，显然(如上所述)根据本发明的技术涉及采用至少一个(在所示例子中为两个)短路短线，此处短路短线处于耦合线结构的中心处。对于两个短路短线，选择短路传输线阻抗Zcs和电气长度θcs的适当值将实现对Zoe的补偿。图6中表示出与所提出的新颖电路技术等效的相应电路。

补偿Zoe所需的Zcs和θcs的阻抗和电气长度值取决于Zoe的降低和所需值。

研究出了近似和严格的数学方法，用于估计Zoe的实际值和用于补偿任意Zoe值时所需的Zcs和θcs值，下面将参照图9概括说明。

第二实施例(图7)：

增加短路短线会干扰带状线耦合器的均匀性。不过，通过使用相同发明人在专利申请PCT/EP01/02249中所描述的称作“电容器接地(Capacitors-to-Ground”的原理，可以纠正这一问题，并保持总体性能。在此将该早期文献的内容引作参考。

简言之，根据这一原理，至少一个电容器C1，C2，C3，C4连接在所述至少两个耦合线3a、3b中的至少一个的第一端与所述第一传导层2之间(针对微带耦合器)。在带状线耦合器的情形中，作为补充或可选地，至少一个电容器C1，C2，C3，C4连接在所述至少两个耦合线3a、3b中的至少一个的第一端与所述第二传导层2′之间。

至于电容器，由面对传导层2、2′的导电构件Cp1，Cp4，和从所述至少两个耦合线3a、3b中的所述至少一个的所述第一端到所述导电元件Cp1，Cp4的电连接W1，W2构成各电容器C1，C4。所述连接例如为通孔连接。

所述电容器的电容由所述导电构件(Cp1，Cp4)的面积，所述导电构件(Cp1，Cp4)与覆盖所述衬底(1)的所述第一表面的所述传导层(2，2′)之间的距离，以及所述衬底的介电常数决定。

图7表示本发明第二实施例的结构和横截面以及性能图表，其以第一实施例(参见图6)为基础，不过还包括用于进行进一步补偿目的的电容器Cp1，Cp4。注意，图7中包含的横截面图实际上由附图顶部的结构示意图中两个局部横截面组成。即，第一局部横截面包括处于电磁耦合线一端的电容器Cp1，Cp4，而第二局部横截面处于该结构中间短线与耦合线连接的位置。

变型例：

注意，上面结合基础和/或第一实施例概括描述的变型也适用于第二实施例。

以第二实施例为例，随后的部分将给出该技术的进一步概括描述，并得出对于所提出的设计方法可采用的设计公式，此外还提供模拟结果来说明可以实现什么目的。

已知可将一对耦合线模拟为两个正常模式的叠加。对于均匀耦合的非对称四端口的一般情形，将模式称作公共(c-模式)和寄生(π-模式)，如Triphathi，Vijai K.在“Asymmetric Coupled Lines in aInhomogeneous medium”(IEEE Transactions on Microwave Theoryand Techniques；Vol.23；No.9，1975年9月；P.734-739)中所描述或举例的。对于对称结构，这些模式分别蜕变为奇模式和偶模式。在本申请中将仅考虑对称带状线结构，不过，这部分中揭示出的原理能够容易地延及更一般的处理，例如对非对称结构如微带耦合器的处理。

通过适当地选择正常模式参数，可设计出具有任意耦合和特征端口阻抗的耦合器。如Ou W.P.在“Design Equations for anInterdigitated Directional Coupler”(IEEE Transactions onMicrowave Theory and Techniques；Vol.23；1975年2月；P.253-255)中所论述的，可以认为为了设计50Ohm，3-dB耦合器，必须提供一种具有120.7Ohm的偶模式阻抗(Zoe)和20.71Ohm的奇模式阻抗(Zoo)的结构。为了找出与所需的正常模式阻抗相应的物理尺寸，可以参考文献中的半经验主义公式或者利用可获得的众多软件包中的任何一个，不过其中的大部分局限于具体几何结构。可选方式是使用用网络参数表述的正常模式提取公式，通过一种更一般的方式实现这一目的。Al-Taei，S.等人在“Design of High Directivity DirectionalCouplers in Multilayer Ceramic Technologies”(MicrowaveSymposium Digest；2001IEEE MTT-S International；Volume：1；2001；P.51-54)中给出了这种作为S参数的函数的表达式。

可结合可在标准设计包如HP-ADS中得到的优化函数使用这些表达式，以产生物理设计。

为了对衬底厚度如何影响带状线宽面耦合耦合器的偶模式行为有印象，图8(页面顶部)表示对于100，150，200，250和300μm的传输线宽度；0.094mm的层4厚度；以及εr＝7.8，衬底高度变化所对应的Zoe改变。比较页面顶部图8中的结果与页面底部图8中的结果是有用的，其中页面底部图8表示微带宽面耦合耦合器的结果。可以看出，即使衬底厚度为一半，在微带耦合器中Zoe仍然比其同等的带状线实现高出50％。从而，为了实现3-dB，50-Ohm带状线宽面耦合器，要求对于100μm的传输线宽度，衬底厚度至少为1.5mm。同等的微带宽面耦合器要求衬底厚度仅为0.5mm，从而比陶瓷小三倍。从而需要一种允许减小带状线耦合器的衬底厚度，同时在感兴趣的带宽上依然保持性能的简单技术。

通过包括至少一个具有特定阻抗(Zcs)和电气长度(θcs)的短路短线，可实现对Zoe减小的补偿。图9a表示被补偿耦合器的示意图。包括接地电容器Cp1至Cp4，以便实现正常模式相速度均衡，如Al-Taei，S.等人在“Design of High Directivity Directional Couplers inMultilayer Ceramic Technologies”(Microwave Symposium Digest；2001IEEE MTT-S International；Volume：1；2001；P.51-54)，以及改进耦合器方向性的PCT/EP01/02249中所描述的。

通过在其正常模式ABCD矩阵表示方面考察与分流导纳串联的耦合器(如图9b中所示)，可得到针对θcs和Cpn(接地电容)的一阶近似设计公式。耦合器ABCD矩阵包括分流短路短线，该分流短路短线可分解成图9c中所示(注意，考虑λ/4耦合器，且短线位于耦合线长度的一半处，即处于λ/8处)。针对偶模式，可以将图9c的ABCD矩阵描述为下面的公式(1)：

$\frac{1}{2}\left[\begin{array}{cc}\mathrm{Zoe}\·\mathrm{Ycs}\·\cot \mathrm{\θsc}& j2\·\mathrm{Zoe}+j{\mathrm{Zoe}}^2\·\mathrm{Ycs}\·\cot \mathrm{\θsc}\\ \frac{j2}{\mathrm{Zoe}}-\mathrm{jYcs}\·\cot \mathrm{\θcs}& \mathrm{Zoe}\·\mathrm{Ycs}\·\cot \mathrm{\θcs}\end{array}\right]---\left(1\right)$

通过在ABCD矩阵表达式中包含分流电容，可最后得出图9b的表达式，该表达式为如图3a中所示完全补偿的耦合器的ABCD矩阵。通过使补偿耦合器与理想化耦合器ABCD矩阵表达式相等，其中Zoea表示所需的偶模式阻抗的数值，则得到下述表达式：

$\mathrm{Ycs}\·\cot \mathrm{\θcs}=\frac{2\·\mathrm{\ω}\·C_{\mathrm{pc}}}{1-\mathrm{\ω}\·C_{\mathrm{pc}}\·\mathrm{Zoe}}---\left(2\right)$

$\mathrm{Ycs}\·\cot \mathrm{\θcs}=\frac{2(\mathrm{Zoea}-\mathrm{Zoe})}{{\mathrm{Zoe}}^2}---\left(3\right)$

$\mathrm{Ycs}\·\cot \mathrm{\θcs}=\frac{\left(\begin{array}{c}\mathrm{Yoea}+\\ {\mathrm{\ω}}^2\·C_{\mathrm{pc}}^2\·\mathrm{Zoe}\\ -\mathrm{Yoe}\end{array}\right)}{\left(\begin{array}{c}\mathrm{\ω}\·C_{\mathrm{pc}}\·\mathrm{Zoe}-\\ 0.5-\\ 0.5\·{\mathrm{\ω}}^2\·C_{\mathrm{pc}}^2\·Z^2\mathrm{oe}\end{array}\right)}---\left(4\right)$

从公式(2)和(3)得出：

$C_{\mathrm{pc}}=\frac{(\mathrm{Zoea}-\mathrm{Zoe})}{\mathrm{\ω}\·\mathrm{Zoe}\·\mathrm{Zoea}}---\left(5\right)$

从公式(3)得出：

$\cot \mathrm{\θcs}=\frac{2\·\mathrm{Zcs}\·(\mathrm{Zoea}-\mathrm{Zoe})}{{\mathrm{Zoe}}^2}---\left(6\right)$

从而，对于已知的Zoe和所需的Zoea，中心频率ω以及所选择的传输线短线阻抗Zcs，存在将满足要求的和的值。

如图10中所示，可通过使用对称耦合的耦合器的理想化模型作为例如HP-ADS设计环境内提供的CLIN Libra模型，来验证上述表达式的有效性。输入Zoo＝20.71Ohm，Zoe＝100Ohm，且中心频率为2GHz，在图10中可观察到未补偿耦合器的振幅响应和匹配。使用表达式(5)和(6)，当Zoea＝120.7Ohm和Zcs＝50Ohm时，和的值将分别为0.137pF和78.3度。通过增加具有上述数值的短路短线和接地电容器来模拟耦合器电路，产生了图10中处于补偿结果下面的结果。不仅能改善匹配，而且还改善了中心频率处的振幅响应。如果使用Al-Taei S.等人在“Design of High Directivity Directional Couplersin Multilayer Ceramic Technologies”(Microwave Symposium Digest；2001IEEE MTT-S International；Volume：1；2001；P.51-54)中的描述的正常模式提取公式，发现在耦合器的中心频率处(2GHz)，有效的偶模式阻抗为120.63Ohm，非常接近于最佳3-dB耦合所要求的120.7Ohm。应当注意的是，上述表达式仅考虑了短路短线对偶模式的影响。并未考虑奇模式，因为在第一阶中的影响可忽略并且此处将不进行处理。

实际的设计遵循与上面针对理想情形概述的相同的过程。不过，上述处理中并未考虑的寄生效应，对于一阶响应会造成不利影响，从而需要对最初结果进行优化，以便产生所需响应。由上述分析得到的一阶结果为快速收敛提供良好的初始值。在继续进行全面电磁(EM)分析设计之前，使用2-D EM设计工具来减小设计工作是明智的，这是由于模拟时间，从而优化耗费的时间要短得多。

图11表示实际耦合器设计的振幅和匹配响应曲线。在具有7.8的相对介电常数(εr)且衬底厚度为大约1.1mm的LTCC衬底内设计耦合器。应当注意，对于针对奇模式优化的170μm的耦合器传输线宽度，需要2.1mm的衬底厚度来获得所需的偶模式阻抗。这意味着，补偿设计几乎为未补偿带状线耦合器衬底厚度的一半。图7中的剖面图表示用于补偿耦合器的多层实现的层状叠层。

在图11中，在补偿后耦合器的结果之间进行对比，其中在一种情况下短路传输线短线理想地短路接地，在第二种情况下通过通孔短路。通孔的附加寄生电感对于响应会产生不利影响，该不利影响可通过对Zoe的影响来理解，其中在理想短路情况下Zoe＝120.6Ohm，而当增加通孔时蜕变为Zoe＝112.3Ohm。在最后一步，使用优化程序并与正常模式参数提取公式结合，以产生最终结果，其中对于长度为13.45mm、宽度为170μm的耦合器，Zoe＝120.7Ohm，Zoo＝20.7Ohm。短线为315μm宽，电气长度为73.2度，接地电容器的电容为0.17pF。

利用该技术，在尝试着减小带状线衬底的高度时，引入短路短线导致耦合器本身占据的面积的增大。不过，这种面积增大可通过如图7中所示的创造性的配置设计来减小。使图7中的耦合器(页面顶部，结构图)以及短路短线弯曲，以便减小总面积。

如上所述，本发明涉及RF部件，如混合器和放大器。本发明揭示出一种利用新型补偿/匹配方法的信号耦合结构。本发明提供一种利用新型匹配方法的信号耦合结构。所给出的例子是在结构的中心处具有两个短路短线的四分之一波长耦合器。此外，在变型例中使用位于耦合线端部的电容器来补偿与短路短线的使用有关的中断效应。由于考虑到成本和可制造性，需要减小多层衬底的厚度。衬底厚度的减小由于减小了阻抗而损害耦合结构的性能。两个耦合线阻抗较低，导致常规性能如耦合器件的匹配、隔离以及相位与振幅平衡较差。根据本发明，通过使用埋入多层结构中的短路短线可补偿两个耦合线的低阻抗。例如，在具有所需厚度一半的衬底中使用宽面耦合的带状线耦合器。使用埋入的短路短线使偶模式阻抗与高性能所需要的水平相匹配。在进行阻抗匹配之后(即，增加短路短线之后)，改善了耦合结构的性能。这种结构能减小衬底厚度，从而节省成本。也允许使用LTCC/HTCC技术产生高耦合(如-3dB)结构。此外，对于更宽的带宽，可采用多个短路传输线元件。另外，将传输线设置在多层，例如4层而不是2层中，将进一步减小尺寸，使之成为真正的3-D部件。

本发明提出一种信号耦合结构和应用于多层结构的新型(寄生模式阻抗)补偿方法。所给出的例子是结构中心处具有两个短路短线的四分之一波长耦合器。两个耦合线的寄生模式阻抗较低，导致常规性能如耦合器件的匹配、隔离以及相位和振幅平衡较差。

由于考虑到成本和可靠性，需要减小多层衬底厚度。衬底厚度的减小由于减小了寄生模式阻抗而损害耦合结构的性能。通过使用埋入多层结构中的短路短线，补偿两个耦合线的寄生模式阻抗的减小。例如，在具有所需厚度一半的衬底中使用宽面耦合的带状线耦合器。使用埋入的短路短线将寄生模式阻抗增大到高性能所需要的大小。在寄生模式阻抗得到补偿之后(即，增加短路短线之后)，显著改善了耦合结构的性能。由于集成到多层陶瓷结构中，这种结构能节省成本，并能够显著减小衬底厚度。此外，增大了可靠性，同时无需使用SMD部件。通过使用短路短线，显著增强了电气性能。

总之，此处在上面已经说明，带状线耦合器的实现与其相应微带实现相比，在针对相同几何结构获得相同性能方面，存在需要更大衬底厚度的明显缺点。从而，能够设计出衬底厚度减小很多的带状线耦合器是极为有利的。根据本发明，我们还说明了，通过在例如耦合带状线耦合器的中心处包括至少一个短路短线，以及可选择地在至少一个端口或所有四个端口处包括接地电容器，能够用衬底厚度的减小来补偿偶模式阻抗的减小。本发明给出了一组简单的、能进行精确的一阶设计的表达式。

因而，正如上面所描述的，利用多层陶瓷集成电路(MCTC)技术的耦合器的常规带状线实现与等效的微带实现相比，带来成本上的缺陷。这主要是由于为了获得所需性能，需要增大衬底厚度。常规的带状线耦合器明显地限制了优化更小衬底厚度和总成本的能力。不过，在堆叠集成情况下，以及当将用于复杂的有源和无源RF电路的模块嵌入MCIC中时，需要带状线耦合器。从而极其需要一种克服这种实际缺陷的实施方法。为此，本发明提供一种新型的耦合器件结构，通过以大大减小的衬底厚度来实现所需的性能水平，从而使RF设计者能使用带状线耦合器结构。本发明概括描述了结构化设计过程，并给出了验证该技术的模拟结果。特别是，为了实现这一目的，本发明提供一种耦合器件，包括衬底1，覆盖所述衬底1的第一表面的第一传导层2，与所述第一表面相对设置并被至少一个覆盖层4、5覆盖的至少两个电磁耦合线3a，3b，其中至少一个短路短线Stub A，Stub B连接在所述电磁耦合线中的至少一个与所述第一传导层之间。

最后，注意此处给出的所有数值仅代表例子，并非将本发明的应用限于有关变量具有这些或相似数值的实施方式。实际上，本发明可以应用于各种其尺寸/数值与本申请中仅用于说明目的的描述完全无关的耦合器。

尽管上面参照优选实施例描述了本发明，不过应当理解，在不偏离本发明精神和范围的条件下可进行多种变型。所有这些变型均在所附权利要求的范围之内。

Claims (17)

1.一种耦合器件，包括：

衬底(1)，

覆盖所述衬底(1)的第一表面的第一传导层(2)，

与所述第一表面相对设置并由至少一个覆盖层(4，5)覆盖的至少两个电磁耦合线(3a，3b)，其中

至少一个短路短线(Stub B)连接在所述电磁耦合线中的至少一个与所述第一传导层之间，

其中所述至少一个覆盖层(4，5)被第二传导层(2′)覆盖，并且

至少一个短路短线(Stub A，Stub B)连接在所述电磁耦合线中的至少一个与所述第二传导层之间，

其中，设置偶数个电磁耦合线，并且与所述第一传导层连接的短路短线的数量等于与所述第二传导层连接的短路短线的数量。

2.根据权利要求1所述的耦合器件，其中所述短路短线在电磁耦合线的电气长度的一半处与所述耦合线连接。

3.根据权利要求1或2所述的耦合器件，其中所述短路短线被埋入该耦合器件的分层结构中。

4.根据权利要求1所述的耦合器件，其中

至少一个电容器(C1，C2，C3，C4)连接在所述至少两个耦合线(3a，3b)中至少一个的第一端与所述第一传导层(2)之间。

5.根据权利要求1所述的耦合器件，其中

至少一个电容器(C1，C2，C3，C4)连接在所述至少两个耦合线(3a，3b)中至少一个的第一端与所述第二传导层(2′)之间。

6.根据权利要求1所述的耦合器件，其中

所述至少两个耦合线(3a，3b)被设置在与所述衬底(1)的所述第一表面相距不同距离的位置处。

7.根据权利要求6所述的耦合器件，其中

由覆盖所述至少两个耦合线的第一耦合线(3b)的第一覆盖层(4)的厚度决定所述至少两个耦合线(3a，3b)的设置位置相距所述衬底(1)的所述第一表面的距离之间的差。

8.根据权利要求6或7所述的耦合器件，其中

所述至少两个耦合线中的第一耦合线(3b)和第二耦合线(3a)被设置成使得它们至少部分地彼此重叠。

9.根据权利要求7所述的耦合器件，还包括：

第二覆盖层(5)，被设置成覆盖所述至少两个耦合线中的至少第二耦合线(3a)。

10.根据权利要求8所述的耦合器件，其中

重叠量调节所述至少两个耦合线之间的电磁耦合程度。

11.根据权利要求4所述的耦合器件，其中所述电容器(C1，C4)由以下部分构成：

与传导层(2)面对的导电构件(Cp1，Cp4)，和

从所述至少两个耦合线(3a，3b)中所述至少一个的所述第一端到所述导电构件(C1，C4)的电连接(W1，W4)。

12.根据权利要求11所述的耦合器件，其中所述连接是通孔连接。

13.根据权利要求12所述的耦合器件，其中由所述导电构件(P1，P4)的面积，所述导电构件(P1，P4)与覆盖所述衬底(1)的所述第一表面的所述传导层(2)之间的距离，以及所述衬底的介电常数，决定所述电容器的电容。

14.根据权利要求1所述的耦合器件，其中所述至少一个覆盖层(4，5)与所述衬底(1)具有相同的材料。

15.根据权利要求1所述的耦合器件，其中所述衬底(1)由电介质材料制成。

16.根据权利要求1所述的耦合器件，其中所述传导层(2，2′)能连接到地电势。

17.根据权利要求1所述的耦合器件，其中将短路短线设计成具有预定的阻抗和电气长度。

Images