CN1287450C - 制作封装输出输入端点的方法以及其结构 - Google Patents
制作封装输出输入端点的方法以及其结构 Download PDFInfo
- Publication number
- CN1287450C CN1287450C CNB021080119A CN02108011A CN1287450C CN 1287450 C CN1287450 C CN 1287450C CN B021080119 A CNB021080119 A CN B021080119A CN 02108011 A CN02108011 A CN 02108011A CN 1287450 C CN1287450 C CN 1287450C
- Authority
- CN
- China
- Prior art keywords
- strutting piece
- point according
- conducting wire
- mentioned
- making encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭露一种制作封装输出输入端点的方法以及其结构;本发明是以形成于半导体晶圆上的可移动支撑件取代传统封装制程的铜柱,并图案蚀刻包覆于支撑件外部的导电复合层,以形成半导体晶圆上的金属垫与支撑件之间的导电线路(metal traces),以提供金属垫与外界的输入/输出电性连接;在应力作用下,此支撑件可于接着处附近产生变形位移,提供缓冲效果,以释放应力。借由包覆在支撑件外部的导电复合层可限制其移动空间,使其仍受限于原来的接着处;本发明方法可解决传统晶圆型态在封装时的锡球(sofderball)与印刷电路板(PCB)上铜箔或铜箔和印刷电路板接面间容易断裂的现象,进而提高封装元件品质信赖度。
Description
技术领域
本发明是有关于一种半导体封装方法以及结构,特别是有关于一种制作封装输出输入端点的方法以及其结构。
背景技术
随着半导体技术的快速演进,电子产品在轻薄短小、多功能、速度快的趋势推动下,IC半导体I/O端点数目不但越来越多,密度亦越来越高,使得封装元件的引脚数目亦随之越来越多。半导体晶片通常个别地封于塑胶或陶瓷材料封装体内。封装体越做越小以符合目前的趋势,而高数量I/O端点的封装也伴随球矩阵排列构装技术(ball grid array)(BGA)的发展而有所突破。因此,IC半导体承载的封装趋向于利用球矩阵排列构装技术(BGA)。BGA构装的特点是,负责I/O的引脚为球状较导线架构装元件的细长引脚距离短且不易受损变形,其封装元件的电性传输距离短速度快,可符合目前及未来数位系统速度需求。目前已有许多不同型态的半导体封装,而接脚获输出输入端点的制作影响电性甚钜,因此相关的制程以及结构十分重要。
图1A至图1L所示为制作导电球体的先前技术。参照图1A,首先形成一氮化硅层102于一具有多个晶粒(die)及铝垫101的半导体晶圆100上。铝垫101供做晶粒与外界的输入/输出电性连接。氮化硅层102用以提供半导体晶圆100的表面绝缘及保护其上元件电路。图案蚀刻此氮化硅层102,以于每一铝垫101上方形成一开口。参照图1B,接着形成一感光型聚乙酰胺膜层(polyimide)103于氮化硅层102上。利用图案蚀刻方式将位于铝垫101上方的感光型聚乙酰胺膜层103移除,以形成一窗口。参照图1C,形成一铜种子层104于感光型聚乙酰胺膜层103上。接着,如图1D所示,形成光刻胶图案105于铜种子层104上,使用光刻胶图案105做为一掩膜,经曝光、显影后,以电镀方式沉积铜金属层于未被光刻胶图案105遮住的半导体晶圆100上方,形成导线连接图案以重新分布导电通道(redistribution)106,以提供每一铝垫101的输入/输出电性连接。之后,如图1F所示移除光刻胶图案105。参照图1G,形成另一光刻胶图案107于半导体晶圆100上方,使用光刻胶图案107做为一掩膜,经曝光、显影后,以电镀方式沉积铜金属于未被光刻胶图案107遮住的部分导线图案106,以形成多个铜柱(cu post)108于导线图案106上,如图1H所示。每一铜柱108电性连接至一铝垫101。参照图1I,接着,形成铜/镍扩散阻障层109于每一铜柱108上,以防止铜柱108被氧化及发生铜金属扩散现象。如图1J所示,移除光刻胶图案107。参照图1K,使用蚀刻掩膜,蚀刻部分的铜种子层104。参照图1L,形成一有机材料层110于半导体晶圆100上,并经图案蚀刻,以曝露出每一铜柱108。最后,以传统植球方式(plating method),于每一铜柱108上的铜/镍扩散阻障层109上方形成于锡球111。如此一来,锡球111耦合至每一晶粒,并提供其与外界做输入/输出电性连接。
参照图1M,上述传统制作导电球体的方法所形成的封装结构接合至其印刷电路板(PCB)112时,当半导体晶圆100与印刷电路板112经热流(reflow)时,由于材料热膨胀收缩系数不一致,在锡球111与铜柱108接面、锡球111与印刷电路板112的铜箔或铜垫片114接面及铜箔或铜垫片114与印刷电路板112接面较易受应力作用,产生破裂现象,使半导体封装元件电阻上升以及品质信赖度降低。再者,上述传统封装制程使用铜柱108做为铝垫101与锡球111的电性连接,铜柱108的制程步骤不仅消耗相当大量的电镀铜金属,亦使其制程步骤复杂度提高,因而增加上述传统封装制程费用。
据此,亟待提供一种改良的晶圆型态封装方法,以克服上述传统封装制程的缺失。
发明内容
本发明的主要目的是提供一种制作导电输出/输入端点的方法以及结构,其于半导体晶圆上形成可提供缓冲垫效果的非刚性可变形移动支撑件,代替传统封装结构中的铜柱,以解决传统封装结构中印刷电路板(PCB)上铜箔与锡球接面受应力影响易产生断裂的问题。
本发明的另一目的是提供一种制作导电输出/输入端点的方法以及结构,其以形成于半导体晶圆上的支撑件代替传统封装结构中的铜柱,以减少封装制程中铜材质的消耗,进而降低封装制程的复杂度及其费用。
本发明的又一目的是提供一种制作导电输出/输入端点的方法以及结构,其于半导体晶圆上形成具有足够垂直厚度的支撑件,以代替传统封装结构中的铜柱,并且不须于支撑件上方植球,直接使用支撑件上方的导电线路(metal trace)与外界做电性连接,可节省植球步骤,以提高封装制程产能。
根据以上所述的目的,本发明还提供一种制作封装输出/输入端点的方法。本发明方法包括提供具有供做输入/输出电性连接的多个金属垫形成于其上方的一半导体晶圆。形成一保护层于半导体晶圆上,且经图案蚀刻以形成一开口于每一金属垫上方。形成多个可移动支撑件于保护层上及形成一导电层于此些支撑件上方。图案蚀刻此导电层以形成输入/输出导电通道布局(I/O redistribution),其中于每一金属垫与每一支撑件之间形成一导电线路(metal trace)。形成一绝缘层于半导体晶圆上方,并曝露出每一支撑件上方的导电线路。形成一导电凸块于每一支撑件上方被曝露的导电线路上。借上述制程步骤,即完成本发明的封装输出/输入端点制作。本发明封装输出/输入端点结构中的可变形移动支撑件,在应力作用下,可于接着处附近来回变形移动,提供缓冲垫效果,以释放应力以防止导电凸块(铜箔)与支撑件之间发生断裂现象。
附图说明
图1A至图1M是一传统晶圆型态封装方法各制程步骤的截面示意图;
图2A至图2E是根据本发明第一较佳具体实施例的制作封装输出/输入端点方法各制程步骤的截面示意图;
图3A至图3B是本发明第二较佳具体实施例的制作封装输出/输入端点方法的部分制程步骤截面示意图。
图号说明:
100半导体晶圆 101铝垫
102氮化硅层 103感光型聚乙酰胺膜层
104铜种子层 105光刻胶图案
106导电通道布局 107光刻胶图案
108铜柱 109铜/镍扩散阻障层
110有机材料 111锡球
112印刷电路板 114铜箔或铜垫片
200半导体晶圆 201金属垫
202保护层 203支撑件
204导电层 205、206扩散阻障层
207绝缘层 208锡球
300光刻胶
具体实施方式
本发明提供一种制作导电输出/输入端点的方法以及其结构,其以形成于半导体晶圆上的支撑件(supporting element)取代传统封装制程的铜柱(Cu post),并图案蚀刻包覆于支撑件外部的导电复合层(conductive composite layer),以形成半导体晶圆上的金属垫(bonding pad)与支撑件之间的导电线路(metal traces),以提供金属垫(bonding pad)与外界的输入/输出电性连接。此支撑件可移动地接着于半导体晶圆上,其与半导体晶圆表面之间不需要有良好的接着性,在外力作用下,例如应力作用下,其可在半导体晶圆表面上的接着处可产生变形或位移,以释放应力,并且借由包覆在支撑件外部的导电复合层限制其移动空间,使其仍受限于原来的接着处。如此一来,以可移动的支撑件代替铜柱,可解决传统晶圆型态封装的铜箔与锡球(solderball)接面间受应力影响容易断裂的现象,进而提高封装元件品质信赖度。
借本发明方法形成支撑件,以取代传统封装制程的铜柱,可减少电镀铜材料的消耗,降低封装制程复杂度,使封装制程费用降低。另一方面,可以简易的方法增加支撑件的垂直厚度,使包覆于支撑件外部的导电复合层直接与外界做电性连接,而不须要在支撑件上方形成导电凸块,例如以植球方法形成锡球于支持件上方。因此,可节省形成导电凸块的制程步骤,进而提高制程产能(throughput)。
本发明制作封装输出/输入端点的方法将借由以下较佳具体实施例及参照所附图式,予以详细说明。
图2A至图2E是本发明制作封装输出/输入端点方法的第一较佳具体实施例各制程步骤截面示意图。参照图2A,首先提供一具有多个晶粒(die)(未示出)的半导体晶圆200,其中供做晶粒与外界输入/输出电性连接的多个金属垫201形成于半导体晶圆200上,且金属垫201材料可以是铝、铜或其合金。参照图2B,形成一保护层(passivation layer)202于半导体晶圆200上方,并图案蚀刻此保护层202,以形成一开口于每一金属垫201上方,以曝露出金属垫201,使其可做电性连接。保护层202用以提供半导体晶圆200表面平坦度、绝缘及保护半导体晶圆200上的半导体元件电路。保护层202可以是二氧化硅层、氮化硅层、聚乙酰胺层(polyimide layer)或BCB层。
参照图2C,接着,形成多个支撑件(supporting element)203于保护层202上。支撑件203与保护层202之间不需要有良好的接着性,以使支撑件203受到外力作用时,例如受到后续步骤因热胀冷缩所产生的应力作用时,可于保护层202上形变或移动,以释放作用于其上的外力(应力)。支撑件203可以钢版印刷方法形成于保护层202上,其材料可为绿漆、弹性胶或锡球掩膜材料(solder mask material)或软质金属或合金。亦可以微影蚀刻制程形成光刻胶材料的支撑件203于保护层202上。任何与保护层202之间不具良好接着性,可以钢版印刷方法或微影蚀刻制程制作的材料皆适合供做本发明支撑件203。支撑件203的截面形状可以是矩形、梯形或倒梯形,视本发明封装制程需要而定。
参照图2D,接着,形成一导电层204于保护层202上,使其包覆整个支撑件203。图案蚀刻此导电层204,于保护层202上形成输入/输出导电通道用以重新分布导电线路(I/O redistribution),使于每一金属垫201与一支撑件203之间形成一导电线路(metal trace),以提供金属垫201与外界的输入/输出电性连接。导电层204可以是溅镀、无电解电镀或电镀方法组合沉积形成,也可以是多层金属组合而成,以达较佳缓冲及导电效果。以较佳实施例而言,可于图案蚀刻导电层204以形成重新分布导电线路(I/O redistribution)之前形成一双重扩散阻障层(diffusion barrier dual layer)205及206于导电层204上,以防止导电层204的扩散作用及被氧化。然后,图案蚀刻导电层204及扩散阻障层205及206。导电层204可以是一铜金属层,而其扩散阻障层205及206可以是铜/镍/金层或铜/镍/钯层或铜/镍/银层或其相关合金金属层。此外,导电层204可以是铝金属层,而其扩散阻障层205及206可以是钛/氮化硅层或相关合金。支撑件203可移动地形成于保护层202上,其移动空间受限于包覆在其外部的导电层204与扩散阻障层205及206,而使支撑件203仍被限制于原来的接着处,不会有脱落之虞。
参照图2E,接着,形成一绝缘层207于保护层202与输入/输出导电通道布局上。图案蚀刻此绝缘层207以曝露出每一支撑件203上方的导电线路(metal trace)。此绝缘层207较佳具有光感性,其可以是聚乙酰胺、BCB、环氧树脂(epoxy)或其它可旋涂(spin coating)、印刷(printing)或层压法(laminating)形成的有机材料。接下来,形成一导电凸块208于每一支撑件203上方的导电线路上。导电凸块208可以是一锡球,可以锡膏印刷步骤形成锡膏于支撑件203上方的导电线路上,再将锡膏经热流(reflow)成锡球。导电凸块208与包覆支撑件203的导电线路即建立了金属垫201与外界的电性通道,使半导体晶圆200上的晶粒可与外界做电性连接。根据上述图2A至图2E所示的制程步骤,即可完成本发明的封装输出输入端点。
本发明第一较佳具体实施例所提供的封装结构中,可变形移动的支撑件203可提供缓冲(cushion)的效果。当本发明封装结构在热胀冷缩所产生的应力作用下,此缓冲的效果可释放此应力,防止支撑件203与导电凸块208的接面发生断裂现象。故借本发明方法可改善导电凸块208的接面关系。
另一方面,参照图3A及图3B,根据本发明方法的第二较佳具体实施例,可于导电凸块208形成之前,形成一光刻胶图案300于绝缘层207上。以光刻胶图案300为一蚀刻掩膜,移除每一支撑件203表面上由导电层204及扩散阻障层205及206组成的部分导电线路及部分绝缘层207,以曝露出部分支撑件203。之后,再移除光刻胶图案300及位于导电线路下方的支撑件203,以形成多个鸥翼状导电线路(gull-wing metal trace)于半导体晶圆200上,如图3B所示。接着,形成导电凸块208于每一鸥翼状导电线路(gull-wing metal trace)上方。导电凸块208可以是锡球,其制作方式与第一较佳具体实施例相同。由于此鸥翼状导电线路(gull-wing metal trace)下方呈缕空状,其缓冲垫效果更佳,更有利于改善导电凸块208与其接面关系,可更有效防止接面的断裂现象。再者,参考图3B,当鸥翼状导电线路的直立高度h愈大时,其对抗应力、释放应力的效果更佳。
根据本发明另一方面,可增加支撑件203的垂直厚度,例如调整印刷用的钢版于半导体晶圆200上方的高度,以增加做为支撑件203材料的绿漆、弹性胶或锡球掩膜材料的垂直厚度,或增加做为支撑件203材料的光刻胶厚度。借此,可以不需要在支撑件203上方形成导电凸块208,而使用支撑件203上方的导电线路直接与外界做电性连接。除此之外,可以上述方法增加支撑件203的垂直厚度后,再根据本发明第二较佳具体实施例的制程步骤形成垂直高度增加的鸥翼状导电线路,使其可与外界直接做电性连接,并且此鸥翼状导电线路的直立高度愈大,其对抗应力、释放应力的效果会更佳。如此一来,可节省形成导电凸块208的制程步骤,进而提高本发明方法的产能(throughput)。
本发明方法所提供的晶圆型态封装结构不仅可有效解决传统封装制程的铜柱与锡球接面断裂现象,以提高半导体元件封装品质,同时以费用较低廉、制程较简单的材料制作支撑件203,代替铜柱,可大大减少铜材料消耗,使封装制程费用明显降低。此外,借增加支撑件203的垂直厚度,使其上方的导电线路可直接与外界做电性连接,以节省形成导电凸块208的制程步骤,例如减少植球步骤,故又可提高产能。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视权利要求范围所界定的为准。
Claims (38)
1.一种输出输入端点的结构,其包括:
一半导体晶圆,该半导体晶圆上具有供做输入/输出电性连接的多个金属垫;
一保护层于该半导体晶圆上,该保护层具有多个开口于该金属垫上方;
多个可移动支撑件于该保护层上;
多条导电线路于该金属垫与该支撑件之间的该保护层上,每一该导电线路是于一对该金属垫与该支撑件之间提供输入/输出电性连接;及
一绝缘层于该保护层及该导电线路上方,且曝露出该支撑件上方的部分该导电线路;及
多个导电凸块于该支撑件上方的该导电线路上。
2.根据权利要求1所述的输出输入端点的结构,其特征在于:上述的支撑件为矩形、梯形或倒梯形。
3.根据权利要求2所述的输出输入端点的结构,其特征在于:上述的支撑件选自下列材料:锡球掩膜材料、弹性胶及光刻胶。
4.一种输出输入端点的结构,其包括:
一半导体晶圆,该半导体晶圆上具有供做输入/输出电性连接的多个金属垫;
一保护层于该半导体晶圆上,该保护层具有多个开口于该金属垫上方;
多条直立鸥翼状导电线路于该保护层及该金属垫上,每一该直立鸥翼状导电线路提供输入/输出电性连接一该金属垫;及
多个导电凸块于该直立鸥翼状导电线路上方。
5.根据权利要求4所述的输出输入端点的结构,其特征在于:上述的直立鸥翼状导电线路包含铜/镍/金。
6.根据权利要求4所述的输出输入端点的结构,其特征在于:上述的直立鸥翼状导电线路包含铜/镍/钯。
7.根据权利要求4所述的输出输入端点的结构,其特征在于:上述的直立鸥翼状导电线路包含钛/氮化钛/铝或相关合金。
8.一种制作封装输出输入端点的方法,其包括:
提供一半导体晶圆,该半导体晶圆上具有供做输入/输出电性连接的多个金属垫形成于其上方;
形成一保护层于该半导体晶圆上,以形成一开口于每一该金属垫上方;
形成多个支撑件于该保护层上;
形成一导电层于该支撑件上方;
图案蚀刻该导电层以形成导电通道图案,其中上述导电通道图案于每一该金属垫与该支撑件之间形成电性连接;
形成一绝缘层于该半导体晶圆上方,并曝露出每一该支撑件上方的该导电线路;及
形成一导电凸块于每一该支撑件上方被曝露的该导电线路上。
9.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:于该导电层形成之前,更包含形成一扩散阻障层于该导电层上。
10.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:于该导电凸块形成之前,更包含形成一光刻胶图案于该绝缘层上,以该光刻胶图案为一蚀刻掩膜,移除每一该支撑件表面的部分该导电线路及部分该绝缘层,以曝露出部分该支撑件,移除该光刻胶图案及位于该导电线路下方的该支撑件,以形成多个鸥翼状导电线路于该半导体晶圆上。
11.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:于该导电凸块形成之前,更包含形成一光刻胶图案于该绝缘层上,以该光刻胶图案为一蚀刻掩膜,移除每一该支撑件表面的部分该导电线路及部分该绝缘层,以曝露出部分该支撑件,移除该光刻胶图案及位于该导电线路下方的该支撑件,以形成多个鸥翼状导电线路于该半导体晶圆上。
12.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的金属垫包含铝、铜或其合金。
13.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的保护层选自下列材料:二氧化硅、氮化硅、聚乙酰胺及BCB材料。
14.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件以钢版印刷方法形成。
15.根据权利要求14所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含锡膏掩膜材料。
16.根据权利要求14所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含弹性胶或绿漆。
17.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件以微影蚀刻制程形成。
18.根据权利要求17所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含光刻胶。
19.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件为矩形、梯形或倒梯形。
20.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的导电层以溅镀、无电解电镀或电镀方法沉积形成。
21.根据权利要求20所述的制作封装输出输入端点的方法,其特征在于:上述的导电层包含铜。
22.根据权利要求20所述的制作封装输出输入端点的方法,其特征在于:上述的导电层包含铝。
23.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:形成该导电层之前,更包含形成一扩散阻障层于该导电层上。
24.根据权利要求23所述的制作封装输出输入端点的方法,其特征在于:上述的扩散阻障层包含铜/镍/金、铜/镍/钯、铜/镍/银或其相关合金金属层。
25.根据权利要求22所述的制作封装输出输入端点的方法,其特征在于:形成该导电层之前,更包含形成一扩散阻障层于该导电层上。
26.根据权利要求25所述的制作封装输出输入端点的方法,其特征在于:上述的扩散阻障层包合钛/氮化钛金属层。
27.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的绝缘层选自下列各种材料:聚乙酰胺、BCB及环氧树脂。
28.根据权利要求8所述的制作封装输出输入端点的方法,其特征在于:上述的导电凸块以植球及印刷方法任一者形成。
29.根据权利要求28所述的制作封装输出输入端点的方法,其特征在于:上述的导电凸块包含锡球。
30.一种制作封装输出输入端点的方法,其包括:
提供一半导体晶圆,该半导体晶圆上具有供做输入/输出电性连接的多个金属垫形成于其上方;
形成一保护层于该半导体晶圆上,以形成一开口于每一该金属垫上方;
形成多个可移动支撑件于该保护层上;
形成一导电层于该支撑件上方;及
图案蚀刻该导电层以形成一导电线路于每一该金属垫与一该支撑件之间。
31.根据权利要求30所述的制作封装输出输入端点的方法,其特征在于:于该导电线路形成之前,更包含形成一扩散阻障层于该导电层上。
32.根据权利要求30所述的制作封装输出输入端点的方法,其特征在于:更包含形成一光刻胶图案于该导电线路上方,以该光刻胶图案为一蚀刻掩膜,移除每一该支撑件表面的部分该导电线路,以曝露出部分该支撑件,移除该光刻胶图案及位于该导电线路下方的该支撑件,以形成多个鸥翼状导电线路于该半导体晶圆上。
33.根据权利要求31所述的制作封装输出输入端点的方法,其特征在于:更包含形成一光刻胶图案于该导电线路上方,以该光刻胶图案为一蚀刻掩膜,移除每一该支撑件表面的部分该导电线路,以曝露出部分该支撑件,移除该光刻胶图案及位于该导电线路下方的该支撑件,以形成多个鸥翼状导电线路于该半导体晶圆上。
34.根据权利要求30所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件以网版印刷方法形成。
35.根据权利要求34所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含锡膏掩膜材料。
36.根据权利要求34所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含弹性胶。
37.根据权利要求30所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件以微影蚀刻制程形成。
38.根据权利要求37所述的制作封装输出输入端点的方法,其特征在于:上述的支撑件包含光刻胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021080119A CN1287450C (zh) | 2002-03-22 | 2002-03-22 | 制作封装输出输入端点的方法以及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021080119A CN1287450C (zh) | 2002-03-22 | 2002-03-22 | 制作封装输出输入端点的方法以及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447425A CN1447425A (zh) | 2003-10-08 |
CN1287450C true CN1287450C (zh) | 2006-11-29 |
Family
ID=28048463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021080119A Expired - Fee Related CN1287450C (zh) | 2002-03-22 | 2002-03-22 | 制作封装输出输入端点的方法以及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1287450C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102593023B (zh) * | 2012-02-22 | 2016-04-13 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
CN109844164B (zh) * | 2017-09-27 | 2021-05-25 | 应用材料公司 | 用于掩蔽基板的掩模布置、用于处理基板的设备及其方法 |
-
2002
- 2002-03-22 CN CNB021080119A patent/CN1287450C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1447425A (zh) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100470742C (zh) | 芯片尺寸封装的结构与其形成方法 | |
US6774499B1 (en) | Non-leaded semiconductor package and method of fabricating the same | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
KR100562601B1 (ko) | 반도체소자 탑재용 배선기판과 그 제조방법 | |
US6228683B1 (en) | High density leaded ball-grid array package | |
CN101887875B (zh) | 单层金属层基板结构、应用之封装件结构及其制造方法 | |
US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
CN101355078B (zh) | 具有无串扰结构的半导体元件、封装系统及其制造方法 | |
US7928574B2 (en) | Semiconductor package having buss-less substrate | |
KR100659527B1 (ko) | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 | |
TW201108335A (en) | Semiconductor device and method of forming dam material around periphery of die to reduce warpage | |
JP2000228420A (ja) | 半導体装置及びその製造方法 | |
JPH1140723A (ja) | 集積回路パッケージのリードフレーム及びその製造方法 | |
US20160240390A1 (en) | Multilevel Leadframe | |
TW200849536A (en) | Semiconductor package and fabrication method thereof | |
US7678618B2 (en) | Methods using die attach paddle for mounting integrated circuit die | |
CN1287450C (zh) | 制作封装输出输入端点的方法以及其结构 | |
US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
CN106409785A (zh) | 一种薄型阵列塑料封装件及其生产方法 | |
JP4190659B2 (ja) | 配線基板とその製造方法 | |
JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
TWI282160B (en) | Circuit board structure integrated with chip and method for fabricating the same | |
TW523842B (en) | Method for manufacturing i/o terminals and the structure thereof | |
CN1521818A (zh) | 半导体芯片封装结构及工序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061129 Termination date: 20160322 |
|
CF01 | Termination of patent right due to non-payment of annual fee |