CN1279709C - 对多个总线系统进行同步的方法及相应的分层多总线系统 - Google Patents

对多个总线系统进行同步的方法及相应的分层多总线系统 Download PDF

Info

Publication number
CN1279709C
CN1279709C CN01819658.6A CN01819658A CN1279709C CN 1279709 C CN1279709 C CN 1279709C CN 01819658 A CN01819658 A CN 01819658A CN 1279709 C CN1279709 C CN 1279709C
Authority
CN
China
Prior art keywords
clock pulse
bus
bus system
phase
transmitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN01819658.6A
Other languages
English (en)
Other versions
CN1478339A (zh
Inventor
马丁·基塞尔
吉多·西格
迪特马·万纳
迈克尔·蔡特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1478339A publication Critical patent/CN1478339A/zh
Application granted granted Critical
Publication of CN1279709C publication Critical patent/CN1279709C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种对多个总线系统进行同步的方法，通过将一个总线主设备与一个总线从设备同步，可以实现所期望的总线层次化，其中，在总线(3)上的总线从设备(2)接收所属总线主设备的同步信息(S)。这种时钟信息借助于PLL(6)被滤波，而缺失的时钟脉冲被重新产生。这种此时“干净”的时钟脉冲(Z*)被送至其它总线(3′，3″)的一个或多个平行的总线主设备(1′，1″)，这些总线主设备借助于所要求的电报在各总线上产生相应的时钟信息(S′，S″)。该原理与各总线系统无关，使得既可以对多个同样的总线，又可以对不同的总线系统按相互间层次化的同步地运行。

Description

对多个总线系统进行同步的方法 及相应的分层多总线系统
技术领域
本发明涉及一种对多个总线系统进行同步的方法，其中，每个总线系统至少具有一个发送单元和一个接收单元，而在每个总线系统中由发送单元向接收单元周期性地发送同步信号，以及一种相应的分层多总线系统。
背景技术
这种总线系统的同步方法和对应的接收单元一般是公知的。它们例如被应用于现场总线系统(Feldbussystem)，例如PROFIBUS，或其它总线系统，如以太网。现场总线系统是分布式控制系统，通常包括一个发送单元(主组件(Kopfbaugruppe)，总线主设备)和多个接收单元(从设备)。对各从组件的控制通常这样实现，即发送单元向各接收单元发送命令电报。接收单元在接收到该命令电报后，向被控制的技术设备给出由发送单元先前发送的额定值。同时，接收单元从被控制的技术设备读入实际值，并将其随后发送给发送单元。然后，发送单元计算出新的额定值，并将其发送给各接收单元，以为下一个命令电报做准备。
命令电报由发送单元在时间上等间隔地发送。因此，由命令电报可以导出同步信号，借助这些同步信号可以使接收单元与发送单元同步。为了在这样的总线系统或现场总线系统的基础上实现更大的连网系统，通常需要对多个单独的总线系统进行同步。其中，希望在不同的总线系统之间也能相互结合并因此也同步。
这里，总线系统的一种分层结构很有用处，例如在分布式驱动概念(Antriebskonzepte)的范围内，其中，通常一个控制装置、多个驱动装置以及功率部件必须相互通信。正是在数控工业加工机器领域中，例如，具有多个内插轴的机床或机器人中，需要一种贯穿始终的时钟脉冲同步，必要时还要与不同的总线系统同步。最后，是希望提高灵活性和增加适用范围。
发明内容
因此，本发明要解决的技术问题是，提供一种相应的对多个总线系统进行同步的方法。
按照本发明，上述技术问题的是这样解决的，即将本文开头所述的方法按照独立权利要求的上位概念进一步扩展，其中，对总线系统的每个发送单元预先给定一中央时钟，尤其是公共的时钟，每个发送单元根据该时钟自主地产生向所属的接收单元周期性地发送的各同步信号。
通过这种在两个或多个发送单元以及总线主设备相互间的同步，首先可使总线并行工作。
发送单元被供以一个中央时钟脉冲。根据该预先给定的时钟脉冲，每个发送单元借助于在各总线上所要求的电报产生相应的同步信息。这种原则独立于各总线系统，因此既可以使得多个同样的总线系统，又可以使得不同的总线系统相互间同步地运行。
在实践中，在向发送单元传送读入的实际值及向接收单元传送额定值与传送下一个命令电报之间留有一个时间间隙。该时间间隙通常用于所谓的非周期电报。这样可能造成，由于这种非周期电报的延缓使各命令电报被滞后发送。这种滞后发送的命令电报的接收造成接收单元有错误的后同步。为了避免这一点公知的是，采用锁相环的相位调整器。
这里，总线系统的接收单元将同步信号送至带有时钟脉冲发生器的锁相环的相位调整器，其中，该相位调整器在收到该同步信号时，确定当前的相位误差，并对时钟脉冲发生器这样地进行后调整(nachregelen)，使得时钟脉冲发生器在两个同步信号之间发出额定数目的时钟脉冲信号(参见DE 19932635.5，这里通过参考包括了该公开)。
按照本发明，当将通过上述锁相环产生的额定数目的时钟脉冲信号作为对总线系统的所有发送单元的预先给定的中央时钟脉冲时，是特别优选的。
如果将该额定数目的时钟脉冲信号作为另一总线系统发送单元的预先给定的中央时钟脉冲时，则可以尤其简单和有效的方式实现总线系统的层次化。
由此可以使一个发送单元或总线主设备与一个接收单元或总线从设备同步，并由此实现所希望的总线层次化。一个总线上的接收单元接收同步信号信息。借助于一个锁相环时钟脉冲信息被滤波，且缺失的时钟脉冲(例如，由于总线上的电报损坏)被重新产生。此时这种“干净”的时钟脉冲又被送至其它总线的接收单元或总线主设备，这些接收单元或总线主设备借助于所需的电报在各总线上产生相应的时钟脉冲信息。这在原则上又是独立于各总线系统的，使得既可以对多个同样的总线，又可以对不同的总线系统相互间分层同步地运行。
为了实现接收单元和其它总线系统发送单元的同步的足够精度，建议相位调整器将当前相位误差积分到一个积分值，并将该积分值调整为一个积分分数，其中，该积分分数小于1。
为了能够使不同的总线系统以不同的时钟脉冲周期运行，如果在用中央时钟脉冲控制发送单元之前进行时钟脉冲分配的话，则是很有利的。
还可以在用中央时钟脉冲控制发送单元之前进行倍频(Frequenzvervielfachung)，特别是在锁相环内。
按照本发明，如果在提供给每个发送单元或每个总线主设备的时钟脉冲和实际的总线主设备之间加装一个时钟脉冲分配器，则可使得每个所涉及的总线系统也能够按照不同的总线时钟脉冲周期长度运行，并仍可以同步。通过时钟脉冲分配能够仅能将低频时钟脉冲周期长度提供给各后接的总线主设备。
但是，由于上述锁相环(PLL)也可以产生高频时钟脉冲作为由PLL原始接收的时钟脉冲，因此也可以将高频时钟脉冲馈送给后接的总线主设备或发送单元。
此外，还证明有利的是，对于在同步时的渡越时间效应的补偿，对由锁相环产生的当前中央时钟脉冲提前预先给定一接收时钟脉冲电报的渡越时间。
因为只有在完全接收了一个电报之后才能对其解码，所以时钟电报的时钟脉冲时间点表示了一个电报。由PLL所产生的时钟脉冲信号然后与该命令电报同步。现在如果要将一个时钟脉冲电报与接收的电报或与PLL同步地发送，则可以使其提早该电报的渡越时间进行，以便使该时钟电报在时间上与接收的时钟电报或者与由PLL产生的时钟脉冲重合。按照这种方式可以例如在层次化的总线系统中使总线主设备/发送单元和总线从设备/接收单元没有相位移动地相对运行。
由此，为了对多个总线系统进行层次化同步，优选地将多个总线系统的多个锁相环级联。
在此被证明有利的是，为了避免锁相环频率特性的波动，使每个锁相环包括一个小于或等于1的放大器。
由此，按照上述根据本发明的方法，实现了对不同总线系统的同步，其中，尽管总线系统不同，也可以实现时钟脉冲的同步。这样相对公知的概念得到一种具有始终存在的时钟同步的更高的灵活性，并增加了适用范围。
这种灵活性还可以通过不同的、但同步的总线时钟脉冲周期长度(例如，一个具有高要求的驱动总线和另一个用于简单外设的、对响应时间/总线时钟脉冲周期长度/动态特性等要求较低的总线)进一步得到提高。同样，可以避免由可能的时钟电报的渡越时间效应造成的性能损失。
附图说明
本发明的其它优点和细节借助于附图由下面对优选实施方式的描述给出。其中，相同的附图标记表示具有相同功能的部件。图中，
图1表示一个分布式控制系统的方框图，
图2为用于表示拓扑关系的两个同步的总线系统的方框图，
图3表示一个锁相环的方框图，和
图4表示渡越时间补偿的时间示意图。
具体实施方式
按照图1分布式控制系统具有通过总线系统3相互连接的发送单元1和接收单元2。发送单元1向接收单元2发送周期性的电报，而接收单元2相对接收到的命令电报做出反应。例如，接收单元2从受控技术设备或应用4读取输入量，并将输出量送至受控技术设备或应用4。这在图1中由接收单元2和受控技术设备或应用4之间的箭头表示。
发送单元1和接收单元2之间的通信通常按下列周期性的处理模式实现：
首先，发送单元1将应该输出给技术设备/应用4的输出量发送至接收单元2。然后，它向接收单元2发送一命令电报。在传送该命令电报时，接收单元2将输出量送至技术设备4并从技术设备4读取输入量。然后，发送单元1询问所读取的输入量。
在理想的情况下，上述模式以严格的周期和时间上严格的等间隔实现。因此特别是命令电报可以作为同步信号S来使用，或者由命令电报导出同步信号S。借助于该同步信号S接收单元2能够与发送单元1同步。
图2示出了三个按照本发明的方法相互同步的不同总线系统3、3′和3″的优选连接的拓扑结构。当在总线3上示出的一个连接其上的接收单元/从设备2从总线3接收发送单元/总线主设备(没有示出)的同步信号S时，第二总线3′上的发送单元/总线主设备1′向第二总线3′发送同步信号S′。第三总线3″上的发送单元/总线主设备1″也完成同样的事情。
因此，这里所涉及的是按照本发明的总线系统的层次化。如果不按照本发明的方法进行同步，各同步信号S、S′和S″就会具有完全不同的周期长度。
此时为了同步，总线3′和3″上的发送单元/总线主设备1′和1″将与总线3上的接收单元/从设备2的时钟同步。为此，由同步信号S通过锁相环6产生一个中央时钟Z*，用以驱动两个总线系统3′和3″。
该中央时钟Z*可以直接或通过可选的各分频器15′、15″用于控制总线系统3′、3″的发送单元/总线主设备1′、1″。分频器15′、15″可以有不同的分频系数n′、n″，使得两个总线3′、3″也能够与不同的总线周期长度同步工作。除了对时钟脉冲分频还可以采用倍频(n′、n″＞1)，它首先可以通过下面要提到的锁相环(PLL)产生。因此也可以将更高频率的时钟脉冲馈送至各个后接的发送单元/总线主设备。
按照图3，由接收单元/从设备2接收的同步信号通过一个总线连接部件送至锁相环6的相位调整器5。锁相环6包括一个时钟脉冲发生器7。在时钟脉冲发生器7内一个时钟脉冲产生器8产生原始时钟脉冲信号，该信号被送至分频器9。在分频器9的输出端将被分频的原始信号作为时钟脉冲信号输出。该时钟脉冲信号被送至时钟脉冲信号计数器10。
在时钟脉冲产生器8的理想调节下，时钟脉冲发生器7在两个同步信号S之间正好输出额定数目Z*个时钟脉冲信号。但是，通常时钟脉冲发生器输出与额定数目Z*有偏差的数目Z个时钟脉冲信号。因此，相位调整器5在接收同步信号时确定当前相位误差E，然后这样调整时钟脉冲发生器7，使得其在两个同步信号S之间输出额定数目Z*个时钟脉冲信号。这是如下实现的：
在开始同步之前，即在确定第一个当前相位误差E之前，首先从控制单元11向操纵单元12预先给定一个起始信号。该操纵单元据此控制时钟脉冲发生器7的时钟脉冲产生器8。当时钟脉冲信号计数器10计数到额定数目Z*个时钟脉冲信号时，时钟脉冲信号计数器10向操纵单元12传送一个信号，该操纵单元据此又停止时钟脉冲产生器8。由此锁相环6被所谓“预置”。在接收到下一个同样送至操纵单元12的同步信号时，该操纵单元再次启动时钟脉冲产生器8。由此使时钟脉冲信号计数器10重新向上计数。
额定数目Z*的到达以及下一个同步信号S的出现，将被通知给原始时钟脉冲计数器13。当这两个信号中的第一个出现时，原始时钟脉冲计数器13启动；而在这两个信号中的第二个出现时，原始时钟脉冲计数器13停止。由此，该原始时钟脉冲计数器13的(带符号的)计数状态是时钟脉冲发生器7的时钟和同步信号S的周期之间误差的直接度量。
在时钟脉冲发生器7重新启动之后接收到第一个同步信号S时，将原始时钟脉冲计数器13的计数状态传送至控制单元11。该控制单元11由此计算出用于控制时钟脉冲产生器8的校正值，并将该校正值直接送至相位调整器5。这样在第一同步周期检测到的当前相位误差E至少能基本上得到调整。
在后续同步周期中，原始时钟脉冲计数器13始终按照同步信号S和到达额定数目Z*而被控制。在这两个信号中的第一个出现时原始时钟脉冲计数器13被启动，而在第二个出现时被停止。原始时钟脉冲计数器13的计数状态被送至一个比较器14。
原始时钟脉冲计数器13的计数状态将以绝对值与一个最大误差进行比较。如果计数状态超过最大误差，则一个超时计数器(Auszeitzaehler)向上计数。在这种情况下，没有误差信号输出给相位调整器5。相位调整器5保持其迄今的输出信号。
通常，原始时钟脉冲计数器13在每次传送一个同步信号S时被启动或者停止。但是也可以由控制单元11向锁相环6传送一个有效信号G。在这种情况下，仅当有效信号G存在时，原始时钟脉冲计数器13才被启动和停止。此外，还可以将原始时钟脉冲计数器13以一个相对于同步信号S的相位偏差来启动和分析。最后，针对上述渡越时间效应的补偿它是优选的(同样参见图4)。
对于如图2所示的层次化总线系统的构造，优选的是这样改变锁相环6的调节参数，使得PLL6具有的频率特性尽可能地没有放大或放大小于1，但必要时放大可以稍大于1。这是必须的，以便在总线系统的层次化中，使多个串联的PLL6的总的频率特性不具备显著的共振频率，在这样的共振频率下这些PPL6可以被容易地激励成振荡。
按照图2，在原理上还可以使两个总线系统3′和3″没有层次地并行运行，这样不用与总线接收单元2同步而实现一种严格的输出时钟脉冲信号的产生。PLL6则起到自主时钟脉冲发生器的作用，以产生一个共同的中央时钟脉冲Z*。
如果要将时钟脉冲电报与接收的时钟脉冲电报或与PLL同步地发送，可以使其提前该时钟脉冲电报的渡越时间进行。图4中形象地示出了这种关联。
所示的为一个接收的时钟脉冲电报S，它在时钟脉冲时刻t被完全接收。直到该时刻才可以对该时钟脉冲电报进行解码。为了使中央时钟脉冲Z*的时钟脉冲电报在时间上与接收到的时钟脉冲电报S的电报或者与由PLL6产生的时钟脉冲重合，此时将中央时钟脉冲Z*的时钟脉冲电报以固定的时间x，优选地为接收到的时钟脉冲电报的渡越时间提前发送。由此避免了不同总线系统同步时的渡越时间效应，并可以在层次化的总线系统中使发送单元/总线主设备和接收单元/总线从设备没有相移地相互同步运行。

Claims (11)

1.一种对多个总线系统(3′，3″)进行同步的方法，
-其中，每个总线系统(3′，3″)至少包括一个发送单元(1′，1″)和一个接收单元(2)，
-其中，在每个总线系统(3′，3″)中，由所属的发送单元向接收单元(2)周期地传送同步信号(S)，
-其中，一个总线系统(3)的接收单元(2)将同步信号(S)送至一个具有时钟脉冲发生器(7)的锁相环(6)的相位调整器(5)，
-其中，该相位调整器(5)在接收所述同步信号(S)时，确定当前相位误差(E)，并对所述时钟脉冲发生器(7)这样再调整，使得该时钟脉冲发生器(7)在两个同步信号(S)之间发出额定数目(Z*)的时钟脉冲信号，
其特征在于，对总线系统(3′，3″)的每个发送单元(1′，1″)预先给定一个中央时钟脉冲(Z*)，尤其是公共的中央时钟脉冲(Z*)，每个发送单元(1′，1″)依据该中央时钟脉冲(Z*)自主地产生用于周期性地向所属接收单元传送的各同步信号(S′，S″)。
2.根据权利要求1所述的对多个总线系统进行同步的方法，
其特征在于，将所述额定数目(Z*)的时钟脉冲信号作为中央时钟脉冲预先给予所述总线系统(3′，3″)的所有发送单元(1′，1″)。
3.根据权利要求1所述的对多个总线系统进行同步的方法，
其特征在于，将所述额定数目(Z*)的时钟脉冲信号作为中央时钟脉冲预先给予另一总线系统(3′，3″)的发送单元(1′，1″)。
4.根据权利要求2所述的对多个总线系统进行同步的方法，其特征在于，所述相位调整器(5)将所述当前相位误差(E)积分到一个积分值，而该积分值被调整到一个积分分数，其中，该积分分数小于1。
5.根据权利要求3所述的对多个总线系统进行同步的方法，其特征在于，所述相位调整器(5)将所述当前相位误差(E)积分到一个积分值，而该积分值被调整到一个积分分数，其中，该积分分数小于1。
6.根据权利要求1至5中任一项所述的对多个总线系统进行同步的方法，其特征在于，在用中央时钟脉冲(Z*)控制发送单元(1′，1″)之前，进行时钟脉冲分频(15′，15″)。
7.根据权利要求1至4中任一项所述的对多个总线系统进行同步的方法，其特征在于，在用中央时钟脉冲(Z*)控制发送单元(1′，1″)之前，进行时钟脉冲倍频，特别是在锁相环(6)中。
8.根据权利要求2至5中任一项所述的对多个总线系统进行同步的方法，其中，一个时钟脉冲电报的电报表示各时钟脉冲时间点(t)，其特征在于，将由锁相环产生的中央时钟脉冲(Z*)按接收的时钟脉冲电报的渡越时间(x)提前给出。
9.根据权利要求2至5中任一项所述的对多个总线系统进行同步的方法，其特征在于，将多个总线系统的多个锁相环级联。
10.根据权利要求2至5中任一项所述的对多个总线系统进行同步的方法，其特征在于，每个锁相环(6)的频率特性包括一个小于或等于1的放大。
11.一种层次化的多总线系统，
-其中，每个总线系统(3′，3″)至少包括一个发送单元(1′，1″)和一个接收单元(2)，
-其中，在每个总线系统(3′，3″)中，由所属的发送单元向接收单元(2)周期地传送同步信号(S)，
-其中，一个总线系统(3)的接收单元(2)将同步信号(S)送至一个具有时钟脉冲发生器(7)的锁相环(6)的相位调整器(5)，
-其中，该相位调整器(5)在接收所述同步信号(S)时，确定当前相位误差(E)，并对所述时钟脉冲发生器(7)这样再调整，使得该时钟脉冲发生器(7)在两个同步信号(S)之间发出额定数目(Z*)的时钟脉冲信号，
其特征在于，对总线系统(3′，3″)的每个发送单元(1′，1″)预先给定一个中央时钟脉冲(Z*)，尤其是公共的中央时钟脉冲(Z*)，每个发送单元(1′，1″)依据该中央时钟脉冲(Z*)自主地产生用于周期性地向所属接收单元传送的各同步信号(S′，S″)。
CN01819658.6A 2000-09-28 2001-09-17 对多个总线系统进行同步的方法及相应的分层多总线系统 Expired - Lifetime CN1279709C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10048191A DE10048191A1 (de) 2000-09-28 2000-09-28 Verfahren zur Synchronisierung einer Mehrzahl von Bussystemen und hiermit korrespondierendes hierarchisches Mehrbussystem
DE10048191.4 2000-09-28

Publications (2)

Publication Number Publication Date
CN1478339A CN1478339A (zh) 2004-02-25
CN1279709C true CN1279709C (zh) 2006-10-11

Family

ID=7658029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01819658.6A Expired - Lifetime CN1279709C (zh) 2000-09-28 2001-09-17 对多个总线系统进行同步的方法及相应的分层多总线系统

Country Status (5)

Country Link
US (1) US7061940B2 (zh)
EP (1) EP1346505B1 (zh)
CN (1) CN1279709C (zh)
DE (2) DE10048191A1 (zh)
WO (1) WO2002028003A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023820B4 (de) * 2000-05-15 2006-10-19 Siemens Ag Software-Schutzmechanismus
DE102004004843B4 (de) * 2004-01-30 2010-07-22 Siemens Ag Bussystem zur Steuerung einer Komponente einer Druckmaschine und entsprechendes Verfahren
US7058089B2 (en) * 2004-02-18 2006-06-06 Rosemount, Inc. System and method for maintaining a common sense of time on a network segment
US7234084B2 (en) 2004-02-18 2007-06-19 Emerson Process Management System and method for associating a DLPDU received by an interface chip with a data measurement made by an external circuit
DE102004052175A1 (de) 2004-10-27 2006-05-04 Dr. Johannes Heidenhain Gmbh Modulares numerisches Steuergerät mit Low-Jitter Synchronisation
DE102004062683A1 (de) * 2004-12-21 2006-06-29 Bosch Rexroth Aktiengesellschaft Verfahren zur Regelung einer Übertragung mit kurzen Datentelegrammen
US7886085B2 (en) * 2006-04-05 2011-02-08 Panasonic Corporation Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal
EP1860520A1 (de) * 2006-05-22 2007-11-28 Siemens Aktiengesellschaft Taktschläger- und Uhrzeit-Synchronisation zwischen Komponenten von Bussystemen
CN103500150A (zh) * 2013-09-24 2014-01-08 许继集团有限公司 多处理器并行处理应用的总线架构
CN111124978B (zh) * 2019-10-30 2021-07-06 苏州浪潮智能科技有限公司 一种并行总线相位校正的方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503490A (en) * 1981-06-10 1985-03-05 At&T Bell Laboratories Distributed timing system
US5036298A (en) * 1990-04-26 1991-07-30 Analog Devices, Inc. Clock recovery circuit without jitter peaking
US5680394A (en) * 1995-07-11 1997-10-21 Amati Communications Corporation Time division duplexed high speed data transmission system and method
DE19626287A1 (de) * 1996-07-01 1997-02-13 Abb Management Ag Verfahren zum Betrieb eines Antriebssystems und Vorrichtung zur Durchführung des Verfahrens
FI971718A (fi) * 1997-04-22 1998-10-23 Nokia Telecommunications Oy Korttipaikkojen lisääminen suurikapasiteettiseen väylään
DE19818325A1 (de) * 1998-04-23 1999-10-28 Siemens Ag Verfahren zum Betreiben eines Funk-Kommunikationssystems
DE19830130B4 (de) * 1998-07-06 2007-01-18 Robert Bosch Gmbh Schaltungsanordnung für eine PLL-Schaltung (Phase-locked-Loop) zur Frequenzvervielfachung
US6370159B1 (en) * 1998-07-22 2002-04-09 Agilent Technologies, Inc. System application techniques using time synchronization
DE19932635B4 (de) * 1999-02-15 2005-04-21 Siemens Ag Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit

Also Published As

Publication number Publication date
EP1346505B1 (de) 2006-03-29
EP1346505A2 (de) 2003-09-24
DE10048191A1 (de) 2002-04-25
WO2002028003A3 (de) 2003-07-17
US7061940B2 (en) 2006-06-13
WO2002028003A2 (de) 2002-04-04
CN1478339A (zh) 2004-02-25
DE50109395D1 (de) 2006-05-18
US20020037017A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
CN1279709C (zh) 对多个总线系统进行同步的方法及相应的分层多总线系统
US7805541B2 (en) Modular numerical control having low-jitter synchronization
US7171573B2 (en) Synchronization of data processing units
JP4084197B2 (ja) 複数のｔｔｃａｎ−バスのグローバルタイムの同期化方法と装置，および係る方法と装置に対応するバスシステム
US8619821B2 (en) System, apparatus, and method for time-division multiplexed communication
KR980010680A (ko) 드라이브 시스템 작동방법 및 방법을 실시하는 장치
CN1270460C (zh) 不稳定时钟脉冲系统的控制同步方法及相应的接收单元
US11888585B2 (en) Method for operating a network participant in an automation communication network
CN103001719B (zh) 在自动化网络中实现工作节拍和时间节拍同步的方法
DE10047924A1 (de) Gebersystem zur Lage-/Positionserfassung und/oder Geschwindigkeitserfassung und/oder Beschleunigungserfassung, darauf aufbauende Antriebsregelung sowie Verfahren zur Vernetzung einer Regelungseinheit mit einem oder mehreren Gebersystemen
CN1376334A (zh) 用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置
JP5144889B2 (ja) 通信システムでの同期方法、通信システム、オートメーションシステムおよびデータ伝送用のテレグラム
US4811341A (en) Hierarchical data transmission system
US8661106B2 (en) Method of correction of network synchronisation
CN1059523C (zh) 数字锁相环路
CN113867228B (zh) 一种canopen主站与cpu的数据实时同步方法
US6603830B1 (en) Synchronization method for a receiving unit and a receiving unit corresponding thereto
US6701836B2 (en) Printing-machine drive system
CN1126255C (zh) 器件组的同步装置
EP0941589B1 (en) A method and a circuit for generating a system clock signal
DE19932635A1 (de) Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit
KR20000068904A (ko) 전송 방법과 그 방법을 이용하는 통신 시스템
WO2023242938A1 (ja) 制御・監視信号伝送システム
JP2009541889A (ja) データの処理方法
JP2511551B2 (ja) 共通バス制御方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061011