CN1278237C - 仿真器设备及相关技术 - Google Patents

Abstract

一种仿真器设备，包括：包括构成要仿真的系统的CPU的功能模型的仿真器模型；以及包括用于与链接到CPU的总线相连的硬件的功能模型的仿真器模型。各个仿真器模型包含多种类型的接口。所述多种类型的接口时用于不同用途的多种类型的仿真器能够访问功能模块。该仿真器设备还包括仿真器控制装置，用于选择多种类型接口中任一个，并经过所选择的接口访问各自的功能模型。

Description

仿真器设备及相关技术

技术领域

本发明涉及一种用于大规模集成电路(LSI)的仿真技术，更具体地，涉及在芯片级系统结构的上游设计阶段中，用于有效地检验硬件、软件和系统的技术的改进。

背景技术

近年来，有越来越多的对单片结构、小型化、重量减轻、节能且成本减少的集成电路的需求。这种趋势在数字IT家用电器领域尤其明显。响应这种需求，半导体芯片制造业将其注意力转移到了系统LSI。

如果将系统分为硬件和软件以便相继地开发硬件和软件，则开发需要更长时间。因此，越来越多地采用了同时共同开发硬件和软件的所谓“共同设计(co-design)”。在共同设计的情况下，分别使用了不同的专用仿真器用于检验硬件和软件。除此之外，用于检验整个系统的仿真器也是必需的。在各个仿真器中假定了以不同抽象级别描述的功能模型，这些功能模型是分别用于处理器、总线和硬件的功能模型。

问题在于：随着系统LSI越复杂且规模越大，则需要越多的准备这些功能模型。结果，由于增加的处理步骤抵消甚至会超过所述的好处，这可能会毁掉共同设计的所有好处。

发明内容

因此，本发明的主要目的是提供一种能够使用于多种用途仿真器的功能模型标准化的仿真技术。从本发明的以下描述中，本发明的其它目的、方面和优点变得显而易见。

根据本发明的可应用于不同用途的多种类型的仿真器的仿真器设备包括：

包括构成要仿真的系统的CPU的功能模型的仿真器模型；

包括用于通过总线与CPU相连的硬件的功能模型的仿真器模型；

包含于仿真器模型中的多种类型的针对各个功能模型的接口，使用于不同用途的多种类型的仿真器能够访问所述功能模型；以及

仿真器控制装置，用于选择多种类型接口的任一个并经过所选择的接口访问各自的功能模型。

根据上述结构，所述多种接口包括：在检验硬件的仿真器中可用的接口、在检验软件的仿真器中可用的接口、在检验系统的仿真器中可用的接口等。

上述结构包括用于CPU的功能模型，以及用于硬件，例如具有插入其间的不同用途接口的外围电路等的功能模型。因此，前述结构能够使用于诸如硬件检验、软件检验及系统检验等不同用途的功能模型标准化。

更具体地，在大规模系统LSI的诸如检验硬件的仿真器、检验软件的仿真器、检验系统的仿真器等不同用途仿真器中，可以使用共同的功能模型。不同的仿真器共享共同的功能模型，从而集成仿真控制能够以适当的精度来实现仿真。结果，不需要单独为不同用途提供功能模型。

用于各个功能模型的接口还包括可用在调试中的接口。利用所述可用在调试中的接口，能够有效地实现仿真，其中一个示例是当开始及结束数据传送时使用作为模块特征的断续(处理不连续)接口。在这种情况下，可以共同使用用于不同用途的功能模块，由此提高了调试的性能。

用于各个功能模型的接口还包括能够仿真系统时钟周期的接口。当各个功能模型以时钟级的定时驱动且适用于检验硬件的仿真器时，该接口有效。

此外，在前述结构的仿真器设备中，用于各个功能模块的接口还包括能够仿真系统仿真时间的接口，当各个功能模型使用不同时钟周期时，该接口有效。这实现了其中能够提供采用了不同时钟源的功能模型的仿真环境。

在仿真器设备的前述结构中，用于各个功能模型的接口还包括可用在性能分析中的扩展接口。因此，根据性能分析的结果，通过调整系统性能，能够设计最优的系统。当结合附图进行考虑时，从本发明的以下详细描述中，前述及其它方面将变得显而易见。

附图说明

图1是示出了根据本发明优选实施例的仿真器设备结构的框图。

图2是示出了系统LSI的示意图。

图3是示出了用于检验硬件的仿真器的示意图。

图4是示出了用于检验软件的仿真器的示意图。

图5是示出了用于检验系统的仿真器的示意图。

图6是示出了在用于检验硬件的仿真器中所需精度的示意图；

图7是示出了在用于检验软件的仿真器中所需精度的示意图。

图8是示出了在用于检验系统的仿真器中所需精度的示意图。

图9是示出了在用于检验软件仿真器的接口的示意图。

图10是示出了用于检验软件的传统仿真器处理步骤的流程图。

图11是示出了用于检验系统的传统仿真器处理步骤的流程图。

图12是说明了指令级和周期级之间差别的曲线图。

图13是示出了指令级处理步骤的流程图。

图14是示出了在指令级的指令1的处理步骤的流程图。

图15是示出了在指令级的指令2的处理步骤的流程图。

图16是示出了在指令级的指令3的处理步骤的流程图。

图17是示出了周期级处理步骤的流程图。

图18是示出了用于检验硬件的仿真器处理步骤的流程图。

图19是示出了根据本发明另一个优选实施例的仿真器设备结构的框图。

在所有的图中，相同组件用相同的数字表示。

具体实施方式

下面，将参考附图对本发明的优选实施例进行说明。

在图1所示的仿真器设备1中，包括模块31、32和33的系统是仿真对象。仿真器设备1包含有：模块31的包括功能模型8的仿真器模型9、模块32的包括功能模型15的仿真器模型16以及模块33的包括功能模型22的仿真器模型23。例如，模块31是CPU，且模块32和33是外围硬件。

仿真器模型9包括用于检验软件的仿真器的接口3、用于检验硬件的仿真器的接口4、用于检验系统的仿真器的接口5、用于调试的接口6以及用于扩展的接口7。

同样地，仿真器模型16包括用于检验软件的仿真器的接口10、用于检验硬件的仿真器的接口11、用于检验系统的仿真器的接口12、用于调试的接口13以及用于扩展的接口14。

同样地，仿真器模型23包括用于检验软件的仿真器的接口17、用于检验硬件的仿真器的接口18、用于检验系统的仿真器的接口19、用于调试的接口20以及用于扩展的接口21。

当仿真器设备1用于检验硬件时，仿真器控制装置2检验硬件。仿真器控制装置2利用用于硬件检验仿真器的仿真器模型9、16和23各自的接口4、11和18，控制用于检验硬件的仿真。

当仿真器设备1用于检验软件时，仿真器控制装置2检验软件。仿真器控制装置2利用用于软件检验仿真器的仿真器模型9、16和23各自的接口3、10和17，控制用于检验软件的仿真。

当仿真器设备1用于检验系统时，仿真器控制装置2检验系统。仿真器控制装置2利用用于硬件检验仿真器的仿真器模型9、16和23各自的接口5、12和19，控制用于检验系统的仿真。

当进行各个检验时，需要知道诸如模块的寄存器值之类的设备的内部状态。在这种情况下，利用用于调试的接口6、13和20，能够获取内部状态以便用于调试。将包括除了寄存器之外的信号值的调试所需的任何信息利用这些接口安装在设备中。

此外，需要根据系统检验仿真器中的系统行为，例如包括多个总线主控器的多总线主控系统中的总线负荷、在主控器是CPU的情况下的CPU使用率、存储器传送率以及所需要的数据、使用率等，来进行性能分析。当要求总线时，在允许总线使用时、在放弃总线使用时等情况下，利用用于扩展接口，各个模型将计算总线使用率所需的数据传送到仿真器控制装置等的分析系统中。

可以按照使数据保留在接口中以用于分析的方式，简单地构造分析系统。

在功能模型8、15和22中，对诸如记忆寄存器的内容之类的模块31、32和33的功能性进行建模。利用各个接口可以驱动这些功能性。利用这些功能模型，在所述设备中全部安装了对寄存器访问和用于调试的访问。仿真器设备的前述安装结构消除了单独地为不同应用提供功能模型的需要。

如图2所示，作为仿真对象的系统LSI 30由模块31、32、33、34、35、36和37以及总线组成。

●硬件检验仿真器

首先说明用于检验硬件的仿真器。

图3示出了用于检验系统LSI 30的硬件的仿真器60的典型示例。仿真器60包括：用于分别对应于模块31-37的用于检验的功能模型61-67，这些模块31-37是系统LSI 30的组件；以及总线模型68和69。

这里，要检验的硬件是模块31且模块31的功能模型是功能模型61。硬件的功能模型包括被称作HDL(硬件描述语言)的描述语言或在高级别综合中设计的模型。在这种情况下，需要根据时钟周期或RTL(寄存器传送级)访问影响了要检验的硬件模块的各个功能模型。

图6示出了在时钟级所需的精度。需要确保在时刻t、t+1、t+2、t+3及t+4，各个信号的值与引脚级的实际硬件描述模型中的相等。

●软件检验仿真器

接下来说明用于检验软件的仿真器。

图4示出了用于检验系统LSI 30的软件的仿真器90的典型示例。这里，要检验的软件在模块31中运行，并且模块31的功能模型是模型91。将由要检验的软件访问的所有组件作为虚拟模型安装于仿真器90中，通常，其由模块31的指令集仿真器和包括模块32-37的虚拟模型92构成。指令集仿真器确保了在被称作ISS的指令级精度。在虚拟模型92中，安装了操作要检验软件所需的功能性，例如诸如存储器映象等。

要检验的软件可能会要求高精度的被称作中间件或设备驱动器的硬件模型。在这种情况下，虚拟模型可能需要接近于图3的硬件检验仿真器的精度水平的精度。在出于此目的制造的仿真器中，经常会执行只在访问模型91外部的情况下才使用诸如模型91控制仿真器和虚拟模型92的建模。在某些情况下，如图4B所示，仿真器可以是包括多个处理器的多处理器。

图7示出了检验软件所需的精度。模型91是其中运行了软件检验软件的模块31的功能模型。这里，各个指令影响模型91之外的虚拟模型92是必须的。该虚拟模型包括寄存器和存储器。

●系统检验仿真器

接下来说明用于检验系统的仿真器。

图5示出了用于检验系统LSI 30的系统的仿真器120的典型示例。将在要检验的系统中运行的软件所访问的所有组件安装于仿真器120。仿真器120由模块31-37的功能模型121-127以及总线模型128和129构成。在各个功能模型中，安装了运行要检验的系统所需的功能性。

图8是检验系统所需的精度示例，该图示出了处于图6和图7所示精度之间的中间级别的精度。包括在各个周期C、C+1、C+2、C+3以及C+4处的模型保证精度。更为高度抽象的事务中的仿真器保证精度也包括于此范围中。

●软件检验接口

接下来说明用于检验软件仿真器的接口3。

可以准备如图9所示的、用于软件检验仿真器的接口3，以便将该软件检验仿真器用作系统检验仿真器。

在传统用于检验软件的仿真器的情况下，只对其中运行了要检验的软件的处理器进行建模，而访问总线和存储器是抽象的。这种结构的一个示例是图10的流程图所示的处理。实现初始化步骤100，随后在步骤101中实现与模块31有关的仿真处理。这些处理步骤包括实现与总线和存储器有关的处理。如图4B所示，多处理器结构不能执行上述处理。

因此，定义了仿真器控制装置2的功能启动调用(function enablingcalling)。在实现该功能时应用了外部影响的情况下，可以经过接口3进行对外部的访问。因此，可以将软件检验仿真器用作系统检验仿真器。

图11的流程图示出了前述的处理。执行初始化步骤105，并且在步骤106，检查是否完成了仿真。当检查到仿真完成时，终止仿真。当仿真还没有完成时，在步骤107，对模块31的功能模型8内的值进行更新。此时，未实现对总线和存储器进行影响的处理。通过经过所涉及模块的接口进行访问，在下一个步骤108，对功能模型8的外部实现通信处理。将前述处理步骤安装于仿真器控制装置2中。

如上所述，安装了用于软件检验仿真器的接口3，从而可以将该软件检验仿真器用作系统检验仿真器。

●系统检验接口

接下来说明用于检验系统仿真器的接口。

在指令级安装前面所述的用于软件检验仿真器的接口3。与之相反，在周期级安装接口5。

图12示出了指令级和周期级之间的差别。这里，模型31由三个管线状态构成。

在指令级，顺序地执行各个指令。

在周期级，各个指令沿着管线阶段向下进行。

在周期C，在阶段1中处理指令1。在周期C+1，在阶段2中处理指令1，而在阶段1中处理指令2。

图13是示出了指令级处理步骤的流程图。按照以下顺序进行指令级的处理，所述顺序为：指令1的处理步骤109、指令2的处理步骤110以及指令3的处理步骤111。

在功能模型8中，如图14所示，展开了图13所示的指令1的处理步骤109。如图15所示，展开了图13所示的指令2的处理步骤110。如图16所示，展开了如图13所示的指令3的处理步骤111。

更具体地，在指令1的处理步骤110的情况下，如图14所示，仿真器控制装置2按照以下顺序进行控制，所述顺序为：阶段1的处理步骤1090、阶段2的处理步骤1091以及阶段3的处理步骤1092。

同样地，在指令2的处理步骤110的情况下，如图15所示，仿真器控制装置2按照以下顺序进行控制，所述顺序为：阶段1的处理步骤1100、阶段2的处理步骤1101以及阶段3的处理步骤1102。

此外，在指令3的处理步骤111的情况下，如图16所示，仿真器控制装置2按照以下顺序进行控制，所述顺序为：阶段1的处理步骤1110、阶段2的处理步骤1111以及阶段3的处理步骤1112。

同时，在系统检验接口情况下的周期级处，按照图17的流程图，控制与图12的周期C、C+1、C+2、C+3及C+4处的处理相对应的前述处理。

在图17中，C0表示在周期C处的处理(指令1，阶段1)。C1表示在周期C+1处的处理(指令2，阶段1)和(指令1，阶段2)。C2表示在周期C+2处的处理(指令3，阶段1)和(指令2，阶段2)以及(指令1，阶段3)。C3表示在周期C+3处的处理(指令3，阶段2)和(指令2，阶段3)。C4表示在周期C+4处的处理(指令3，阶段3)。

例如，在步骤C2中，分别实现了阶段1的指令3的处理步骤1110、阶段2的指令2的处理步骤1101以及阶段3的指令1的处理步骤1092。按照何种顺序执行处理步骤1110、1101和1092取决于这些阶段之间的依赖关系。当不是顺序地而是同时执行这些处理步骤时，仍然可以达到本发明的效果。因此，同时实现包含于本发明的范围之内。如上所述，通过使仿真器控制装置2利用系统检验接口5来进行控制，能够获得本发明的效果。

●硬件检验接口

接下来说明用于检验硬件的仿真器的接口4。在检验硬件时，需要具有图6所示精度级的接口。接口4至少执行时钟的上升和下降以及信号值在适当定时处改变之类的事件的接收和传送。因此，能够实现达到了图8所示精度的、其中使用了仿真器控制装置2的仿真器设备。

下面对安装如图8所示精度以及硬件检验仿真器中所需的精度的方法进行描述。

图17所示的处理步骤包括图11所示的“更新”和“通信”。仿真器控制装置2在每一个时钟周期调用各个功能模型。根据更新功能更新这些功能模型的内部状态，并利用通信执行与外部的通信。

这里，硬件检验仿真器需要信号驱动侧驱动信号的定时。在系统检验仿真器中，不是在针对信号的驱动侧，而是在针对事务(以下称为主控制)的驱动侧的定时处安装了通信。

然后，如图18的流程图所示，作为用于功能模型8的接口，将根据事务的主控器的通信分为通信主控器处理步骤1081和通信从控器处理步骤1082。前者安装了用于驱动信号的接口，而后者安装了与所述驱动信号关联的接口。

每到图12的每一个周期C、C+1、C+2、C+3以及C+4，调用图11所示的步骤107和108。由仿真器控制装置2调用图18所示的步骤1081、107和1082。

在步骤108的通信中，可以连续地调用步骤1081的通信主控器和步骤1082的通信从控器，另外，功能模型8可以提供与步骤1081和1082等价的功能性。

如上所述，通过使用根据本发明的方法，在软件、系统和硬件的检验中使模型标准化。根据本实施例，作为用于检验软件、系统和硬件的抽象，说明了一个易于理解的示例，但是本发明包括不同级别的用于各个检验的抽象。

●调试接口

接下来说明用于调试的接口。

作为用于调试的接口示例，具体示出了作为覆盖对象的DMA模块的情况。DMA是一种安装了存储器数据传送的功能性的模块。更具体地，DMA包括：当执行诸如数据传送的开始和结束之类的处理时，实现了作为模块特征的断续(处理不连续)的接口。这提高了调试的性能。

在用于各个用途的功能模型中，可以共同使用该接口。此外，可以在调试中偶尔参考由包括存储器映射IO寄存器的模块处理的存储器的值。用于参考及改变存储器值等的接口包含于用于调试的接口中，在各个检验中，当只重写存储器值时，总线的行为有时是不必要的。在这种情况下，通过使用接口，能够进行更高速度的仿真。

下面的开发方案是可选的。为了进一步加快软件开发中的处理，可以不将存储特征安装于用于保持存储器的模块中，而是安装于负责监视整个存储器的模块中。在这种情况下，按照使软件操作模块和存储器模块只能够由仿真器控制装置来控制而其它模块是分离的方式构造该结构。按照这种方式下，甚至在更高速度下可以执行仿真，这也包含于本发明的范围之内。

在到目前为止的描述中，安装了一个控制装置2。但是，在实际使用中可以安装多个控制装置。图19示出了一个示例，其中，控制装置2由三个仿真器控制装置S20、S21和S22构成。

仿真器控制装置S20控制仿真器控制装置S21和S22。仿真器控制装置S21控制仿真器模型9和16。仿真器控制装置S22控制仿真器模型23。

这里描述了在仿真器模型9和16中使用的时钟周期与在仿真器模型23中使用的时钟周期彼此不同的情况。在这种情况下，仿真器控制装置S21和S22需要根据仿真时间，而不是各个时钟周期的数目来进行控制。前述功能性的安装实现了其中能够提供使用了不同时钟源的模型的仿真环境。

●扩展接口

最后，下面描述作为扩展接口示例的性能分析。

在系统检验中，利用多种信息，例如哪一个总线主控器到什么程度使用和占用了总线、何时以及对哪一个存储器地址进行访问、在使用总线之前需要多长时间等，来进行性能分析。使用了用于扩展的接口以便获得这些信息。根据这些信息进行性能分析，并根据性能分析的结果来重新调整系统性能，从而设计最优系统。

如上所述，根据本发明，在大规模系统LSI中，对于诸如硬件检验仿真器、软件检验仿真器以及系统检验仿真器之类的多种用途，能够使用共同的模型。

因此，对于不同仿真器，可以使模型标准化，以便利用集成的仿真控制，以适当的精度实现仿真。在大规模系统LSI中，这导致了创建用于共同设计硬件和软件的环境的步骤减少。因此，最终缩短了用于设计系统LSI所需的时间周期，提供了更高性能和更低成本的系统LSI。

从前述描述可以看出，本发明所提供的内容是显而易见的。

Claims (8)

1.一种可应用于不同用途的多种类型的仿真器的仿真器设备，包括：

包括构成要仿真的系统的CPU的功能模型的仿真器模型；

包括用于通过总线与CPU相连的硬件的功能模型的仿真器模型；

包含于仿真器模型中的多种类型的针对各个功能模型的接口，使用于不同用途的多种类型的仿真器能够访问所述功能模型；以及

仿真器控制装置，用于选择多种类型接口的任一个并经过所选择的接口访问各自的功能模型。

2.根据权利要求1所述的仿真器设备，其特征在于针对各个功能模型的接口包括可用在用于检验软件的仿真器中的接口。

3.根据权利要求1所述的仿真器设备，其特征在于针对各个功能模型的接口包括可用在用于检验硬件的仿真器中的接口。

4.根据权利要求1所述的仿真器设备，其特征在于针对各个功能模型的接口包括可用在用于检验系统的仿真器中的接口。

5.根据权利要求1所述的仿真器设备，其特征在于针对各个功能模型的接口包括可用在调试中的接口。

6.根据权利要求1所述的仿真器设备，其特征在于：针对各个功能模型的接口包括能够仿真作为处理级精度的系统时钟周期的接口。

7.根据权利要求1所述的仿真器设备，其特征在于：针对各个功能模型的接口包括能够仿真作为处理级精度的系统仿真时间的接口。

8.根据权利要求1所述的仿真器设备，其特征在于针对各个功能模型的接口包括可用在性能分析中的扩展接口。

Images