CN1276092A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1276092A
CN1276092A CN 97182470 CN97182470A CN1276092A CN 1276092 A CN1276092 A CN 1276092A CN 97182470 CN97182470 CN 97182470 CN 97182470 A CN97182470 A CN 97182470A CN 1276092 A CN1276092 A CN 1276092A
Authority
CN
China
Prior art keywords
lead
leads
electrodes
semiconductor device
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 97182470
Other languages
English (en)
Inventor
道井一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN 97182470 priority Critical patent/CN1276092A/zh
Publication of CN1276092A publication Critical patent/CN1276092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

由于作成下述的结构,即,具备:在其周边部上形成了多个电极的半导体元件3;外部连接用的多条引线6,对应于多个电极5的每一个而被配置,用导线8进行连接;以及用树脂材料密封了半导体元件3和多条引线6的封装体本体1,多条引线6朝向封装体本体1的被插入插座中的一侧的底面延伸,交替地被弯曲成凸形状和凹形状,凸形状部的顶点面和凹形状部的底面在封装体本体的表面上露出,故成为外部连接用电极2的部分(即,凸形状部的顶点面和凹形状部的底面)的间距变宽,可增大外部连接用电极2的面积,可提高接触可靠性。或者,即使减小引线间距,也能确保必要的外部连接用电极2的面积,通过减小引线间距,可谋求封装体的小型化。

Description

半导体装置
技术领域
本发明涉及树脂密封型的半导体装置的结构。
背景技术
图7是示出在个人计算机等中使用的存储器扩展用的存储器模块的结构的斜视图。
图中，17为模块基板，18为电极，19为存储器用半导体装置。
在扩展个人计算机的存储器的情况下，将图7中示出的存储器模块插到被安装在个人计算机中的存储器扩展用插座中。
在该存储器模块中，如图7中所示，在模块基板17上安装了多个存储器用半导体装置，此外，在存储器模块基板17上的端部上设置了外部连接用的电极18。
将该电极18插到个人计算机本体一侧的存储器扩展用插座中，通过与存储器扩展用插座的接触引脚接触，导电性地连接起来。
但是，如果存储器用半导体装置的存储器的容量逐渐扩大，则不一定需要如图7中所示的存储器模块那样的多个存储器用半导体装置19的情况逐渐增加。
此外，作为在存储器用半导体装置19中被使用的封装体，使用了廉价的树脂密封型的封装体。
作为代表性的封装体，有图8中示出的TSOP(Tin Small OutlinePackage锡小外形封装体)和图9中示出那样的SOJ(Small OutlineJleaded Package小外形J引线封装体)。
这些封装体的外部引线20在封装体本体的外部的侧面上延伸出来，成形为鸥翅(gull wing)状或J字状，以便能用锡焊的方式安装在安装基板(例如，模块基板17)上。
由于这些封装体的引线伸出到封装体本体的外部，故在将安装了使用图7中示出那样的这些封装体的存储器用半导体装置的模块基板的电极18插入到个人计算机本体一侧的插座中时，外部引线20容易变形，在操作方面需要足够的注意。
但是，由于个人计算机等的扩展用存储器的操作是由一般的人来进行的，故要求是即使在操作时稍微粗糙些外部引线也不会变形的能容易进行安装的形状，图8或图9中示出那样的现有的封装体结构是不充分的。
再有，作为适合于这样的插座插入的半导体装置的封装体，有无引线类型的LCC(Leadless Chip Carrier，无引线芯片载体)，其封装体本体由陶瓷构成，在本体的侧面上印刷了作为外部连接用的端子的金属，但该封装体的成本极高。
本发明是为了解决这样的问题而进行的，其目的在于提供一种廉价的树脂密封型的半导体装置，其中，在安装到个人计算机本体等的插座中时外部连接部不会变形，能容易地安装，而且，能可靠地与插座的接点接触。
此外，其目的在于提供一种实现了小型化的上述那样的树脂密封型的半导体装置。
发明的公开
本发明的半导体装置具备：在其周边部上形成了多个电极的半导体元件；外部连接用的多条引线，对应于多个电极的每一个而被配置，用导线与多个电极的每一个连接；以及用树脂材料密封了半导体元件和多条引线的封装体本体，多条引线朝向封装体本体的被插入插座中的一侧的底面延伸，交替地被弯曲成凸形状和凹形状，凸形状部的顶点面和凹形状部的底面成为在封装体本体的表面上露出的结构，因此，成为外部连接用电极的部分(即，凸形状部的顶点面和凹形状部的底面)的引线间距变宽，可增大外部连接用电极部的面积，可提高接触可靠性。
或者，即使减小引线间距，也能确保必要的外部连接用电极2的面积，通过减小引线间距，可谋求封装体的小型化。
此外，本发明的半导体装置中，多条引线朝向封装体本体的被插入插座中的一侧的底面延伸，交替地被弯曲成凸形状和凹形状，凸形状部的顶点面和凹形状部的底面在封装体本体的表面上露出，同时，成为以封装体本体的底面的中央附近为终端的结构，因此，使用金属模并利用射出成形法对封装体本体进行树脂密封来制造变得容易。
此外，由于本发明的半导体装置作成下述的结构，即，在其表面的大致中央部分上形成被安装的半导体元件的多个电极，同时，将与半导体元件的多个电极的每一个对应地被配置的多条引线的一端延伸到多个电极的附近，用导线连接对应的电极与引线端，由于可缩小进行了封装的半导体装置整体的高度方向的尺寸，故可谋求半导体装置的小型化。
附图的简单说明
图1是示出本发明的第1实施例的半导体装置的外观的斜视图，图2是本发明的第1实施例的半导体装置的透视平面图和剖面图，图3是示出在本发明的第1实施例的半导体装置的管心底座(die pad)上被安装的半导体元件的电极(内部电极)与引线部的连接状态的主要部分的分解图，图4是示出将本发明的第1实施例的半导体装置安装到插座中时的状态的斜视图，图5是示出将本发明的第1实施例的半导体装置安装到插座中时的状态的剖面图，图6是本发明的第2实施例的半导体装置的透视平面图和剖面图，图7是示出现有的存储器模块的外观的斜视图，图8是示出现有的TSOP型半导体装置的外观的斜视图，图9是示出现有的SOJ型半导体装置的外观的斜视图。
用于实施发明的最佳形态
为了更详细地叙述本发明，根据附图进行说明。
第1实施例
图1是示出本发明的第1实施例的半导体装置的外观的斜视图，图1(a)示出了表面一侧，图1(b)示出了背面一侧。再有，在图中，1是封装体本体，2是外部连接用电极。
此外，图2是本发明的第1实施例的半导体装置的透视平面图和剖面图，在图中，1是例如由环氧树脂构成的封装体本体，2是外部连接用电极，3是半导体元件，4是安装半导体元件3的管心底座，5是作为半导体元件3的电极的内部电极，6是与半导体元件3的内部电极5的每一个对应地被设置在封装体本体1的底面一侧端部的引线。
由导线8分别将这些引线6与半导体元件3的对应的内部电极5连接。
此外，7是引线6的弯曲部，如图3中所示，引线6在封装体本体内交替地被弯曲成凹形状和凸形状而被配置。
而且，该引线6的弯曲部7的凹形状部的底面和凸形状部的顶点面在封装体本体1的表面上露出，该已露出的部分成为图1中示出的外部连接用电极2。
由于引线6的不连接导线8的一侧的端部在封装体本体1的底面部附近被切断，不从封装体本体1突出，故实质上成为无外部引线的结构。
此外，这样来形成引线6的形状，使得引线6的不连接导线8的一侧的各自的端部位于封装体本体1的底面的大致中央部处。
此外，图4和图5是示出将本发明的第1实施例的半导体装置安装到个人计算机本体等的插座中时的状态的斜视图和剖面图，在图4中，9是插座，11是第1实施例的半导体装置，在图5中，1是封装体本体，2是外部连接用电极，3是半导体元件，4是管心底座，6是引线，8是导线，9是插座，12是插座9的接点引脚。
如图4和图5中所示，在将第1实施例的半导体装置11安装到个人计算机本体等的插座9中时，成为接点引脚12利用弹簧力可靠地与外部连接用电极2接触，导电性地连接起来的结构，该外部连接用电极2是这样形成的：引线6交替地被弯曲成凸形状或凹形状，在封装体本体1的表面上露出。
再有，由于使在引线6上被形成的外部连接用电极2交替地在封装体本体1的两表面(即，图1中示出的表面一侧和背面一侧的表面)的底面一侧露出，故在各表面处的外部连接用电极2间的间距为引线6间的间距的2倍。
因而，虽然未图示，但是，也可构成为使成为各外部连接用电极2的部分的引线6的宽度比引线6的两端部的宽度大很多，以使与安装的插座9的接点引脚12的接触面积增加，使接触可靠性增加。
如上所述，由于第1实施例的半导体装置中，引线6没有引出到封装体本体1的外部，故即使在操作方面不习惯的一般用户将该半导体装置安装到个人计算机本体等的插座中，引线6也不会象以往那样变形，可容易地安装到插座中。
再者，由于是引线6在封装体本体1内交替地被弯曲成凹形状和凸形状、使成为外部连接用电极2的弯曲部7的凹形状部的底面和凸形状部的顶点面在封装体本体1的两侧的表面上露出的结构，故成为外部连接用电极2的部分的引线间距变宽，也可增大外部连接用电极2的面积，可提高连接可靠性。
或者，即使减小引线间距，也能确保必要的外部连接用电极2的面积，通过减小引线间距，可谋求封装体的小型化。
再者，由于这样来形成引线6的形状，使得引线6的不连接导线8的一侧的各自的端部位于封装体本体1的底面的大致中央部处，而且，在树脂密封前，延伸到封装体本体1的外侧，处于同一面上，且由于能用树脂密封金属模容易地夹紧该部分，故使用金属模且利用射出成形法对封装体本体1进行树脂密封来制造变得容易。
再有，在封装体本体1的树脂密封工序后，切断引线6的端部的突出到封装体本体1的外部的部分。
第2实施例
图6是本发明的第2实施例的半导体装置的透视平面图和剖面图，在图中，1是例如由环氧树脂构成的封装体本体，2是外部连接用电极，3是半导体元件，5是作为半导体元件3的电极的内部电极，6是与半导体元件3的内部电极5的每一个对应地被设置在封装体本体1的底面一侧端部的引线。
由导线8分别将这些引线6与半导体元件3的对应的内部电极5连接。
此外，7是引线6的弯曲部，与第1实施例的图3中所示相同，引线6在封装体本体1内交替地被弯曲成凹形状和凸形状而被配置。
而且，该引线6的弯曲部7的凹形状部的底面和凸形状部的顶点面在封装体本体1的表面上露出，该已露出的部分成为与图3中所示相同的外部连接用电极2。
此外，由于引线6的不连接导线8的一侧的端部在封装体本体1的底面部附近被切断，不从封装体本体1突出，故实质上成为无外部引线的结构。
第2实施例的特征的结构在于：将半导体元件3的内部电极5配置在半导体元件3的中央部或其附近，同时，使引线6的在半导体元件3的内部电极5一侧的端部通过绝缘部件13延伸到内部电极5的附近，利用导线8通过导线键合来连接各内部电极5与对应于该内部电极5的引线6。
由于通过采用这样的结构可缩小进行了封装的半导体装置整体的高度方向的尺寸h，故可谋求半导体装置的小型化。
产业上利用的可能性
如上所述，即使是不习惯于个人计算机等的扩展用存储器装置那样的插入插座中的安装操作的一般的用户，也能容易且可靠地进行将与本发明有关的半导体装置插入插座的安装，此外，适合于实现小型化的廉价的半导体装置。

Claims (3)

1.一种半导体装置，其特征在于：
具备：
在其周边部上形成了多个电极的半导体元件；
外部连接用的多条引线，对应于上述多个电极的每一个而被配置，用导线与上述多个电极的每一个连接；以及
用树脂材料密封了上述半导体元件和上述多条引线的封装体本体，
上述多条引线朝向上述封装体本体的被插入插座中的一侧的底面延伸，交替地被弯曲成凸形状和凹形状，凸形状部的顶点面和凹形状部的底面在上述封装体本体的表面上露出。
2.如权利要求1中所述的半导体装置，其特征在于：
多条引线朝向封装体本体的被插入插座中的一侧的底面延伸，交替地被弯曲成凸形状和凹形状，凸形状部的顶点面和凹形状部的底面在上述封装体本体的表面上露出，同时，以上述封装体本体的底面的中央附近为终端。
3.如权利要求1或2中所述的半导体装置，其特征在于：
在半导体元件的表面的大致中央部分上形成多个电极，同时，将与上述半导体元件的多个电极的每一个对应地被配置的多条引线的一端延伸到上述多个电极的附近，用导线连接对应的电极与引线端。
CN 97182470 1997-10-07 1997-10-07 半导体装置 Pending CN1276092A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 97182470 CN1276092A (zh) 1997-10-07 1997-10-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 97182470 CN1276092A (zh) 1997-10-07 1997-10-07 半导体装置

Publications (1)

Publication Number Publication Date
CN1276092A true CN1276092A (zh) 2000-12-06

Family

ID=5178517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 97182470 Pending CN1276092A (zh) 1997-10-07 1997-10-07 半导体装置

Country Status (1)

Country Link
CN (1) CN1276092A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7908571B2 (en) 2005-11-02 2011-03-15 International Business Machines Corporation Systems and media to improve manufacturability of semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7908571B2 (en) 2005-11-02 2011-03-15 International Business Machines Corporation Systems and media to improve manufacturability of semiconductor devices
US8516428B2 (en) 2005-11-02 2013-08-20 International Business Machines Corporation Methods, systems, and media to improve manufacturability of semiconductor devices

Similar Documents

Publication Publication Date Title
US20050189626A1 (en) Semiconductor device support structures
CN1177341C (zh) 片状固体电解电容器及其制造方法
CN1252873C (zh) 零插入力电连接器及导电端子
CN1092841C (zh) 片式半导体封装及其制造方法
CN1139989C (zh) 半导体模块及使用该半导体模块的电力变换装置
CN1231964C (zh) 半导体器件
CN1771637A (zh) 连接器组合件以及连接器组合件的制造方法
CN1230946C (zh) 一种电连接器
CN115939119B (zh) 功率模块和电子设备
CN1738114A (zh) Ic插座和ic插座组件
CN1183633C (zh) 卡用插接装置
CN1327265A (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1723591A (zh) 内置电子元件的连接器
CN1168537A (zh) 具有高输入/输出连接的半导体集成电路器件
CN1462476A (zh) 电源电路装置
CN1174487C (zh) 电子元件
CN1221310A (zh) 载带自动键合膜
CN1276092A (zh) 半导体装置
CN2724239Y (zh) 电连接器
CN1521841A (zh) 半导体器件
CN1574332A (zh) 功率半导体器件
CN1845385A (zh) 向壳体安装端子类部件的安装结构
KR100338225B1 (ko) 반도체장치
CN1577725A (zh) 半导体装置及其制造方法
CN218038873U (zh) 贴装串联陶瓷电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication