CN1275737A - 消息传输总线的结构 - Google Patents

Abstract

本发明公开了一种消息传输总线的结构,包含有总线缓冲区模块、总线逻辑模块、总线接口模块和总线仲裁模块,数据传送子总线、仲裁子总线、应用子总线,该总线结构能满足基站系统的实时性;总线缓冲区模块提高了处理器的工作效率,以及只采用32位同步传输,精简了总线的结构,提高了产品的性能价格比;另外循环优先级的采用使得各处理板完全平等,配置更加灵活。

Description

消息传输总线的结构

本发明涉及信息或其它信号在存贮器、输入/输出设备或者中央处理器之间的互连或传送请求的处理，更具体地是指一种消息传输总线的结构。

MOTOROLA公司的VME总线结构是一种32位计算机总线，其结构具有以下主要特点：

A，采用总线主控/目标结构；

B，异步、非复用传输模式；

C，支持16位、24位、32位寻址及8位、16位、24位、32位数据传送；

D，传输速率最大40MPS；

E，4条总线请求线，采用菊花链优先级队列；

F，最多有21个处理器。

显然，采用异步传输模式不能满足通信基站系统的实时性要求。由于在4条总线请求线中采用菊花链优先级队列，使各处理板不完全平等，不能灵活配置。各处理板工作效率低；这种VME总线结构由于无缓冲区，在数据信号传输时，CPU的工作时间往往被挤占，影响了CPU工作效率。因此这种VME总线结构及数据转输模式不适应于数字移动通信基站系统中，它不能满足通信基站系统的自身特点。

为此，本发明的目的是针对上述问题，提供一种消息传输总线的结构设计。使该消息传输总线的结构设计既可符合移动通信基站系统的总体方案，又满足基站系统的自身特点。

为了实现上述目的，本发明采用如下技术方案：消息传输总线结构包含有总线缓冲区模块、总线逻辑模块、总线接口模块和总线仲裁模块，以及三组信号子总线，

其中，

总线缓冲区模块用以缓冲被传送的数据；

总线逻辑模块一方面用于接收CPU的命令实现总线申请、目标地址搜索和数据传送的功能，另一方面可以监测总线的各种状态，自动接收来自CPU的数据，同时还能处理各种告警信号并向CPU汇报；

总线接口模块用于各功能模块与总线连接时的信号驱动和隔离；

总线仲裁模块用于处理系统内各节点的总线请求信号，并按照循环优先级的原则作出仲裁，发出总线准许命令。

显然，本发明的消息传输总线结构与MOTOROLA公司的VME总线相比具有以下主要特点：

A，32位同步传输、最大传输速率40MBYTE每秒；

B，采用10MBPS的系统时钟；

C，数据采用块传输方式(以64BYTE作为最小传送块)；

D，同步仲裁和通信方式；

E，完全平等的循环优先级总线仲裁，且不含菊花链优先级队列；

F，总线缓冲区的设置可以使数据通信不占用CPU的工作时间；

G，总线错误及系统错误监测。

其优点是，由于增加了同步时钟，采用同步传输及仲裁，因此该总线结构能满足基站系统的实时性；总线缓冲区模块提高了处理器的工作效率，以及只采用32位同步传输，精简了总线的结构，提高了产品的性能价格比；另外循环优先级的采用使得各处理板完全平等，配置更加灵活。

下面结合附图和实施例，对本发明作进一步地详细说明：

图1为本发明的总线缓冲区结构示意图。

图2本发明的控制字节的定义示意图。

图3为本发明的总线仲裁模块循环优先级示意图。

图4为本发明应用于数字移动通信基站系统的处理器平台结构示意图。

请参阅图1、图3所示，

本发明的消息传输总线结构包含有总线缓冲区模块、总线逻辑模块、总线接口模块和总线仲裁模块，以及三组信号子总线，

其中，

总线缓冲区模块用以缓冲被传送的数据；

总线逻辑模块一方面用于接收CPU的命令实现总线申请、目标地址搜索和数据传送的功能，另一方面可以监测总线的各种状态，自动接收来自CPU的数据，同时还能处理各种告警信号并向CPU汇报；

总线接口模块用于各功能模块与总线连接时的信号驱动和隔离；

总线仲裁模块用于处理系统内各节点的总线请求信号，并按照循环优先级的原则作出仲裁，发出总线准许命令。

总线缓冲区模块的设置，为的是使数据通信不占用CPU的工作时间，从而提高整个系统的工作效率。在MEST总线设计方案中，以16KBYTE的随机存储器作为总线缓冲器，总线在传送数据时以数据块(64BYTE)为最小单位，并且整个缓冲区又分为大小相等的接收数据缓冲区和发送数据缓冲区，各占128块的数据块单位，以数据块为单位进行传输。

当一个消息被传送时，在消息的头上必须加上两个BYTE(称为控制字节)以使总线能够正常工作。两个控制字节的内容和含义完全相同，硬件电路通过对这两个字节的一致性检查来进行差错识别。控制字的节定义如图2所示。

其中，MBN2～MBN0是被传送消息所占的数据块数，TGA4～TGA0表示被传送消息的目标地址，即目标板的板槽号。

总线逻辑模块是由一组逻辑电路组成，在电路上由一片可编程器件(FPGA)实现。

总线逻辑模块按功能可以分成两个部分：数据发送部分、数据接收部分。数据发送部分的功能是在接收到CPU请求数据发送的命令后进行总线申请，获得总线后按照要求将数据块传输至总线。数据接收部分的功能是监视总线的状态，当监测到传送数据的目标地址与自身板槽号相同时，启动接收操作，并将数据写入总线缓冲区。发送数据块按照循环原则组成链状结构。

由于总线的特殊性，即每条信号线上都连接有多个(最多21个)输入输出接点，因此信号的连接必须仔细考虑每个信号驱动器的扇入扇出系数。MEST总线接口电路参照了VME总线的标准而设计。

时钟信号采用RS485的平衡传输方式，由系统控制板输出，其它板输入。总线错误信号/BERR采用集电极开路(OC)方式。地址线以及总线请求允许等等均采用国家半导体公司的高性能接口集成电路74ABT245。

本发明的总线仲裁模块处在系统控制板上，仲裁功能在可编程器件(FPGA)内部实现。

总线仲裁模块按照循环优先级原则(图3)进行总线裁决，并采用分组两级仲裁的方案，仲裁结果通过选择电路选择及总线准许输出电路输出。

总线仲裁模块还设置了时序发生电路，其目的在于防止由于某些处理器板的异常而导致系统的死锁或总线的阻塞。它的功能有两方面。第一，限制处理器板获得总线后必须在32个系统时钟周期内驱动占用总线信号(BBSY)变低；第二，限制处理器板一次占用总线的时间少于1024个系统时钟周期。

四条申请线的循环优先级的循环顺序如图3所示。

本发明所包含的三组信号子总线，分别称为数据传送总线(DTB)、仲裁总线(AB)、应用总线(UB)。

数据传送总线包含下列信号线：

双向的数据线(32条)，用于传送数据。

双向的地址线(5条)，用于指示目标板的地址。

双向的地址锁存信号(2条)，用于指示目标地址线的有效时刻。

当需传送一组数据到目标板时，源信号板在获得总线后，便将32位的数据以及目标地址分别送上总线(数据线32条)和(地址线5条)。在目标地址不变的条件下，一次最多可传送8块数据。

仲裁总线包含下列信号线：

单向总线请求信号(21条)，低电平有效。21块处理器板的请求线分别向含总线仲裁器的主处理器板申请总线。

单向总线准许信号线(5条)。主处理器板用来指示获得总线准许处理器板的板槽号。

单向总线准许锁存信号线(MBGS)，低电平有效。当单向总线准许锁存信号线(MBGS)信号为低时，各处理器板采样总线准许信号，以确定自己能否占用总线。

总线示忙信号线(MBBSY)，低电平有效。当该信号为低时，表示总线正被系统中某个处理器板占用。

应用总线包含下列信号线：

系统时钟信号线(MSYSCLOCK)。系统时钟由主处理器板提供给各处理器板的总线逻辑模块，以便实现数据同步传送。频率为10Mbps，占空比50％。

系统故障信号线(MSYSFAIL)，高电平有效。各处理器板均监视该信号。当MSYSFAIL为高时，表示主处理器板的总线仲裁器不能正常工作。

总线出错信号线(MBERR)，低电平有效。本发明的总线结构决定了各处理器板必须在规定的时间内占用总线，并且每次占用总线的时间是受限的。因此，当有处理器板未满足上述两点要求时，总线仲裁器将驱动(MBERR)变低。

在GSM900/1800数字移动通信基站系统(由上海大唐公司所开发)中，BSC总线必须工作在同步状态，实时性要求很高；各处理板在系统中处于完全平等地位，且需灵活配置。而VME总线的总线结构及数据传输模式显然不能满足基站系统的自身特点，为此本发明设计了既符合基站系统的总体方案又满足基站系统的自身特点的上述所描述的消息传输总线的结构。

本发明的总线接口的信号传输以及母板上的信号传输均参照VME总线的电气特性标准(ANSI/IEEE STD 1014-1987 IEC 821 and 297)。机械特性也参照VME总线的标准。每个处理器板的连接器均采用了欧卡(EUROCARD)插座，管脚排列参照VME总线的排列，并可根据本发明的消息传输总线的结构具体情况作了适当的修改和调整。

请参阅图4所示，本发明总线的结构是专为GSM900/1800数字移动通信基站系统(BSC)而设计的多处理器总线。

按照BSC的总体方案，BSC中主要包含一个交换平台和一个处理器平台。其中处理器平台最多可容纳21块处理器板，命名为BOARD0、BOARD1、…、BOARD20。BOARD0和BOARD1是系统控制板(SC)，且互为主备份。它们都具有总线仲裁作用，但系统中同时只可能有一个仲裁器真正实现总线仲裁的作用。BOARD2～BOARD20是信令处理板，它们在硬件上完全相同，板上的CPU可以通过总线电路与其它CPU板进行通信。

当CPUi准备与CPUj通信时(i≠j，0≤i≤20，0 ≤j≤20)，

CPUi首先将需传送的数据写入本板的总线缓冲区的相应位置，然后向本板的总线逻辑模块发出总线传送的请求。总线逻辑模块在得到来自CPU的总线传送的请求命令后便向总线仲裁器请求总线。总线仲裁器能够同时接收来自21块板(包括其自身)的总线请求信号，根据目前总线状态，按照循环优先级的原则将总线分配给某个请求总线的CPU板。当CPUi板获得总线准许后，并根据CPU提供的目标地址将数据通过总线传送到目标板的总线缓冲区的特定区域。传送完毕后，总线逻辑模块将总线释放。目标板的总线逻辑模块一方面协助总线的传送，另一方面在数据接受完毕后以中断的形式通知目标板的CPU。目标CPU根据总线逻辑模块提供的有关信息从特定的总线缓冲区中将数据取出，从而完成一次总线传送操作。

目前，本发明的总线在GSM900/1800数字移动通信基站系统中的运行情况良好，并且具有以下几方面的优点：

同步传输及同步仲裁满足了基站系统的总体方案。

总线缓冲区的设置、数据采用块传输方式(以64BYTE作为最小传送块)以及总线错误及系统错误监测，提高了系统的运行速度和处理能力及工作效率。

完全平等的循环优先级总线仲裁，且不含菊花链优先级队列，正好符合各信令板在系统中完全平等这一特点，且使各处理板可以灵活配置。

精简的总线结构，不仅简化了系统的运行过程，还提高了产品的性价比。

Claims (10)

1、一种消息传输总线的结构，其特征在于：

包含有总线缓冲区模块、总线逻辑模块、总线接口模块和总线仲裁模块；

以及，三组信号子总线，

其中，

总线缓冲区模块用以缓冲被传送的数据；

总线逻辑模块一方面用于接收CPU的命令实现总线申请、目标地址搜索和数据传送的功能，另一方面可以监测总线的各种状态，自动接收来自CPU的数据，同时还能处理各种告警信号并向CPU汇报；

总线接口模块用于各功能模块与总线连接时的信号驱动和隔离；

总线仲裁模块用于处理系统内各节点的总线请求信号，并按照循环优先级的原则作出仲裁，发出总线准许命令。

2、如权利要求1所述的消息传输总线的结构，其特征在于：所说总线缓冲区模块又分为接收数据缓冲区和发送数据缓冲区。

3、如权利要求2所述的消息传输总线的结构，其特征在于：所说接收数据缓冲区和发送数据缓冲区大小相等，各占128个数据块单元，以数据块为单位进行传输。

4、如权利要求1所述的消息传输总线的结构，其特征在于：所说的总线逻辑模块同样包含数据发送部分和数据接收部分，发送数据部分按照循环原则组成链状结构。

5、如权利要求1所述的消息传输总线的结构，其特征在于：所说的总线接口模块的时钟信号采用RS485的平衡传输方式，由系统控制板输出，总线错误信号采用集电极开路方式，地址线以及总线请求允许采用接口集成电路74ABT245。

6、如权利要求1所述的消息传输总线的结构，其特征在于：所说的总线仲裁模块按照循环优先级原则进行总线裁决，仲裁结果通过选择电路选择及总线准许输出电路输出；所说的总线仲裁模块还设置了时序发生电路，以防止由于某此处理器的异常而导至系统的死锁或总线的阻塞。

7、如权利要求1所述的消息传输总线的结构，其特征在于：所说的三组信号子总线包括数据传送子总线、仲裁子总线、应用子总线。

8、如权利要求7所述的消息传输总线的结构，其特征在于：所说的数据传送子总线包括双向的数据信号线、双向的地址信号线、双向的地址锁存信号线。

9、如权利要求7所述的消息传输总线的结构，其特征在于：所说的仲裁子总线包括单向总线请求信号线、单向总线准许信号线、单向总线准许锁存信号线、总线示忙信号线。

10、如权利要求7所说的消息传输总线的结构，其特征在于：所说的应用子总线包括系统时钟信号线、系统故障信号线、总线出错信号线。

Images