CN1272848C - 具有散热件的半导体封装件 - Google Patents

具有散热件的半导体封装件 Download PDF

Info

Publication number
CN1272848C
CN1272848C CNB031483690A CN03148369A CN1272848C CN 1272848 C CN1272848 C CN 1272848C CN B031483690 A CNB031483690 A CN B031483690A CN 03148369 A CN03148369 A CN 03148369A CN 1272848 C CN1272848 C CN 1272848C
Authority
CN
China
Prior art keywords
heat sink
groove
substrate
runs
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031483690A
Other languages
English (en)
Other versions
CN1567574A (zh
Inventor
林长甫
普翰屏
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB031483690A priority Critical patent/CN1272848C/zh
Publication of CN1567574A publication Critical patent/CN1567574A/zh
Application granted granted Critical
Publication of CN1272848C publication Critical patent/CN1272848C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有散热件的半导体封装件，是于基板上接设至少一芯片及覆接于该芯片的散热件，该散热件的与基板接合部份的至少一角端处开设有贯穿槽，以使散热件借敷设于散热件与基板之间且填入该贯穿槽中并溢出该贯穿槽的胶粘性材料而固接于基板上。借由该贯穿槽的设置，使填入该贯穿槽中并溢出该贯穿槽的胶粘性材料得提供锁定的功能，同时增加胶粘性材料的粘着面积的故，而能使散热件稳固定位于基板上。此外，开设于散热件的角端处的贯穿槽也可有效减缓该处的应力集中现象所造成的散热件脱落问题。

Description

具有散热件的半导体封装件
技术领域
本发明是关于一种半导体封装件，特别是关于一种具有散热件的半导体封装件，能够增进该半导体封装件的散热效率。
背景技术
覆晶式球栅阵列(Flip Chip Ball Grid Array，FCBGA)半导体封装件是一种同时具有覆晶及球栅阵列的封装结构，使至少一芯片借多个焊块(Solder Bump)电性连接至基板的一表面上，并在该基板的另一表面(通常是与置晶面相对的表面)上植设有多个作为输入/输出(Input/Output，I/O)端的焊球(Solder Ball)。为排除芯片运行产生的热量，上述半导体封装件中还设有一散热件，如美国专利第5,311,402及5,637,920号案，该散热件可借胶粘剂(Adhesive)或焊料(Solder)等粘置在基板上，且其面积往往大于芯片面积以覆接在芯片上，能有效散逸来自芯片的热量。然而，利用胶粘剂或焊料，将散热件与粘接在基板的平面粘接方式，可能因散热件或基板粘接面的洁净度、或散热件与基板间应力等问题，产生散热件与基板间的分层(Delamination)，造成散热件脱落；此外，当粘有散热件的基板遭受外力如震动等时，也可能产生散热件脱落的现象。同时，由于粘着在散热件与基板间的胶粘剂或焊料产生的粘着接合力受限于其有效的粘着面积，也就是散热件与基板间的接触面积，故在半导体封装件轻薄短小的发展趋势下，一能通过加大散热件与基板间有限的接触面积增加粘着面积。
有鉴于此，已有借机械方式将散热件固定在基板上的技术。如美国专利第5,907,474号案提出的封装结构，是在散热件上与基板接触部分开设有多条孔洞，且在基板上相对应的部位也钻设有多条孔洞，使如螺栓等的固定件嵌设在散热件与基板彼此对应的孔洞中，能够连接散热件与基板，定位散热件于基板上。
上述各现有技术的散热件大多具备中央形成有凹陷的结构，这种结构通常须借由半蚀刻法(Half-Etching)或锻造(Forge)技术才能制成，制作难度高且工序复还，导致生产成本居高不下。
相对于此，美国专利第6,188,578号案提出一种成本低廉且制作简单的冲压成型(Stamping)式散热件，这种冲压成型式散热件如图8所示，具有覆接在芯片上的平坦部80，该平坦部80的边缘向下延伸有多条支撑部81，该支撑部81的末端还分别向外延设有接触部82，借由该接触部82与基板接合。
然而，这种冲压成型式散热件在借胶粘剂或焊料等粘置在基板上时，极易受散热件的接触部82或基板的粘接面的洁净度或遭受如震动等外力的影响而造成散热件的脱落；此外，因散热件的接触部82与基板间的热错位(Thermal Mismatch)产生的热应力，也可能产生散热件与基板间的连接结构破坏导致分层，进而产生散热件脱落的现象。同时，由于这种冲压成型式散热件的接触部82与基板间的接触面积更加减少的缘故，导致其散热件与基板间的粘着面积更显不足。
另外，美国专利第6,376,907号案也提出一种如图9所示的平坦部90能够覆接在芯片上，且借由向下还向外延设的接合部91与基板接合的散热件。该散热件是在接合部91的角端处形成缺口92，解决应力于接合部91的角端处蓄积的问题。
这是由于该散热件的接合部91的角端处若未形成缺口时，则当该未形成缺口的散热件以其接合部91直接粘置在基板之际，即会因散热件材料与基板材料间的热膨胀系数(Coefficient of Thermal Expansion，CTE)的不同，使完成封装工序的半导体封装件在后续的靠度测试中，如温度循环试验(Thermal Cycling Test，TCT)、热震试验(Thermal ShockTest，TST)、或高温储存试验(High Temperature Storage Life Test，HTST)等可能经历极大温度变化，导致热应变量的差异，在该散热件与基板间的接合面上产生热应力，并衍生出各种品质上的问题。例如，当封装件处于增温环境时，由于散热件的热膨胀系数比基板的热膨胀系数大，故散热件产生的热膨胀形变量也就比基板大，从而在散热件与基板间的接合面产生热膨胀应力。反之，当封装件处于降温环境时，热膨胀系数较大的散热件，也产生较大的热收缩形变量，故也在散热件与基板间的接合面产生热收缩应力。此类因温度改变造成的热应力如无法顺利释放，会极易残留并集中于应力分布不连续的散热件接合部91的角端处，加速材料的疲劳，易于由该角端处的接合面造成结构上的破坏。
因此，借由在散热件接合部91的角端处形成缺口92，可在上述因温度变化而产生在散热件接合部与基板间的热应力，向角端处传递时发挥缓冲的功效，以将应力自该缺口92释放掉，消除应力的残留与蓄积，并改善散热件与基板间的接合结构被破坏以及材料疲劳等问题。
但是这种在接合部91的角端处形成缺口92的散热件接合在基板上时，仍难克服上述因散热件或基板的粘接面的洁净度欠佳，遭受如震动等外力的影响，或因散热件与基板间的热应力导致产生散热件与基板间的分层(Delamination)，进而造成散热件脱落等诸多问题。同时，由于其接合部91与基板间的接触面积仍很有限，难以进一步提升其散热件与基板间的粘着接合力。
因此，如何解决上述问题，以增进散热件与基板间的粘着力，并使散热件稳固定位于基板上，实为一重要课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种具有散热件的半导体封装件，是在散热件与基板接合部份的角端处开设有贯穿槽(Slot)，使散热件借敷设在散热件与基板之间、且填入该贯穿槽中的胶粘性材料固接在基板上，借由该贯穿槽的设置，使填入该贯穿槽中的胶粘性材料能够提供锁定(Lock)功能，使散热件稳固定位在基板上。
本发明的另一目的在于提供一种具有散热件的半导体封装件，使散热件在稳固地定位于基板上的同时，也能够借由开设在散热件的角端处的贯穿槽，有效地解除该处的应力集中现象。
本发明的再一目的在于提供一种具有散热件的半导体封装件，能够有效增加接合散热件与基板的胶粘性材料的粘着面积，进一步提升散热件与基板间的粘着接合力。
为达成上述及其它目的，本发明一种具有散热件的半导体封装件，包括：基板，具有上表面及相对于该上表面的下表面；至少一芯片，设置在该基板的上表面上、并借多条导电组件电性连接至该基板；散热件，设置在该基板的上表面上、并覆接于该芯片，该散热件具有覆接在该芯片的平坦部，自该平坦部边缘延伸至基板的支撑部，及由该支撑部的末端向外延设的接合部，使该平坦部被该支撑部支持，架撑在该芯片上方，并借由该接合部与基板的上表面接合，同时，该接合部的角端处开设有贯穿槽；胶粘性材料，敷设在该散热件接合部与该基板上表面之间、且填入该接合部的贯穿槽中并溢出该贯穿槽，填入该贯穿槽中及溢出该贯穿槽的胶粘性材料，在该贯穿槽上形成铆钉状的可提供锁定功能的扣紧结构，借该胶粘性材料固接该散热件在该基板上；以及多个焊球，植设在该基板的下表面上。
上述半导体封装件的优点在于利用开设有贯穿槽的散热件，使胶粘性材料敷设在散热件与基板之间、且填入该贯穿槽中并溢出该贯穿槽而能固接散热件在基板上；也就是，贯穿槽的设置使敷设其中并溢出的胶粘性材料，能够提供锁定(Lock)功能，以增进散热件与基板间的接合力，使散热件稳固定位在基板上。
因此，由于散热件或基板粘接面的洁净度欠佳，遭受如震动等外力的影响，或因散热件与基板间的热应力所导致的散热件与基板间的分层(Delamination)，进而造成散热件脱落等诸多问题皆可彻底获得解决，同时也能够借由开设在散热件的角端处的贯穿槽有效地解除应力集中于该散热件的角端处的现象。
此外，由于贯穿槽的设置使得敷设在散热件与基板之间、且填入该贯穿槽中并溢出该贯穿槽的胶粘性材料的粘着面积增加，能够大幅提升散热件与基板间的粘着接合力。
附图说明
图1是本发明较佳实施例的半导体封装件的剖视图；
图2是显示图1的散热件的上视图；
图3是显示本发明的散热件的次一实施例的上视图；
图4是显示本发明的散热件的另一实施例的上视图；
图5是显示本发明的散热件的又一实施例的上视图；
图6是显示本发明的散热件的再一实施例的上视图；
图7A是显示贯穿槽内壁结构实施例的示意图；
图7B是显示贯穿槽内壁结构另一实施例的示意图；
图8是显示现有技术中的散热件的示意图；以及
图9是显示另一现有技术中的散热件的示意图。
具体实施方式
实施例
以下即配合图1、图2、图3、图4、图5及图6，详细说明本发明的具有散热件的半导体封装件的较佳实施例。
图1是显示本发明较佳实施例的半导体封装件。如图所示，本发明的半导体封装件是使用基板10作为芯片承载件(Chip Carrier)，该基板10主要以如环氧树脂(Epoxy Resin)、聚酰亚胺(Polyimide)、BT(Bismaleimide Triazine)、FR4等常用的树脂材料制成。
基板10具有上表面11及相对于该上表面11的下表面12，该上表面11上的预定部位形成有多条焊垫(Bond Pad)13，供植设焊块(SolderBump)20之用，基板10的下表面12上形成有多个焊球垫(Ball Pad)14，供与焊球(Solder Ball)30接设之用。基板10的工序属于现有技术，在此不重复说明。
芯片40具备布设有电子组件及电路(图未标)的作用表面(ActiveSurface)41以及相对于该作用表面41的非作用表面(Non-activeSurface)42，其中，芯片40的作用表面41上形成有多条焊垫43，使该焊垫43能够对应于基板10的焊垫13。该芯片40的作用表面41是借多个如焊块20的导电组件接设在基板10的上表面11上，使各焊块20的两端分别焊连至对应的焊垫13、43，令芯片40借之电性连接至基板10。这种利用如焊块的导电组件，使芯片与基板相连接的结构即为覆晶(Flip-Chip)技术，其一大优点在于可有效缩短芯片与基板间的电性连接路径，能提升电性连接品质。
在此可敷设如树脂等的绝缘性材料21在芯片40与基板10之间，以填充相邻焊块20间的空隙，使焊块20被绝缘性材料21包覆，能够增进芯片40与基板10间的焊接力。这种填充芯片与基板间空隙的方法称为底部填胶(Underfill)技术，例如可用现有的点胶(Dispense)方式注入绝缘性材料，并借毛细管作用(Capillarity)使绝缘性材料填满相邻焊块间的空隙等，该底部填胶技术属于现有技术，在此不重复说明。
散热件50是设置在基板10的上表面11及芯片40的非作用表面42上，并借如导热胶60等的粘胶，粘接散热件50与芯片40，使芯片40被该散热件50遮覆，与外界隔离以免受外界水气及污染物的侵蚀。散热件50的作用在于使芯片40运行产生的热量，能够通过导热胶60经由散热件50散逸至外界，从而能提升半导体封装件的散热功效。该散热件50可使用导热材料，以冲压成型技术制成具有平坦部51，自该平坦部51的边缘延伸至基板10的支撑部52，及由该支撑部52的末端向外延设的接合部53的结构，使该平坦部51被该支撑部52支持，并架撑在该芯片40上方，并借由该接合部53与基板10的上表面11接合。同时如图2所示，该接合部53的角端处开设有水平剖面形状呈″L″形的贯穿槽54，使基板10的上表面11局部地露出在该贯穿槽54中。贯穿槽54可在接合部53的四个角端处至少一处开设。胶粘性材料70，如胶粘剂(Adhesive)或焊料(Solder)等，是敷设在散热件50的接合部53与基板10的上表面11之间，并施以适当压力，使胶粘性材料70经挤压填入接合部53的贯穿槽54中并溢出该贯穿槽54，再进行烘烤(Curing)工序，使胶粘性材料70固化。由于贯穿散热件50的接合部53的贯穿槽54是外露在散热件50的外表面上，故可轻易监控胶粘性材料70的敷设量；当注入贯穿槽54中的胶粘性材料70溢出该贯穿槽54时，即表示已有充分的胶粘性材料70敷设在贯穿槽54中及散热件50的接合部53与基板10间，无需再注入更多的胶粘性材料70。填入接合部53的贯穿槽54中及溢出该贯穿槽54的胶粘性材料70，在固化后即如图1所示，在贯穿槽54上形成类似铆钉状的扣紧结构71，能提供锁定(Lock)的功能，借该胶粘性材料70将散热件50锁固在基板10上。
多个焊球30则植设在基板10的下表面12上的焊球垫14，该焊球30是作为半导体封装件的输入/输出(Input/Output，I/O)端，与外界装置如印刷电路板(Printed Circuit Board，图未标)等电性连接，使芯片40能够通过焊球30电性连接至该外界装置进行运行。
由于上述贯穿槽54的开设，使胶粘性材料70能够借由敷设在散热件50的接合部53与基板10之间、且填入该贯穿槽54中并溢出该贯穿槽54外提供的锁定作用，将散热件50稳固地接合在基板上；并因贯穿槽54的设置，使得胶粘性材料70与散热件50的接合部53间的粘着面积增加，故能够大幅提升散热件50与基板10间的粘着接合力，使散热件与基板间的分层，甚或散热件脱落等问题彻底获得解决。同时，借由上述开设在接合部53的角端处的贯穿槽54，也能够有效地缓冲并释放因温度变化，产生在接合部53与基板10间并传递至该角端处的热应力，解除应力集中在该接合部53的角端处的现象，避免散热件的脱落。
此外，上述散热件50的接合部53的角端处开设的″L″字形贯穿槽54并不以图2所示为限，该贯穿槽的形状也可以是如图3所示的水平剖面形状呈三角形的贯穿槽154、如图4所示的水平剖面形状呈十字形的贯穿槽254、如图5所示的水平剖面形状呈半圆形的贯穿槽354、如图6所示的水平剖面形状呈″T″字形的贯穿槽454或具备任何其它适当形状的贯穿槽，仍可获致相同效果。
再有，上述贯穿槽54，154，254，354或454的内壁也可加设如图7A或图7B所示的孔径朝一端渐缩(Taper)的结构554、或呈阶梯状的转折结构654、或任何其它可增加贯穿槽内壁的表面积，并应加强胶粘性材料70与贯穿槽内壁间的嵌合作用的形状(图未标)，进一步加大胶粘性材料70与贯穿槽间的粘着面积，以提升散热件50与基板10间的粘着嵌接力。

Claims (9)

1.一种具有散热件的半导体封装件，其特征在于，该半导体封装件包括：
基板，具有上表面及相对于该上表面的下表面；
至少一芯片，设置在该基板的上表面上、并借多条导电组件电性连接至该基板；
散热件，设置在该基板的上表面上、并覆接于该芯片，该散热件具有覆接于该芯片的平坦部，自该平坦部边缘延伸至基板的支撑部，及由该支撑部的末端向外延设的接合部，使该平坦部被该支撑部支持、架撑在该芯片上方，并借由该接合部与该基板的上表面接合，同时，该接合部的角端处开设有贯穿槽；
胶粘性材料，敷设在该散热件的接合部与该基板的上表面之间、且填入该接合部的贯穿槽中并溢出该贯穿槽，其中填入该贯穿槽中及溢出该贯穿槽的胶粘性材料，在该贯穿槽上形成铆钉状的可提供锁定功能的扣紧结构，以借该胶粘性材料固接该散热件于该基板上；以及
多个焊球，植设在该基板的下表面上。
2.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的水平剖面形状呈L字形。
3.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的水平剖面形状呈三角形。
4.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的水平剖面形状呈十字形。
5.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的水平剖面形状呈半圆形。
6.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的水平剖面形状呈T字形。
7.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽是至少设在该接合部的四个角端处的其中之一的角端处上。
8.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的内壁是设有孔径朝一端渐缩的结构。
9.如权利要求1所述的半导体封装件，其特征在于，该贯穿槽的内壁是设有呈阶梯状的转折结构。
CNB031483690A 2003-06-30 2003-06-30 具有散热件的半导体封装件 Expired - Fee Related CN1272848C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031483690A CN1272848C (zh) 2003-06-30 2003-06-30 具有散热件的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031483690A CN1272848C (zh) 2003-06-30 2003-06-30 具有散热件的半导体封装件

Publications (2)

Publication Number Publication Date
CN1567574A CN1567574A (zh) 2005-01-19
CN1272848C true CN1272848C (zh) 2006-08-30

Family

ID=34472268

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031483690A Expired - Fee Related CN1272848C (zh) 2003-06-30 2003-06-30 具有散热件的半导体封装件

Country Status (1)

Country Link
CN (1) CN1272848C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037172A (zh) * 2017-06-12 2018-12-18 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4375242B2 (ja) * 2005-02-02 2009-12-02 株式会社デンソー 半導体用の放熱器
US7190066B2 (en) * 2005-03-08 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat spreader and package structure utilizing the same
JP5684491B2 (ja) * 2010-04-27 2015-03-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP6164495B2 (ja) * 2014-10-23 2017-07-19 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
TWI618911B (zh) * 2017-05-24 2018-03-21 Excel Cell Electronic Co Ltd Wafer packaging device and heat sink and heat sink manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037172A (zh) * 2017-06-12 2018-12-18 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法
CN109037172B (zh) * 2017-06-12 2021-03-19 百容电子股份有限公司 晶片的封装装置及其散热件与散热件的制造方法

Also Published As

Publication number Publication date
CN1567574A (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
US7177155B2 (en) Semiconductor package with heat sink
JP4057921B2 (ja) 半導体装置およびそのアセンブリ方法
US7900809B2 (en) Solder interconnection array with optimal mechanical integrity
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
US6552267B2 (en) Microelectronic assembly with stiffening member
US6670223B2 (en) Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
US20040262777A1 (en) Components, methods and assemblies for multi-chip packages
US20030030140A1 (en) Semiconductor package and method for manufacturing the same
US20030146519A1 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
KR20120024409A (ko) 전자 장치
TW200428623A (en) Semiconductor package with heat sink
US10420204B2 (en) Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same
US20080185709A1 (en) Semiconductor device including semiconductor elements and method of producing semiconductor device
CN1272848C (zh) 具有散热件的半导体封装件
CN101179066A (zh) 芯片嵌埋式封装结构
KR20090019751A (ko) 반도체 장치 및 그 제조 방법
CN1306607C (zh) 具有散热片的半导体封装件
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
CN1591850A (zh) 具有散热片的半导体封装件
CN1319159C (zh) 具有散热片的半导体封装件
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
CN1670952A (zh) 具有增层结构的晶圆级半导体封装件及其制法
CN2881956Y (zh) 晶片封装体
CN103579277B (zh) 基于倒装图像传感器芯片的封装结构和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20210630

CF01 Termination of patent right due to non-payment of annual fee