CN1272024A - 会议电话的控制电路及其控制方法 - Google Patents

Abstract

一种会议电话的控制电路,包括有n个时隙复用的话音输入数据总线和会议音输出数据总线,时钟处理模块,交换控制模块,监视模块,数据存储模块,最大值地址时隙指针输入和存储模块,最大值和次大值地址控制模块,输入控制模块以及输出控制模块。其控制方法是利用数据存储模块进行相同会议地址下的语音数据比较和存储,在话音最大值所在的时隙时,其输出同一会议中的次大值话音,避免电话自激。该电路结构简单,工作可靠稳定,使用灵活方便,可满足各种会议的需要。

Description

会议电话的控制电路及其控制方法

本发明涉及一种会议电话的控制电路及其控制方法，属于数字通信技术领域。

会议电话控制电路，就是将会议参加者的会议发言话音数据进行语音处理，然后将处理过的语音送给与会者。现在，已经有多种会议电话进入实际应用，但是其控制电路及其控制方法大多存在着这样或那样的问题。

有一种控制电路是将会议参加者的话音数据叠加或系数叠加，使每个与会者都可以听到其他与会者的声音。这种电路最大的缺点是参加会议的人数不能超过三、四个。参加会议的人数太多，会使语音叠加的数据声音失真，且噪音加大；同时电路的硬件和软件控制随之复杂化。

另有一种控制电路，解复用串行语音信号，针对每一路语音进行检测，通过软件来识别与会者的声音，对有限数量个(两个或三个)的会议参加者人数进行处理。这种方法使电路的硬件和软件都比较复杂，硬件上需要采用大量的存储寄存器阵列来存储每一路的话音值；同时当进行会议电话时，CPU芯片必须实时处理每一路的语音状态，以决定哪一方加入会议音。这种控制电路对系统的实时性要求较高，而语音交换只采用一般的语音交换电路，所以只能同时处理两路话音的交换。

还有一种控制电路，只对参加会议的与会者的话音进行鉴别，将话音的最大值和次大值分两个区(或更多)进行存贮。当会议中的发言人数过多时，话音质量会明显降低。

本发明的目的是提供一种可以克服上述各种现有技术缺陷的会议电话的控制电路。

本发明的另一目的是提供一种会议电话的控制方法。

本发明的会议电话的控制电路是这样实现的：其包括有一个带有n个时隙复用的话音输入数据总线，一个带有n个时隙复用的会议音输出数据总线；其特征在于：其中的控制电路是由下述模块组成的：为本发明会议电话电路各模块提供基准时钟信号、时隙指针信号、输入周期、输出周期、零写入周期信号，使其他控制模块有一个共同时间基准的时钟处理模块；在输入周期内，时隙指针从0到31依次递增，输入控制模块将依次选择每一个话路作为数据存储模块的语音输入；同时，主要实现语音读取和鉴别会议中讲话者的监视模块将话音值存储到相应的地址单元；提供会议地址和输入输出控制逻辑的交换控制模块则输出该时隙下会议地址、输入允许、输出允许类控制信号，控制数据存储模块进行相同会议地址下的语音数据比较和存储；进行话音处理的数据存储模块则进行语音比较，并将其比较出的一个最大值信号输出给最大值地址时隙指针的输入和存储模块，使该会议地址下的时隙指针值被存储下来，供最大值和次大值地址控制模块在输出周期进行比较；当时钟模块指示输入周期结束，输出周期开始时，时隙指针从0到31依次递增，输出控制模块依次将数据存储模块的语音输出给每一个话路；利用最大值地址时隙指针的输入和存储模块以及最大值和次大值地址控制模块这两个模块，在输出时隙为话音最大值所在的时隙时，使数据存储模块输出参加同一会议的话音的次大值，以避免该说话者电话的话音自激。

其中数据存储模块包含有以下电路：利用一个通道的信号输入总线和一片单端口RAM存储最大值会议音和次大值会议音的存储的电路，将外部输入语音和单端口RAM输出语音相比较的比较电路，由比较结果产生比较时序输入的时序综合电路，产生写信号的写组合逻辑电路，和上述电路一起使单端RAM的每一个会议地址的最大值区域写入最大值会议音、次大值区域写入次大值会议音的选择电路和最大值会议音存储电路，能够使单端RAM在比较周期内提供最大值/次大值写逻辑的、在输入周期内禁止写的、在零写入周期内提供写信号的写组合逻辑电路；以及将最大值会议音的时隙指针的最大值信号存储的控制电路。

其中交换控制模块由一个双端口存储器RAM模块组成，其输出的控制信号，用于控制会议参加者的语音输入，使之参加或不参加语音交换，并藉此使会议参加者成为会议的发言者或听者。

其中时钟处理模块主要由计数器构成，其输出信号包括有：0地址指示、1地址指示、时隙指针、比较周期、输出周期和零写入周期信号。

其中不同会议号下的最大值地址时隙指针的存储模块主要由单端口存储器RAM模块构成，其输入电路及根据输入控制次大值和最大值地址时隙指针的电路则主要由与或门组成。

其中监视模块主要由双端口存储器RAM模块构成，该RAM模块对于每一个时隙能够存储十几个周期的话音数据。

本发明的会议电话的控制方法是这样实现的：其包括有下列步骤：对所有时隙所复用的一个话音总线进行检测和控制；对相同会议地址下的各路会议话音数据进行比较和存储；将比较得到的话音最大值地址时隙指针进行存储和输入；根据上述输入控制最大值地址时隙指针和次大值地址时隙指针的两路话音数据进行交换，以便实现会议中的讲话者的会议音不回送到该讲话者的发声器中；同时将讲话者的会议音输出到所有其他会议参加者的送话器中。

当会议参加者的人数过多时，可以通过控制监视模块对各时隙的会议话音数据的输入允许来限制讲话者的人数，以减少会议的噪音和背景杂音。

本发明的使用特点是：该控制电路对于参加会议的人数没有限制，可以为两人，也可以为多人，本发明在电路上最少也可以做到128人与会。当参加会议的人数非常多时，可以对参加会议的部分人开放为讲话者，而其他人则可以收听到讲话者的会议声音，而且这些听者的发言话音对会议声音没有影响。当会议参加者人数不多时，可以将参加会议的全体人员都开放为讲话者，这样，会议话音的质量也不会降低。该会议电话控制电路使用非常灵活方便，可以满足各种大小会议的需要，具有很大的市场潜力。

本发明的控制电路主要使用硬件实现，其中数据存储模块、交换控制模块、监视模块和最大值地址存储模块都是采用单片RAM实现的，其电路结构比较简单，工作可靠稳定，便于使用和维护。例如只采用一片双端口数据存储器RAM模块来存储会议话音的最大值和次大值，并且通过话音监视模块来判断是否开放某个参加会议的人成为讲话者。该控制电路的工作原理也适用于其他应用场合，如非会议电话的电话交换领域。

本发明的控制方法特点是：利用数据存储模块进行相同会议地址下的语音数据比较和存储，并将其比较出的一个最大值信号输出给最大值时隙指针的输入和存储模块，使该会议地址下的时隙指针值被存储下来，以供最大值和次大值地址控制模块在输出周期进行比较时，利用最大值时隙指针的输入和存储模块以及最大值和次大值地址控制模块这两个模块，可以在输出时隙为话音最大值所在的时隙时，输出话音次大值信号，使数据存储DM模块输出参加同一会议的话音的次大值，以避免该说话者电话的话音自激。

下面结合附图具体说明本发明的控制电路总体结构、控制方法的工作原理和每个模块的电路结构：

图1是本发明的控制电路总体结构组成方框图；

图2是本发明的控制电路中的输入控制模块的电路结构示意图；

图3是本发明的控制电路中的时钟处理模块内部电路结构示意图；

图4是本发明的控制电路中的交换控制模块内部电路结构示意图；

图5是本发明的控制电路中的监视模块内部电路结构示意图；

图6是本发明的控制电路中的数据存储模块内部电路结构示意图；

图7是本发明的控制电路中的最大值时隙指针的输入和存储模块的电路结构内部电路结构示意图；

图8是本发明的控制电路中的最大值和次大值输出控制模块的电路结构示意图；

图9是本发明的控制电路中的输出控制模块的电路结构示意图。

首先参见图1所示的本发明控制电路总体结构的组成方框图，本发明包括有一个带有n个时隙复用的话音输入数据总线，一个带有n个时隙复用的会议音输出数据总线；其中的控制电路则是由下述八个模块组成的：提供时隙指针和输入输出控制时序的时钟处理模块；提供会议地址和输入输出控制逻辑的交换控制模块(CM)；主要实现语音读取和鉴别会议中讲话者的监视模块；进行话音处理的数据存储模块(DM)；不同会议地址下的最大值地址时隙的存储和输入控制模块；根据语音数据输入来控制会议中的讲话者声音不回送到讲话者的发声器中的最大值和次大值地址控制模块以及输入控制模块和输出控制模块。

下面具体介绍每个模块的电路结构：

首先参见图2所示的本发明控制电路中的输入控制模块电路结构的示意图，本发明中的每一路会议话音数据为8位，共有n路输入(其中n最少可以是128，但本发明的附图中，以n＝32为例说明，这里：2^m＝n，m为5)。在实施例的电路中则采用16路或32路语音输入结构。该输入控制模块是由时钟处理模块输出的时隙指针Sm来选择哪一路会议语音输入，并由控制输入信号来决定该路会议语音是否输入，而控制输入信号则由输入允许、语音输入/语音输出和零输入三个信号相与后再输出。

参见图3所示的本发明控制电路中的时钟处理模块电路结构的示意图，该电路是由一个8位计数器和与、非门构成。该模块输入信号为时钟信号和帧信号。输出信号为时隙指针、0(最大值)地址指示信号、1(次大值)地址指示信号、输入周期、输出周期、零输入周期信号。该计数器在一帧内，输出三个周期指示信号：输入周期(语音比较和存储周期)、输出周期和零写入周期(将以前的存储数据清零)。

参见图4所示的本发明控制电路中的交换控制模块(CM)电路结构的示意图，该交换控制模块是由一个双端口存储器RAM模块组成，其中控制数据从双端口的一端由地址总线给定交换的时隙指针值(即地址值)，数据总线写入每个时隙的交换地址和其他控制信号(输出允许，输入允许)。在另外一个端口，时隙指针从相应的地址读出交换控制数据(输出允许，输入允许、交换地址)。其输出的控制信号，用于控制会议参加者的语音输入，使之参加或不参加语音交换，并藉此使会议参加者成为会议的发言者或听者。

参见图5所示的本发明控制电路中的监视模块电路结构的示意图，该监视模块是主要由一个双端口存储器RAM模块构成。语音数据从双端口的一端在交换时隙指针值(即地址值)和相应的周期下写入双端RAM，每一个时隙相应的语音值被保存下来。在另外一个端口，CPU可从相应的地址读出相应时隙的语音数据。

参见图6所示的本发明控制电路中的数据存储(DM)模块电路结构的示意图，该数据存储模块是主要由一个单端口存储器RAM模块构成。在输入周期(语音比较和存储周期)内，会议地址就从0依次递增到15。在会议地址指向0…15之间的某一个值(例如：2)时，最低位的存储器地址0、1会各变化一次，分别指向具有相同会议地址的0、1单元。当最低位地址为0时，把外部输入的语音值和存储器内的该会议地址的0地址存储的语音值相比较，若外部输入的语音值大于或等于存储的语音值，则输出1，否则输出0。该结果又通过0地址时间(也称为0周期)内的时钟将结果锁存。0周期信号通过一个二选一选择器使比较时序输入信号为低，使该信号在0周期(即最低位地址为0时)，控制八位二选一选择器，将外部输入透传给数据存储器RAM的数据端口。若外部输入等于或大于存储值时，外部输入的语音值就写入存储器，因此，0地址也是存储语音最大值的地址；同时存储器里存储的语音值被锁存起来，用做下一个周期(最低位地址为1，简称为1周期)内相同会议地址的1地址的语音值比较源之一。当最低位地址为1时，时序输入信号则通过一个二选一选择器通过选择0周期时的外部输入的语音值和存储的语音值的比较结果，来选择比较器的比较输入源是外部的语音数据，还是0周期时锁存的以前存储的话音值。因为1周期的话音值的输入是0周期话音比较时，没有被存储进0地址的话音值。若0周期外部输入的话音值等于或大于存储值时比较结果为1，则时序输入信号在1周期为1，就选择0周期时锁存的0地址以前存储的话音值作为比较输入；若0周期外部输入的话音值小于存储值时比较结果为0，则时序输入信号在1周期为0，就选择外部输入的话音值作为比较输入。然后，该比较器将对选择的输入(由DIN脚引入)是否比1地址的存储的话音值大进行比较，若前者大于或等于后者，则单端口存储器RAM会接受到一个写脉冲输入，这是因为比较结果是通过一个D触发器产生一个读写信号再和其他逻辑信号相与之后才输入到单端口存储器RAM的写允许端；该信号在输入周期时有效，其他时间则被屏蔽掉。若前者小于后者，则无写信号输出。因此比较结果是将话音次大值存入相同会议地址的1单元，1地址也是存储会议话音次大值的地址。当输入周期结束时，输出周期开始。从图6看到，数据存储器RAM的写使能为低时，将各会议地址的语音值输出。输出周期结束后，零写入周期开始，将数据存储器RAM内容全部清零。该模块还会在找到该会议地址下的最大值时，输出一个最大值信号。

参见图7所示的本发明控制电路中的最大值时隙指针的输入和存储模块的电路结构图；这个模块主要利用最大值信号将最大语音值所在的时隙指针存储起来。

参见图8所示的本发明控制电路中的最大值和次大值地址控制模块的电路结构示意图。这个模块主要作用是在输入周期时输出0、1地址信号给数据存储DM模块。在输出周期时，将次大/最大值地址比较信号输出给数据存储DM模块。当输出时隙为话音最大值所在的时隙时，应当输出次大值信号，即1地址信号，使数据存储DM模块的输出是参加该会议的各种会议话音的次大值，以避免该会议发言者的话音产生自激，不能正常通话。反之，则将最大值话音输出给其他人。

参见图9所示的本发明控制电路中的输出控制模块的电路结构示意图。输出控制模块主要是在输出周期将每个时隙的语音值输出到相应的话路上。

下面进一步介绍上述各模块之间的相互关系。

时钟处理模块为本发明会议电话电路提供基准时钟信号、时隙指针信号、输入周期、输出周期、零写入周期信号等，使其他控制模块可以有一个共同的时间基准。在输入周期内，时隙指针从0到31依次递增，使输入控制模块依次选择每一个话路作为数据存储DM模块的语音输入。同时，监视模块将话音值存储到相应的地址单元，供CPU提取分析。交换控制模块则输出该时隙下的控制信号，如会议地址，输入允许、输出允许等信号，控制数据存储DM模块进行相同会议地址下的语音数据比较和存储。当数据存储DM模块进行语音比较时，并将其比较出的一个最大值信号输出给最大值时隙指针的输入和存储模块，使该会议地址下的时隙指针值被存储下来，以供最大值和次大值地址控制模块在输出周期进行比较。当时钟模块指示输入周期结束，输出周期开始时，时隙指针从0到31依次递增，使输出控制模块依次将数据存储DM模块的语音输出给每一个话路。但是，说话者的会议电话话音不能被送回到同一路，以避免自激，不能正常通话。因此利用最大值时隙指针的输入和存储模块以及最大值和次大值地址控制模块这两个模块，可以在输出时隙为话音最大值所在的时隙时，输出话音次大值信号，使数据存储DM模块输出参加同一会议的话音的次大值，以避免该说话者电话的话音自激，不能正常通话。

本发明的软件控制方法相当简单，只要将参加同一个会议电话的与会者的地址都送相同的会议地址值；如果只允许少数人讲话，那么只需要将这些少数人的相应话路置上输入允许标志位，而其他听者则禁止其语音输入，要对听者的输入允许标志位清位。凡是会议参加者，则都将其输出允许控制位置位。

本发明已经试验实施，可以实现发明目的和预期效果。

Claims (8)

1、一种会议电话的控制电路，其包括有一个带有n个时隙复用的话音输入数据总线，一个带有n个时隙复用的会议音输出数据总线；其特征在于：其中的控制电路是由下述模块组成的：为本发明会议电话电路各模块提供基准时钟信号、时隙指针信号、输入周期、输出周期、零写入周期信号，使其他控制模块有一个共同时间基准的时钟处理模块；在输入周期内，时隙指针从0到31依次递增，输入控制模块将依次选择每一个话路作为数据存储模块的语音输入；同时，主要实现语音读取和鉴别会议中讲话者的监视模块将话音值存储到相应的地址单元；提供会议地址和输入输出控制逻辑的交换控制模块则输出该时隙下会议地址、输入允许、输出允许类控制信号，控制数据存储模块进行相同会议地址下的语音数据比较和存储；进行话音处理的数据存储模块则进行语音比较，并将其比较出的一个最大值信号输出给最大值地址时隙指针的输入和存储模块，使该会议地址下的时隙指针值被存储下来，供最大值和次大值地址控制模块在输出周期进行比较；当时钟模块指示输入周期结束，输出周期开始时，时隙指针从0到31依次递增，输出控制模块依次将数据存储模块的语音输出给每一个话路；利用最大值地址时隙指针的输入和存储模块以及最大值和次大值地址控制模块这两个模块，在输出时隙为话音最大值所在的时隙时，使数据存储模块输出参加同一会议的话音的次大值，以避免该说话者电话的话音自激。

2、如权利要求1所述的会议电话的控制电路，其特征在于：其中数据存储模块包含有以下电路：利用一个通道的信号输入总线和一片单端口RAM存储最大值会议音和次大值会议音的存储电路，将外部输入语音和单端口RAM输出语音相比较的比较电路，由比较结果产生比较时序输入的时序综合电路，产生写信号的写组合逻辑电路，和上述电路一起使单端口RAM的每一个会议地址的最大值区域写入最大值会议音、次大值区域写入次大值会议音的选择电路和最大值会议音存储电路，能够使单端口RAM在比较周期内提供最大值/次大值写逻辑的、在输入周期内禁止写的、在零写入周期内提供写信号的写组合逻辑电路；以及将最大值会议音的时隙指针的最大值信号存储的控制电路。

3、如权利要求1所述的会议电话的控制电路，其特征在于：其中交换控制模块由一个双端口存储器RAM模块组成，其输出的控制信号，用于控制会议参加者的语音输入，使之参加或不参加语音交换，并藉此使会议参加者成为会议的发言者或听者。

4、如权利要求1所述的会议电话的控制电路，其特征在于：其中时钟处理模块主要由计数器构成，其输出信号包括有：0地址指示、1地址指示、时隙指针、比较周期、输出周期和零写入周期信号。

5、如权利要求1所述的会议电话的控制电路，其特征在于：其中不同会议号下的最大值地址时隙指针的输入和存储模块主要由单端口存储器RAM模块构成，其输入电路及根据输入控制次大值和最大值地址时隙指针的电路则主要由与或门组成。

6、如权利要求1所述的会议电话的控制电路，其特征在于：其中监视模块主要由双端口存储器RAM模块构成，该RAM模块对于每一个时隙能够存储十几个周期的话音数据。

7、一种会议电话的控制电路的控制方法，其特征在于：其至少包括有下列步骤：对所有时隙所复用的一个话音总线进行检测和控制；对相同会议地址下的各路会议话音数据进行比较和存储；将比较得到的话音最大值地址时隙指针进行存储和输入；根据上述输入控制最大值地址时隙指针和次大值地址时隙指针的两路话音数据进行交换，以便实现会议中的讲话者的会议音不回送到该讲话者的发声器中；同时将讲话者的会议音输出到所有其他会议参加者的送话器中。

8、如权利要求7所述的会议电话的控制方法，其特征在于：可以通过控制监视模块对各时隙的会议话音数据的输入允许来限制讲话者的人数。

Images