CN100420257C - 利用可编程逻辑器件进行会议电话处理的方法 - Google Patents

Abstract

一种利用可编程逻辑器件进行会议电话处理的方法，在时钟信号的下降沿，依次将输入信号收到可编程逻辑器件的收缓冲区，对输入数据进行串并转换，并进行偶位翻转；从收缓冲区中读入数据，对每帧中各时隙数据依次进行比较，在可编程逻辑器件中记录最大值及次大值的数据、符号，以及最大值所在时隙，并在后续帧时隙与该最大值所在时隙相同时，将最大值数据、符号送到可编程逻辑器件的发缓冲区；在该后续帧时隙与该最大值所在时隙不相同时，将次大值数据、符号送到发缓冲区；在时钟信号的上升沿，将发缓冲区的数据进行并串转换，经过偶位翻转后输出。本发明直接利用单板FPGA实现会议电话，降低了成本。

Description

利用可编程逻辑器件进行会议电话处理的方法

技术领域

本发明涉及电话通信技术领域，尤其涉及一种利用可编程逻辑器件进行会议电话处理的方法.

背景技术

传统的会议模式往往受限于空间的调度与人员的配合，与会人员需要出差参与会议，与传统会议相比，会议电话可使用户在不同的地点举行多人同时联机会议，使用会议电话能为企业节省资金，降低差旅费的支出，同时，避免与会人员来往两地所产生的旅途劳顿，进而大大提高了工作效率。

目前交换系统中已有64路的会议电话专用处理芯片，可完成64路会议电话的处理，由于实际使用中，会议电话的参与者并不多，如传输上的公务电话等，这样实际没有必要提供64路会议电话的处理能力，而且在单板上使用会议电话专用处理芯片增加了单板成本。

发明内容

本发明所要解决的技术问题是：克服现有的会议电话需采用专门的处理芯片所带来的成本高的不足，提供一种利用单板上的可编程逻辑器件实现会议电话处理的方法，从而降低成本。

本发明为解决上述技术问题所采用的技术方案为：

这种利用可编程逻辑器件进行会议电话处理的方法，其特征在于：

它包括以下步骤：

A、在时钟信号的下降沿，依次将输入信号收到可编程逻辑器件的收缓冲区，对输入数据进行串并转换，并进行偶位翻转；

B、从所述的收缓冲区中读入数据，对每帧中各时隙数据依次进行比较，在可编程逻辑器件中记录最大值及次大值的数据、符号，以及最大值所在时隙，并在后续帧时隙与该最大值所在时隙相同时，将所述的最大值数据、符号送到可编程逻辑器件的发缓冲区；在该后续帧时隙与该最大值所在时隙不相同时，将所述的次大值数据、符号送到发缓冲区；

C、在时钟信号的上升沿，将所述发缓冲区的数据进行并串转换，经过偶位翻转后输出。

所述的步骤B中，每帧中各时隙数据进行比较时没有符号位参与，只比声音振幅的大小。

所述的比较步骤如下：

1)首先判断是否为时钟信号的上升沿，并判断帧头是否有效，如果帧头信息有效，则对模8计数器、模32计数器清零；

2)判断模8计数器是否为0，若为0，则从收缓冲区中读入数据，并将该读入数据所在时隙中最高位符号位单独保存，其余的7位参与比较，进入步骤3)；若不为0，则直接进入步骤3)；

3)判断模8计数器是否为1，若为1，则比较该读入数据所在时隙数据是否大于当前的最大值，如果是，则重新记录次大值、最大值的数据、符号及该读入数据所在时隙，否则判断该读入数据所在时隙数据是否大于当前次大值；如果大于当前次大值，则重新记录次大值的数据及其符号，否则进入步骤4)；如果模8计数器不为1，则直接进入步骤4)；

4)判断模32计数器是否为31，且模8计数器是否为2，如果是，则在第31时隙的第2比特时进行数据交换，将当前帧的最大值、最大值时隙号及次大值传递到上一帧寄存器，并将当前帧的寄存器变量清零；否则，进入步骤5)；

5)判断模8计数器是否为7，如果为7，则判断模32计数器是否与前一帧最大值所在的时隙相等，如果相等，则将上一帧的次大值送到发缓冲区；如果不相等，则将上一帧的最大值送到发缓冲区；然后，对模32计数器进行累加，如果累加结果大于等于32，则对模32计数器清零，进入步骤6)；如果模8计数器不为7，则直接进入步骤6)；

6)对模8计数器进行累加，判断模8计数器是否大于等于8，如果是，则清零；否则，进入步骤1)，重新进行比较。

所述的步骤C中，进行并串转换、偶位翻转的步骤如下：

a、首先判断是否为时钟信号的上升沿，如果是且帧头信号有效，则将模8计数器清零；

b、判断模8计数器是否为0，如果是，则传递数据并输出数据的最高位符号到输出信号中；如果不是，则依次输出其余7位数据到输出信号中，并进行偶位翻转；

c、对模8计数器进行累加，并判断模8计数器是否大于8，如果大于，则清零，返回步骤a.

所述的可编程逻辑器件为现场可编程门阵列(FPGA)。

本发明的有益效果为：本发明利用单板上的可编程逻辑器件，直接实现了32路会议电话的处理功能，由于实际会议电话参与者并不多，32路已经够用，因此可满足一般用户的需求，这样，不需要采用专门的会议电话处理芯片，降低了单板成本。而且在每帧中各时隙数据进行比较时，符号位不参与比较，只比较声音的幅值，降低了电话的噪声。

附图说明

图1为第0时隙信号与2M时钟信号及帧头信号的时序图；

图2为数据信号输入处理流程图；

图3为32路会议电话语音数据比较处理流程图；

图4为数据信号输出处理流程图。

具体实施方式

下面根据附图和实施例对本发明作进一步详细说明：

一般单板上都会有现场可编程门阵列(FPGA)，本发明采用VHDL(硬件描述语言)在FPGA内部完成32路电话进行会议电话的逻辑处理。这样，可以利用单板上的FPGA直接实现会议电话的处理，不需要采用专门的处理芯片，可降低成本。

开会议电话时，在一群人中总有一个声音最大的和一个声音次大的，会议电话的原理就是让声音最大的人听见声音次大人的声音，其他的人听见声音最大人的声音.

本发明利用FPGA完成32路会议电话处理功能，如图1所示为第0时隙信号与2M时钟信号及帧头信号的时序图，其中：

clk2m：占空比为50％的2M时钟输入信号；

fs2m：2M数据的帧头信号，1秒钟有8000帧；

HWin：2M数据输入信号，每一帧中对应32个时隙，每个时隙为8位，时隙中的数据满足PCM(脉冲编码调制)的编码要求；32个时隙即对应了32路电话的PCM编码数据；

HWout：2M数据输出信号，数据的格式同HWin，输出的数据对应为32路电话用户应听到的内容。

收、发数据采用同一时钟输入信号clk2m，收数据在时钟的下降沿收，发数据在时钟的上升沿发，发数据时高位在前，低位在后。

一、首先对输入数据进行串并转换，并进行偶位翻转；

如图2所示，当时钟信号在下降沿时，依次将输入信号Hwin的数据收到FPGA的收缓冲区中，由于PCM的编码规则是采用0101 0101来表示0000 0000，即对偶位已进行翻转，因此，在接收时对每一时隙中的数据进行偶位翻转，对经PCM编码的语音数据进行恢复。接收时实现了串并转换，每一时隙中的8位串行数据转换为并行数据，以便在下一步对每一帧中各时隙的数据进行比较。

二、进行32路语音数据比较，并锁存最大值、次大值及最大值的时隙号；

对32路语音数据进行比较，即对每一帧中32时隙的数据进行无符号数的比较，因为话音的大小只与数据的幅值有关，而与数据的符号无关，因此在比较前将每个时隙中最高符号位的数据在FPGA中单独保存，对其余7位数据进行比较，在数据输出时再将数据的符号传递下去。比较出的最大值、次大值及最大值的时隙号在FPGA的寄存器中进行记录，将最大值在下一帧的与该最大值所在时隙号相同的时隙发送到发缓冲区，将次大值在下一帧的其它时隙发送到发缓冲区，然后由发缓冲区发往输出信号中，这样声音最大的人听见声音次大人的声音，其他的人听见声音最大人的声音，便实现了32路电话会议。

如图3所示，对32路语音数据进行比较步骤如下：

1、首先判断是否为2M时钟信号的上升沿，并判断帧头是否有效，如果帧头信息有效，则对模8计数器、模32计数器清零。

2、判断模8计数器是否为0，若为0，则从收缓冲区中读入数据，并将该读入数据所在时隙中最高位符号位在FPGA中单独保存，其余的7位参与比较，进行下一步；若不为0，则直接进行下一步。

3、判断模8计数器是否为1，若为1，则比较该读入数据所在时隙数据是否大于当前的最大值，如果是，则重新记录次大值、最大值的数据、符号及该读入数据所在时隙，否则判断该读入数据所在时隙数据是否大于当前次大值；如果大于当前次大值，则重新记录次大值的数据及其符号，否则进行下一步；如果模8计数器不为1，则直接进行下一步。

4、判断模32计数器是否为31，且模8计数器是否为2，如果是，则在第31时隙的第2比特时进行数据交换，将当前帧的最大值、最大值时隙号及次大值传递到上一帧寄存器，并将当前帧的寄存器变量清零；否则，进行下一步。

5、判断模8计数器是否为7，如果为7，则判断模32计数器是否与前一帧最大值所在的时隙相等，如果相等，则将上一帧的次大值送到发缓冲区；如果不相等，则将上一帧的最大值送到发缓冲区。然后，对模32计数器进行累加，如果累加结果大于等于32，则对模32计数器清零，进行下一步；

如果模8计数器不为7，则直接进行下一步。

6、对模8计数器进行累加，判断模8计数器是否大于等于8，如果是，则清零。否则，进行第1步，重新进行比较。

从上述流程可以看出，模8计数器由0开始累加，在模8计数器为0时，从FPGA收缓冲区中接收数据，当模8计数器为1时，将该数据与当前最大值及次大值分别进行比较，并记录新的最大值和次大值，在模8计数器累加到7时，进行判断，发送前一帧的最大值或次大值到发缓冲区，进行语音输出，并对模32计数器进行累加，依次对32个时隙的数据进行比较，当模32计数器累加到31，且模8计数器为2时，此帧的数据已接收并比较完毕，因此，可在第31时隙的第2比特以后进行数据交换，将当前帧的最大值、次大值等信息传递到上一帧寄存器，并对当前帧寄存器变量清零，这样，便可在下一帧的相应时隙将上一帧寄存器的最大值、次大值等信息发送到发缓冲区，并准备在当前帧寄存器中记录下一帧最大值、次大值的信息。

三、将发缓冲区中要输出的数据进行并串转换，经过偶位翻转后输出，输出的数据即为32路电话应该听到的语音数据；

如图3所示，在进行数据输出时，步骤如下：

1、首先判断是否为时钟信号的上升沿，如果是且帧头信号有效，则模8计数器清零。

2、判断模8计数器是否为0，如果是，则传递数据并输出数据的最高位符号到输出信号Hwout中；如果不是，则依次输出其余7位数据到输出信号Hwout中，同时进行偶位翻转。

3、对模8计数器进行累加，并判断模8计数器是否大于8，如果大于，则清零，返回第1步.

本发明数据在实现串并、并串转换的同时实现偶位翻转，在FPGA内部直接实现了32路会议电话的处理功能.

Claims (5)

1. 一种利用可编程逻辑器件进行会议电话处理的方法，其特征在于：它包括以下步骤：

A、在时钟信号的下降沿，依次将输入信号收到可编程逻辑器件的收缓冲区，对输入数据进行串并转换，并进行偶位翻转；

B、从所述的收缓冲区中读入数据，对每帧中各时隙数据依次进行比较，在可编程逻辑器件中记录最大值及次大值的数据、符号，以及最大值所在时隙，并在后续帧时隙与该最大值所在时隙相同时，将所述的最大值数据、符号送到可编程逻辑器件的发缓冲区；在该后续帧时隙与该最大值所在时隙不相同时，将所述的次大值数据、符号送到发缓冲区；

C、在时钟信号的上升沿，将所述发缓冲区的数据进行并串转换，经过偶位翻转后输出。

2. 根据权利要求1所述的利用可编程逻辑器件进行会议电话处理的方法，其特征在于：所述的步骤B中，每帧中各时隙数据进行比较时没有符号位参与，只比声音振幅的大小。

3. 根据权利要求1或2所述的利用可编程逻辑器件进行会议电话处理的方法，其特征在于：所述的比较步骤如下：

1)首先判断是否为时钟信号的上升沿，并判断帧头是否有效，如果帧头信息有效，则对模8计数器、模32计数器清零；

2)判断模8计数器是否为0，若为0，则从收缓冲区中读入数据，并将该读入数据所在时隙中最高位符号位单独保存，其余的7位参与比较，进入步骤3)；若不为0，则直接进入步骤3)；

3)判断模8计数器是否为1，若为1，则比较该读入数据所在时隙数据是否大于当前的最大值，如果是，则重新记录次大值、最大值的数据、符号及该读入数据所在时隙，否则判断该读入数据所在时隙数据是否大于当前次大值；如果大于当前次大值，则重新记录次大值的数据及其符号，否则进入步骤4)；如果模8计数器不为1，则直接进入步骤4)；

4)判断模32计数器是否为31，且模8计数器是否为2，如果是，则在第31时隙的第2比特时进行数据交换，将当前帧的最大值、最大值时隙号及次大值传递到上一帧寄存器，并将当前帧的寄存器变量清零；否则，进入步骤5)；

5)判断模8计数器是否为7，如果为7，则判断模32计数器是否与前一帧最大值所在的时隙相等，如果相等，则将上一帧的次大值送到发缓冲区；如果不相等，则将上一帧的最大值送到发缓冲区；然后，对模32计数器进行累加，如果累加结果大于等于32，则对模32计数器清零，进入步骤6)；如果模8计数器不为7，则直接进入步骤6)；

6)对模8计数器进行累加，判断模8计数器是否大于等于8，如果是，则清零；否则，进入步骤1)，重新进行比较。

4. 根据权利要求1所述的利用可编程逻辑器件进行会议电话处理的方法，其特征在于：所述的步骤C中，进行并串转换、偶位翻转的步骤如下：

a、首先判断是否为时钟信号的上升沿，如果是且帧头信号有效，则将模8计数器清零；

b、判断模8计数器是否为0，如果是，则传递数据并输出数据的最高位符号到输出信号中；如果不是，则依次输出其余7位数据到输出信号中，并进行偶位翻转；

c、对模8计数器进行累加，并判断模8计数器是否大于8，如果大于，则清零，返回步骤a。

5. 根据权利要求3所述的利用可编程逻辑器件进行会议电话处理的方法，其特征在于：所述的可编程逻辑器件为现场可编程门阵列(FPGA)。

Images