CN1271210A - 数字数据抽样率转换系统 - Google Patents

Abstract

一种抽样率转换系统,将第一抽样率的数据转换为具有不同的第二抽样率的数据。该系统包括以第一抽样率工作的内插器(10),并包括第一内插网络和延迟网络(20)。第一内插网络内插第一抽样率数据,以按照第一抽样间隔提供上升抽样的内插数据样本。延迟网络内插上升抽样内插数据以按照比第一抽样间隔更高分辨率的第二抽样间隔并在原始抽样位置前后,提供延迟上升抽样内插数据样本。还包括以第二抽样率工作的数字滤波器(40),对更高分辨率数据样本进行滤波,以提供第二抽样率数据。

Description

数字数据抽样率转换系统

本发明涉及应用在包括视频和音频等的数据处理中的数字数据抽样率转换。

有多种应用场合要求将以第一数据速率出现的数字数据样本转换为以不同的第二数据速率出现的数字数据样本。在这些应用场合，以一种速率抽样的数据被内插以便以不同速率或抽样相位估算数据。抽样率转换的应用包括，例如，不同视频标准、如高清晰度电视(HDTV)数据和CCIR601标准数据之间的转换，以及不同视频显示格式、如隔行和逐行显示格式之间的转换。其他应用包括，例如，多媒体复合图像生成和显示，如画中画(PIP)显示，和用于数字数据存储、如CDROM或DVD应用的数据处理和涉及数字抽样率转换的数字解调，以建立频率、相位或符号定时同步。在计较成本的应用中广泛采用的抽样率转换表明有必要使抽样率转换器和其内插器及数字滤波器子部件的配置最佳化。

众所周知，就使性能优势最大化和使所采用硬件的复杂性、即加法器、乘法器、寄存器等的数目等最小而言，传统内插器配置被认为是最佳的。然而，抽样率转换器、内插器和数字滤波器系统以及在此给出的他们的派生方法在性能和降低复杂性上相对公知滤波器设计以有许多改进。

本发明的目的是提供一种抽样率转换系统，它将第一抽样率的数据转换为具有不同的第二抽样率的数据。该系统采用一个以第一抽样率工作内插器，并包括第一内插网络和延迟网络。第一内插网络内插第一抽样率数据，以按照第一抽样间隔提供上升抽样的内插数据样本。延迟网络内插上升抽样的内插数据以按照比第一抽样间隔更高分辨率的第二抽样间隔，以及在原始抽样位置之前和之后，提供延迟的上升抽样内插数据样本。该系统还包括一个以第二抽样率工作的数字滤波器，用于对较高分辨率的数据样本进行滤波，以提供第二抽样率数据。

附图简要说明：

图1示出一种按照本发明原理的性能增强抽样率转换器，用于在视频显示格式转换应用中转换亮度和色度数据样本的水平行抽样率。

图1A示出按照本发明原理的用于作为图1抽样率转换器配置中数字滤波器40的性能增强数字滤波器。

图2示出按照本发明的滤波器配置，该滤波器配置适合于提供图1单元10的第一内插网络级自举滤波器输出H₁(z)和H₀(z)。

图3示出按照本发明原理的复杂性降低的数字滤波器，用于作为图1抽样率转换器配置中的数字滤波器40。

图4示出一个表格，表示出图3单元40的复杂性降低数字滤波器的系数值和连同相应位置索引信号的有效滤波器延迟。

图5示出一种按照本发明原理的举例说明为提供增强内插器性能而对图1内插网络(单元10)和延迟网络(单元20)进行扩展的布局。

图6示出按照本发明原理的用于导出改进的数字滤波器功能的构造因式分解过程的主要元器件。

图1示出一种性能增强抽样率转换器，用于在视频显示格式转换应用中转换亮度和色度数据样本的水平行抽样率。虽然按照一种为显示格式转换目的，例如，将720×1280像素分辨率标准清晰度格式上升抽样为1080×1920像素分辨率的高清晰度格式(或反之)，而对视频信号进行处理的系统描述了所公开的转换器，但这仅仅是举例。所公开的转换器和数字滤波器配置和本发明原理可用于任何滤波或抽样率转换器应用，包括上升抽样或下降抽样转换。

概括地讲，图1抽样率转换器系统包括补偿前置滤波器17，内插网络10，延迟网络20和数字滤波器40。前置滤波器17是可选的并用于最佳化图1高性能系统中所需通带外的噪声抑制性能和所需通带内的增益。反之，在复杂性降低的抽样率转换器系统(稍后结合图3说明)中，省略前置滤波器17。

抽样率转换器将输入抽样率下的数据转换为不同的输出抽样率数据并具有许多相互依赖的属性。这些包括例如增益和相位响应特性，相位延迟，群延迟，及时钟延迟。为了获得所需的抽样率转换器性能和修整特定应用的转换器操作，对于整个转换器和转换器内的中间处理级而言，需要选择在这些特性之间的折衷。在导出一种抽样率转换器配置时，可以将各个所选择的属性作为不变的属性或有待优化的属性来建立。

抽样率转换器设计中的重要目的是：1)最大化性能，包括最小化通带中的混迭(即干扰)分量，和2)最小化复杂性(例如一种实施方式下所需加法器数目的测定)。在抽样率转换器设计中，性能和复杂性通常是反相关的。然而，通过将抽样率转换器系统视作等效于一个包括一系列级联内插器的多级内插器，则产生一种有益的抽样率转换器配置，其相对于以前被认为最佳的布局而言复杂性降低且性能改善。在这种多级内插器中，第一“粗调”内插器级将输入信号的空间抽样格栅转换为较高分辨率空间抽样格栅(“粗调”上升抽样格栅)。第二“微调”分辨率内插器级将粗调上升抽样格栅转换为所需分辨率的空间抽样格栅。这一概念的常规实施方式需要三个时钟域，分别表示输入抽样速率、中间再抽样速率和所需的输出再抽样速率。在此公开并在图1中列举的抽样率转换器系统以所需输出抽样率提供数据，只要有益地：1.以数目减少的数据速率，特别是以两个数据速率(输入抽样率和所需的输出抽样率)处理数据，以及2.最大化以输入抽样率工作的电路的比例(在上升抽样应用场合输入抽样率小于输出抽样率，在下降抽样应用场合输入抽样率大于输出抽样率)。通过采用将多级内插器的粗调和微调内插器级合并和集成的有利抽样率转换器构造获得这些重要益处。用图1补偿前置滤波器17、内插网络10、延迟网络20和数字滤波器40举例说明这种有益构造。在这种改进的转换器构造中，选择第二“微调”分辨率内插器级以获得数目减少的中间延迟级(抽头)，该中间延迟级与等效的常规转换器构造中通常具有的中间延迟级相比，带有较大数目的数字滤波器加权系数集合。注意，每一数字滤波器加权系数与一个中间延迟级相关。选择“粗调”第一级内插器具有较大数目的中间延迟级(抽头)，该中间延迟级与等效的常规转换器构造中通常具有的中间延迟级相比，带有较少数目的数字滤波器加权系数集合。

按照本发明的利用集成多级内插器的一种改进转换器构造包括：1.第二级内插器(例如图1数字滤波器40)，比第一级内插器(图1单元10和20)有更好的分辨率，用于隔离其被分接的延迟线，包括多个中间延迟级。2.广义分接延迟线(例如图1连同延迟网络20的内插网络10)，代替第二级内插器的隔离分接延迟线。该广义分接延迟线以输入抽样率计时并包含中间延迟级(抽头)，这些中间延迟级与等效的常规转换器构造一般具有的相比带有较大数目的数字滤波器加权系数集合。广义分接延迟线包括：  a)第一内插网络(图1单元10，包括时间自举滤波器)，用于按照第一抽

样间隔以第一抽样率内插数据，以提供上升抽样的内插数据样本，并

具有一个输入端和n个输出端，b)多个分接延迟线(图1延迟网络20的单元22、24和26)，包括一个延

迟网络，按照比第一抽样间隔更高分辨率的第二抽样间隔提供延迟的

上升抽样内插数据。延迟的上升抽样内插数据样本的集合围绕(即先于

和后于)一个对应的原始抽样位置，以及c)一个多路复用网络(图1延迟网络20的单元27，29，31和33)，提供

多个T/n间隔的延迟线输出(抽头)，包括围绕所需输出抽样时间的较高

分辨率第二抽样间隔数据，其中T是输入抽样率的样本之间的期间，

而n在图1转换器构造中是2。

考虑图1抽样率转换器的操作，详细的说，由单元17将前置滤波的补偿输入信号提供到内插网络10的单元13和15。单元17提供的信号用一传输函数滤波，该传输函数是选择来最佳化图1转换器的总通带性能，以提供通带外的噪声抑制，并提供通带内最佳化的(即理想平面)增益响应。网络10的单元13和15处理来自单元17的数据并提供上升抽样的数据到延迟网络20。具体地，单元13和15分别用传输函数H₁(z)和H₀(z)内插来自单元17的输入数据，并提供内插数据输出到延迟网络20。图1实施例中的单元13(H₀(z))仅仅传送来自单元17的原始前置滤波数据到延迟网络20，即图1实施例中的H₀(z)是一延迟函数。图1实施例中的单元15(H₁(z))内插来自单元17的抽样数据以提供在来自单元17的样本中间的插入数据样本。因此，单元13和15提供的两个输出一起包括的数据表示由因数2上升抽样的前置滤波输入数据。在其他实施例中，单元13和15提供内插数据到延迟网络20，该内插数据被用所需抽样因数上升或下降抽样，可按需要采用相同或不同的传输函数。

来自内插网络10的单元13的数据经延迟线24和26提供到多路复用器33，并提供到多路复用器27，还经延迟线24提供到多路复用器29和31。来自内插网络10的单元15的数据经延迟线22提供到多路复用器31和33并提供到多路复用器27和29。在该配置中，网络20的单元22、24和26包括多个分接的延迟线，它们提供与来自单元17的输入数据的抽样间隔相比有较高分辨率的延迟上升抽样内插数据样本的输出。多路复用器27，29，31和33多路复用从单元10，22，24和26接收的输入，以提供上升抽样延迟样本的所选集合(从两个可用集合中选择)到数据滤波器40。

多路复用器27，29，31和33响应位置表示选择信号在来自单元10，22，24和26的两个上升抽样延迟输入集合之间进行多路复用，所述位置表示选择信号识别上升抽样延迟输出样本集合，该集合空间上围绕(即跨在)转换器输出样本的相应位置，转换器输出样本值由图1转换器当前确定。具体地，该选择信号识别和选择四个上升抽样延迟输出样本的集合，该集合包括位于图1转换器系统确定的相应输出样本两侧的两个上升抽样延迟输出样本。在图1配置中，输入到多路复用器27，29，31和33的选择信号包括滤波器40使用的位置索引信号的MSB(最高有效位)，以空间内插在被处理的两个输入样本之间。

网络20提供到数据滤波器40的四个上升抽样延迟输出样本的集合包含多个T/n间隔延迟线输出(抽头)，该输出包括围绕所需输出样本时间的较高分辨率第二抽样间隔数据(其中T是来自单元17的输入抽样数据的样本间的期间，n在图1构造中是2)。

用按照本发明原理的有益广义延迟线布局代替隔离分接的延迟线可导出n为其他值的其他构造。例如，在图5布局(稍后讨论)中，图1广义延迟线配置有助于以单个数据速率处理输入抽样数据。具体地，图1配置使滤波器17、内插网络10和延迟网络20能够以输入抽样率处理输入数据。采用广义延迟线使得以输入抽样率工作的转换器系统电路的比例最大，并允许实现抽样率转换功能所需的转换器电路数量随之减少(与常规方法相比)。而且，采用广义延迟线布局有益地能够以两个数据速率处理图1转换器中数据，具体地是以输入抽样率和所需输出抽样率。

用数字滤波器40来内插由网络20提供给滤波器40的第二级良好分辨率内插器的四个上升延迟输出样本的集合，以便以所需输出抽样率提供抽样数据。在以所需输出抽样率提供输出抽样数据时，单元40将来自单元20的上升延迟输出抽样集合与滤波器40采用的空间位置索引信号一起处理，以空间内插在正被处理的两个输入信号之间。

图1A示出一种示范性性能增强数字滤波器的结构，用于作为图1抽样率转换器配置中数字滤波器40。滤波器40(图1A)有益地用减少的电路(数目减少的加法器)实现一种良好分辨率的第二级内插功能。利用数学构造和因式分解所需滤波器函数为最小化逻辑实现的一种有益方法来导出滤波器40执行的内插功能。这一有益滤波器函数导出方法的得出是考虑到，可将抽样率转换器系统看作包括一个前置滤波器，一个抽样率转换器和一个后置滤波器的具有内部相关特性的一个级联组合。这些特性对于整个转换器和转换器内的中间处理级来讲包括例如增益和相位响应特性，相位延迟，群延迟，时间延迟。

数学构造和因式分解所需滤波器函数为产生最小化逻辑实现的数学函数的方法在某种程度上由可利用衰减某些滤波器特性来达到实现滤波器函数时的简化的实施方式来导出。然而，这种数学构造受到滤波器的所需性能要求的限制，结果在因式分解过程期间需要保持特定特性不变。在图1A转换器预期的视频处理应用场合，要求滤波器40最小化通带中的混迭分量(理想地小于50dB)，同时还保持低复杂性(以实现滤波器40所需的加法器在数目来衡量)。通常性能和复杂性在滤波器设计上具有相反的关系(内插器可视为一个可编程的滤波器)。然而，这两个目的均可达到，只要从结构上因式分解在此所公开的数学内插函数，由此产生所需滤波器函数的最佳最小化电路实施方式，该实施方式与所需滤波器函数的数学结构紧密相关。

图6示出用于导出改进的数字滤波器函数的结构因式分解过程的主要单元。该结构因式分解过程包括构造一个数学表达式，该数学表达式将一个滤波器函数表示为一种映射成一个线性运算序列的形式，这些运算可容易地以逻辑电路(即加法器、乘法器和锁存器)实现。图6因式分解过程包括确定延迟(例如利用移位寄存器获得的)，线性转换和因数组合过程(分别为步骤605，610和615)。结构因式分解步骤605，610和615描述如下。

1.移位寄存器过程605包括以列矢量形式表示内插器的输出，

S^k＝{z^-k，k＝0..M}＝转置([1，z^-1，z^-2，…，z^-M])，

其中在任何一个时刻内插器输出是M+1个邻接输入样本的函数。

2.线性转换过程610包括表示串行和并行连接的多输入多输出激光器网络为一个矩阵，Lⁱ _k(其中i是行指数(上标)，k是列指数(下标))，和矩阵的乘积及和数。通过分解一个矩阵Lⁱ _k为矩阵表达式获得最佳最小化激光器硬件实现。

3.步骤615的因数组合过程通过计算步骤610的线性转换过程N个输出(“因数”)的加权和导出滤波器40(图1A)。对于图1A的转换器，限制因数组合器采用单个参数u，参数u用行矢量表示内插空间位置，U_i＝{u^-i，i＝O..M}＝[l，u，u²，…，u^(N-1)]

给定如下状态，即u＝0对应于两个输入样本之间一半距离的延迟，u在(-0.5，0.5)内，M是奇数，则Lⁱ _k具有下列属性：奇数行是系数对称的而偶数行是系数反对称的。对于0到0.6的奈奎斯特折叠频率提供最小混迭解决方案的包括图1A滤波器40的四抽头滤波器(M＝3)的矩阵Lⁱ _k用下列整数矩阵来近似： ${L^i}_k==\frac{\left[\begin{array}{cccc}6& 58& 58& 6\\ 23& 59& -59& -23\\ 31& -31& -31& 31\\ 16& -48& 48& -16\end{array}\right]}{128}$ 实现每一常数所需的加法器(#Lⁱ _k)的数目为 $\#{L^i}_k=\left[\begin{array}{cccc}1& 2& 2& 1\\ 2& 2& 2& 2\\ 1& 1& 1& 1\\ 0& 1& 1& 0\end{array}\right],$ 加上用于累加的12个加法器

该滤波器的直接实现将需要32个加法器，但利用各个行对称可减少到21个加法器。然而，通过应用结构因式分解方法和将单个矩阵分解为一个矩阵表达式，可进一步使滤波器硬件最小化。这种结构因式分解利用一种因子的存在，该因子包括从矩阵行对称导出的矩阵Lⁱ _k中的稀疏矩阵。一个稀疏矩阵是一个包含多个0值元素的矩阵。当填充该稀疏矩阵的常数取决于一个特定矩阵L时，加于Lⁱ _k的行系数对称保证具有至少其为值项的一半的稀疏矩阵因子的存在。

对于一个特定的Lⁱ _k存在许多具有该形式的解决方案。具有最低复杂性的一种构造如下。结构因式分解滤波器40的矩阵Lⁱ _k以提供： ${L^i}_k==\frac{\left[\begin{array}{cccc}64& 0& 6& 0\\ 0& 128& 0& 23\\ 0& 0& 31& 0\\ 0& 0& 0& 16\end{array}\right]}{128}\·\left[\begin{array}{cccc}0& 1& 1& 0\\ 0& 1& -1& 0\\ 1& -1& -1& 1\\ 1& -3& 3& -1\end{array}\right]$ #Lⁱ _k＝(0+0+2+2)+2_acc+(0+1+1+0)+8_acc＝16个加法器(其中#Lⁱ _k是实现所需的加法器数)因此，与直接实施方式相比结构因式分解使该因式分解实施方式所需的加法器数减少50％(即与个32加法器相比需要16个加法器)。图1A的滤波器40实现这一结构因式分解方案，该方案表示下列函数：H(DC)＝l，

总成函数               基础滤波器μ∈[-.5，.5]

滤波器40有益地实现这一最小化结构因式分解函数以提供图1A抽样率转换器输出，而以单个数据速率(所需输出抽样率)处理数据。如图1A所示，它用三个乘法器(单元43，46和49)和16个加法器(单元51-81)和39个锁存器实现。与常规函数相比该滤波器函数就减小的通带混迭分量(对于初步处理类型应用是关键的)提供改进的性能。用减小的电路硬件成本的复杂性获得这一改进的性能。结构因式分解方法也可应用于最佳化和最小化抽样率转换器的其他数字滤波器函数。

单元40的结构因式分解滤波器函数(和其他滤波器函数)还可利用其他行属性。通过例如利用附加的矩阵因子和分解矩阵为下列表达式，可实现这种滤波器40的函数。#Lⁱ _k＝(0+0+2+2)+2_acc+(0+0+0+0)+5_acc＝11个加法器(其中是实施所需的加法器数)。因此，与直接实施方式相比，进一步的结构因式分解使该因式分解实施方式所需的加法器数目减小66％(即相对32个加法器需要11个加法器)。

图2示出一种滤波器配置，适合于提供图1单元10内单元13和15的第一内插网络级(自举滤波器)的输出。如前所述，函数H₀(z)仅是传送通过恒等式函数(H₀(z)＝z)，从而在提供到延迟网络20(图1)之间在图2的单元200中缓冲输入的前置滤波数据(从图1单元17)。在由单元200缓冲之后图2内插器函数内插输入的抽样数据以提供在来自单元17的输入样本中间的插入数据样本。H₁(z)内插函数，包括加法器(单元204，206和214-232)，换算器(单元202，208，210，212，234和236)并输出级250。H₁(z)示出如下。 $H_1\left(z\right)=\frac{2-{5z}^{-1}+{11z}^{-2}-{24z}^{-3}+{80z}^{-4}+{80z}^{-5}-{24z}^{-6}+{11z}^{-7}-{5z}^{-8}+{2z}^{-9}}{128}$ 由图2配备提供的函数H₁(z)和H₀(z)的最终输出与输入数据相比，包括用因子2上升抽样的内插数据样本。

图3是一种有益的复杂性降低的滤波器(与图1A单元40的高性能滤波器相比，该滤波器可有选择地用于图1单元40的抽样率转换器配置。图3滤波器采用9个加法器(单元312，314，318，334，340，349，374，380和392)和两个乘法器(单元326和352)加上多个D型寄存器延迟级和换算级及其他级。(注意，单元320，342和386从电路用途来讲不算作加法器，因为它们仅加上一个数字1的值并无需附加的加法器单元即可实现)。图3滤波器用于内插并可用于执行宽范围的抽样率转换。图3滤波器利用一个×32的空间上升抽样输出格栅，在所需的输出空间位置，通过对每一值计算最接近的内插值实现这一点。图3滤波器实现下列内插函数。

该结构因式分解方法可应用于该函数以将单个矩阵Lⁱ _k分解为一个矩阵乘积表达式并使滤波器硬件进一步最小化。这种结构因式分解利用这样一个因子的存在，该因子包括从矩阵行对称导出的矩阵Lⁱ _k中的稀疏矩阵。为利用行对称和稀疏矩阵因子而应用结构因式分解方法，导出下列函数。

        1加法器+2加法器+2加法器＝5加法器线性变换图3滤波器函数的这一有益配置可用比非结构因式分解型式少三个的加法器来实现。该代表所需电路硬件的显著节省。

图4示出表示图3单元40的复杂性降低数字滤波器的系数值和有效滤波器延迟、连同相应位置索引信号的列表。图4以其×32的空间上升抽样输出格栅列出图3内插滤波器采用的32个空间抽样位置中每一个的位置索引值和有效滤波器延迟值。位置索引数据420(图4第一列中)被滤波器40使用以在两个正被处理的输入样本之间进行空间内插。位置索引信号420逐个像素地控制滤波器40的相位。这是这样来实现的，即通过乘法器326和352(经图3延迟320-308)并经单元20的乘法器(图3)在两个延迟的上升内插数据样本集合之间进行选择，该样本集合围绕相应的原始抽样位置。

在图4第二列中的延迟数据425表示通过滤波器40的实际有效延迟。延迟值范围从48/32(图4列425的项0)到17/32(图4列425的项31)。各个延迟值表示为输入抽样期间的几分之一，因此在持续时间中范围从1.5到近似0.5输入样本。延迟数据425表示通过滤波器40的实际有效延迟，对应于被处理的两个延迟上升抽样内插数据样本集合中的每一个。由位置索引信号420确定被处理的两个个延迟上升内插数据样本集合与相应滤波器40延迟之间的选择。来自单元20多路复用器(图3)的第一延迟上升内插数据样本集合的处理涉及图4第一16个加阴影的空间内插位置(位置索引420的项0-15)中给出的数据项425到445。来自单元20多路复用器(图3)的第二延迟上升内插数据样本集合的处理涉及图4第二16个未加阴影的空间内插位置(位置索引420的项16-31)中给出的数据项425到445。

图4下四个列430-445示出图3转换器的四个抽头的有效加权系数。这些列430和435中的头两个(无延迟的1，和一半时钟延迟的z^-0.5)实际示出图3内插滤波器的系数C0和C1产生的增益值。最后两列440和445(z^-1-一个时钟延迟，和z^-1.5一个半时钟延迟)示出最后系数C2和C3级的增益。注意这些是有效系数并不能单独地定位在硬件中。

图5示出图1内插网络(单元10)和延迟网络(单元20)的扩展的配置举例，以提供增强的内插器性能。具体地，图5示出如何用相应内插网络520和延迟网络520代替图1单元10和20的广义延迟网络，以提供较高分辨率内插。图5还示出任何数字滤波器或抽样率转换器系统中使用的任何实际分接延迟线(例如延迟线505)，例如，如何可用图1单元10和20举例说明的有益广义延迟线和图5单元510和520来替换。这种替换产生的改进包括：(a)增大以输入抽样率工作的抽样率转换器电路的比例，和(b)使抽样率转换器系统所需的数据速率数随之减少。在图1系统中，例如，可以两个数据速率(输入抽样率和所需输出抽样率)处理数据。这省去了以中间数据速率处理数据的需要，正如利用常规延迟线505(图5)配置的系统中通常所要求的。

在图5广义延迟线中，内插网络510包括数字FIR滤波器H0，H1，H2，它们具有相应的冲激响应，各自用等于输入抽样间隔的抽样间隔提供三个不同的输出信号。然而，来自滤波器H0，H1和H2的三个输出信号彼此相移并一起表示用因子3对输入信号的上升抽样。来自单元510的单元H0，H1和H2的三个输出信号用延迟网络520多路复用，以提供多个T/n间隔延迟线输出(抽头)，该输出包括围绕所需输出抽样时间的较高分辨率抽样的数据，其中T是输入抽样率样本之间的期间，n＝3。

网络520的四个多路复用器响应位置索引输入信号(结合图1和4所描述)的两个最高有效位在来自单元510的滤波器H0，H1和H2的两个上升抽样延迟的延迟输入集合之间进行多路复用。这两个最高有效位识别来自单元510的样本集合，该样本集合在空间上围绕当前确定的转换器输出样本的位置。具体地，两个最高有效位识别并选择包括两个上升延迟输出样本的样本集合，这两个输出样本位于被确定的输出样本的两侧。

图1-3和5的构造不是唯一的。按照本发明原理可导出实现同样目的的其他构造。此外，利用所公开的结构因式分解方法来分解滤波器系数矩阵表达式可导出大量的有益滤波器函数。而且，广义延迟线概念可用于提供从输入抽样率到实际的任何输出抽样率的成本节省、通用、灵活的抽样率转换。

在微处理器或其他控制器的编程指令内可全部或部分地实现所公开的抽样率转换器和滤波器功能。而且，所公开的本发明原理可用于任何滤波或抽样率转换器应用，包括例如，不同视频标准之间的转换，多媒体复合图像生成，用于数字数据存储的数据处理如CDROM或DVD应用及数字解调。

Claims (13)

1.一种抽样率转换器，用于第一抽样率到不同的第二抽样率的数据的抽样率转换，其特征在于

一个内插器，以所述第一抽样率工作，它包括：

(a)第一内插网络(10)，用于内插所述第一抽样率数据，以按照第一抽样间隔提供上升抽样的内插数据样本，以及

(b)延迟网络(20)，按照比所述第一抽样间隔分辨率更高的第二抽样间隔提供延迟的上升抽样内插数据样本，所述延迟的上升内插数据样本在原始抽样位置之前和之后；以及

数字滤波器(40)，以所述第二抽样率工作，用于对所述更高分辨率的所述数据样本滤波，以提供所述第二抽样率的所述数据。

2.如权利要求1所述的转换器，其特征在于：

所述第一内插网络处理所述第一抽样率的所述数据，以提供多个包括所述上升抽样内插数据的输出并以所述第一抽样率计时。

3.如权利要求2所述的转换器，其特征在于所述多个输出包括：

所述第一抽样率数据的样本，以及

至少一个包括内插样本的输出，所述内插样本插在所述第一抽样率数据的样本之间，并是从所述第一抽样率数据导出的。

4.如权利要求2所述的转换器，其特征在于所述多个输出包括：

一起提供插在期间T的所述第一抽样率的样本之间并从所述第一抽样率数据导出的实际间隔为(T/n)内插样本的n个输出。

5.如权利要求1所述的转换器，其特征在于所述延迟网络包括：

以所述第一抽样率计时的的多个分接延迟线，用于延迟来自所述第一内插网络的所述上升抽样的内插数据。

6.如权利要求1所述的转换器，其特征在于所述延迟网络包括：

一个多路复用器，提供包括所述更高分辨率的第二抽样间隔数据的多个分接延迟线输出。

7.如权利要求6所述的转换器，其特征在于：

所述多路复用器提供(T/n)分接的延迟线输出，其中T是所述第一抽样率的样本之间的期间，n是一个整数。

8.如权利要求1所述的转换器，其特征在于：

所述延迟网络响应抽样位置表示信号。

9.如权利要求1所述的转换器，其特征在于：

所述数字滤波器响应抽样位置表示信号。

10.如权利要求1所述的转换器，其特征在于：

响应所述抽样位置表示信号配置所述延迟网络和所述数字滤波器中的至少一个。

11.如权利要求1所述的转换器，其特征在于：

所述内插器和所述数字滤波器可自适应的配置以响应配置信号提供不同滤波器函数。

12.一种将第一抽样率的数据转换为不同的第二抽样率的数据的抽样率转换方法，其特征在于包括步骤：

以所述第一抽样率处理所述第一抽样率数据，这是通过：

内插所述第一抽样率数据，以按照第一抽样间隔提供上升抽样内插数据样本，以及

延迟所述上升抽样内插数据样本以按照比所述第一抽样间隔更高分辨率的第二抽样间隔提供延迟的上升抽样内插数据样本，所述延迟的上升抽样内插数据样本在原始抽样位置之前和之后；以及

以所述第二抽样率对所述更高分辨率的所述数据样本滤波，以提供所述第二抽样率的所述数据。

13.如权利要求12所述的方法，其特征在于还包括步骤：

多路复用所述延迟的上升抽样内插数据样本，以提供所述较高分辨率第二抽样间隔数据。

Images