CN108318872B - 高效数字式八脉冲对消器实现方法 - Google Patents

高效数字式八脉冲对消器实现方法 Download PDF

Info

Publication number
CN108318872B
CN108318872B CN201711362923.1A CN201711362923A CN108318872B CN 108318872 B CN108318872 B CN 108318872B CN 201711362923 A CN201711362923 A CN 201711362923A CN 108318872 B CN108318872 B CN 108318872B
Authority
CN
China
Prior art keywords
radar
callback data
chip memory
paths
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711362923.1A
Other languages
English (en)
Other versions
CN108318872A (zh
Inventor
张建军
乐立鹏
闫昕
马杰
郭晨光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201711362923.1A priority Critical patent/CN108318872B/zh
Publication of CN108318872A publication Critical patent/CN108318872A/zh
Application granted granted Critical
Publication of CN108318872B publication Critical patent/CN108318872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/41—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00 using analysis of echo signal for target characterisation; Target signature; Target cross-section
    • G01S7/414—Discriminating targets with respect to background clutter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

高效数字式八脉冲对消器实现方法，涉及雷达数字信号处理领域；包括如下步骤：步骤(一)、将接收到的八路雷达回拨数据写入片外存储器，进行存储；步骤(二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据；步骤(三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数；并将八路雷达回拨数据分别与对应的加权系数相乘；步骤(四)、将带有加权系数的发送至外部八脉冲对消运算器，实现对消运算；本发明节省了7×2Mb容量的片内SRAM存储器，极大降低了设计规模和功耗，提高了八脉冲对消运算效率。

Description

高效数字式八脉冲对消器实现方法
技术领域
本发明涉及一种雷达数字信号处理领域，特别是一种高效数字式八脉冲对消器实现方法。
背景技术
脉冲对消器是实现动目标显示(MTI)和动目标检测(MTD)两种杂波抑制技术的核心运算单元。
传统方式下的八脉冲对消器原理框图，包括延时线、加权系数、对消运算三个部分。其中，延时线的实现有模拟和数字两种实现方式，随着技术的发展，体积大、结构复杂且成本高、总延时量难以精确控制的模拟延时线逐渐被延时时间长、延时精度高、对消运算简便的数字延时线所替代。虽然数字延时线具有适应各类结构对消器的特点，但其不足之处是：延时线的引入带来对消运算效率的低下；同时，雷达回波信号的大数据量带来数字式延时线规模的增加，多个延时线的使用更加带来所需资源的急剧膨胀，增加了设计成本。
发明内容
本发明的目的在于克服现有技术的上述不足，提供高效数字式八脉冲对消器实现方法，节省了7×2Mb容量的片内SRAM存储器，极大降低了设计规模和功耗，提高了八脉冲对消运算效率。
本发明的上述目的是通过如下技术方案予以实现的：
高效数字式八脉冲对消器实现方法，包括如下步骤：
步骤(一)、将接收到的八路雷达回拨数据写入片外存储器，进行存储；
步骤(二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据；
步骤(三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数；并将八路雷达回拨数据分别与对应的加权系数相乘；
步骤(四)、将带有加权系数的发送至外部八脉冲对消运算器，实现对消运算。
在上述的高效数字式八脉冲对消器实现方法，所述的步骤(一)中，每路雷达回拨数据为32K×64bit。
在上述的高效数字式八脉冲对消器实现方法，所述的步骤(二)中，采用2个片外存储器同时工作，当其中一个片外存储器写入八路雷达回拨数据过程中，片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取。
在上述的高效数字式八脉冲对消器实现方法，所述的步骤(三)中，确定八路雷达回拨数据分别对应加权系数的方法为：
设定二项式(a－b)8，二项式(a－b)8展开式的系数分别为1、-7、21、-35、35、-21、7和-1；1、-7、21、-35、35、-21、7和-1即为八路雷达回拨数据的加权系数。
在上述的高效数字式八脉冲对消器实现方法，所述的步骤(三)中，按时间顺序，第一路写入片外存储器的雷达回拨数据对应的加权系数为1；第二路写入片外存储器的雷达回拨数据对应的加权系数为-7；第三路写入片外存储器的雷达回拨数据对应的加权系数为21；第四路写入片外存储器的雷达回拨数据对应的加权系数为-35；第五路写入片外存储器的雷达回拨数据对应的加权系数为35；第六路写入片外存储器的雷达回拨数据对应的加权系数为-21；第七路写入片外存储器的雷达回拨数据对应的加权系数为7；第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。
在上述的高效数字式八脉冲对消器实现方法，所述步骤(二)中，片内存储管理单元采用burst8方式同时读取片外存储器中的八路雷达回拨数据。
在上述的高效数字式八脉冲对消器实现方法，所述步骤(二)中，片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。
本发明与现有技术相比具有如下优点：
(1)本发明取消了传统八脉冲对消器中所需的七条延时线，节省了7×2Mb容量的片内SRAM存储器，极大降低了设计规模和功耗，提高了八脉冲对消运算效率，实现了数字式八脉冲对消器的高效对消运算。
附图说明
图1为本发明流程示意图；
图2为本发明的高效数字式八脉冲对消器原理框图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
克服现有技术的不足之处，提出一种高效的数字式八脉冲对消器实现方法，该方法通过存储管理单元(MMU)的高效读取控制措施可同时读入八路雷达回波信号数据进行对消运算，取消了传统八脉冲对消器中所需的七条延时线，节省了7×2Mb容量的片内SRAM存储器，极大降低了设计规模和功耗，提高了八脉冲对消运算效率。
如图1所示为流程示意图，由图可知，高效数字式八脉冲对消器实现方法，包括如下步骤：
步骤(一)、将接收到的八路雷达回拨数据写入片外存储器，进行存储；每路雷达回拨数据为32K×64bit。
步骤(二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据；本发明采用2个片外存储器同时工作，当其中一个片外存储器写入八路雷达回拨数据过程中，片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取。
片内存储管理单元采用burst8方式同时读取片外存储器中的八路雷达回拨数据。片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。
步骤(三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数；并将八路雷达回拨数据分别与对应的加权系数相乘；确定八路雷达回拨数据分别对应加权系数的方法为：
设定二项式(a－b)8，二项式(a－b)8展开式的系数分别为1、-7、21、-35、35、-21、7和-1；1、-7、21、-35、35、-21、7和-1即为八路雷达回拨数据的加权系数。
按时间顺序，第一路写入片外存储器的雷达回拨数据对应的加权系数为1；第二路写入片外存储器的雷达回拨数据对应的加权系数为-7；第三路写入片外存储器的雷达回拨数据对应的加权系数为21；第四路写入片外存储器的雷达回拨数据对应的加权系数为-35；第五路写入片外存储器的雷达回拨数据对应的加权系数为35；第六路写入片外存储器的雷达回拨数据对应的加权系数为-21；第七路写入片外存储器的雷达回拨数据对应的加权系数为7；第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。
步骤(四)、将带有加权系数的发送至外部八脉冲对消运算器，实现对消运算。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (3)

1.高效数字式八脉冲对消器实现方法，其特征在于：包括如下步骤：
步骤(一)、将接收到的八路雷达回拨数据写入片外存储器，进行存储；
步骤(二)、采用片内存储管理单元同时读取片外存储器中的八路雷达回拨数据；
步骤(三)、确定片内存储管理单元读取的八路雷达回拨数据分别对应的加权系数；并将八路雷达回拨数据分别与对应的加权系数相乘；
步骤(四)、将带有加权系数的发送至外部八脉冲对消运算器，实现对消运算；
所述的步骤(一)中，每路雷达回拨数据为32K×64bit；
所述的步骤(二)中，采用2个片外存储器同时工作，当其中一个片外存储器写入八路雷达回拨数据过程中，片内存储管理单元实现对另一个片外存储器中八路雷达回拨数据的读取；
所述的步骤(三)中，确定八路雷达回拨数据分别对应加权系数的方法为：
设定二项式(a－b)8，二项式(a－b)8展开式的系数分别为1、-7、21、-35、35、-21、7和-1；1、-7、21、-35、35、-21、7和-1即为八路雷达回拨数据的加权系数；
所述的步骤(三)中，按时间顺序，第一路写入片外存储器的雷达回拨数据对应的加权系数为1；第二路写入片外存储器的雷达回拨数据对应的加权系数为-7；第三路写入片外存储器的雷达回拨数据对应的加权系数为21；第四路写入片外存储器的雷达回拨数据对应的加权系数为-35；第五路写入片外存储器的雷达回拨数据对应的加权系数为35；第六路写入片外存储器的雷达回拨数据对应的加权系数为-21；第七路写入片外存储器的雷达回拨数据对应的加权系数为7；第八路写入片外存储器的雷达回拨数据对应的加权系数为-1。
2.根据权利要求1所述的高效数字式八脉冲对消器实现方法，其特征在于：所述步骤(二)中，片内存储管理单元采用burst8方式同时读取片外存储器中的八路雷达回拨数据。
3.根据权利要求2所述的高效数字式八脉冲对消器实现方法，其特征在于：所述步骤(二)中，片内存储管理单元每次burst读取同时读取每路雷达回拨数据中的64bit数据。
CN201711362923.1A 2017-12-18 2017-12-18 高效数字式八脉冲对消器实现方法 Active CN108318872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711362923.1A CN108318872B (zh) 2017-12-18 2017-12-18 高效数字式八脉冲对消器实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711362923.1A CN108318872B (zh) 2017-12-18 2017-12-18 高效数字式八脉冲对消器实现方法

Publications (2)

Publication Number Publication Date
CN108318872A CN108318872A (zh) 2018-07-24
CN108318872B true CN108318872B (zh) 2020-10-16

Family

ID=62893022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711362923.1A Active CN108318872B (zh) 2017-12-18 2017-12-18 高效数字式八脉冲对消器实现方法

Country Status (1)

Country Link
CN (1) CN108318872B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1032127A3 (en) * 1999-02-24 2001-06-27 Thomson Licensing S.A. A digital data sample rate conversion system
US6707496B1 (en) * 1999-09-15 2004-03-16 Omnivision Technologies, Inc. CMOS sensor having analog delay line for image processing
RU2256190C2 (ru) * 2003-07-14 2005-07-10 Федеральное Государственное Унитарное Предприятие "Нижегородский Научно-Исследовательский Институт Радиотехники" Подвижная наземная двухкоординатная рлс кругового обзора метрового диапазона волн
CN101321151A (zh) * 2008-06-26 2008-12-10 华为技术有限公司 基带消波方法、装置及通信系统
CN101907702A (zh) * 2010-06-24 2010-12-08 西安电子科技大学 用于mimo雷达的两维多脉冲对消器
CN103929390A (zh) * 2013-01-14 2014-07-16 中兴通讯股份有限公司 一种lte系统的基带消峰方法及装置
CN105654419A (zh) * 2016-01-25 2016-06-08 上海华力创通半导体有限公司 一种图像的运算处理系统及运算处理方法

Also Published As

Publication number Publication date
CN108318872A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US20190163622A1 (en) Estimation method for data access performance
US20110060856A1 (en) Spi control device and method for accessing spi slave devices using the same
CN101231877A (zh) 存取n端口存储器m个存储器地址的方法及n端口存储器
CN104749560A (zh) 一种用于船舶导航雷达的数字信号处理机及处理方法
CN103927270A (zh) 一种面向多个粗粒度动态可重构阵列的共享数据缓存装置及控制方法
CN103760539A (zh) 雷达多目标回波模拟系统及方法
CN111830478B (zh) 一种lfmcw雷达mtd处理的fpga实现方法
CN108318872B (zh) 高效数字式八脉冲对消器实现方法
CN101645305A (zh) 静态随机存取存储器(sram)的自动跟踪数据
CN100543873C (zh) 一种基于双口ram实现数据速率转换的装置和方法
CN113109778B (zh) 一种基于中断响应机制的多体制雷达预处理实现方法
CN113641625A (zh) 一种基于fpga的四路并行数据处理转置系统
CN201859658U (zh) 嵌入式sdram存储模块
CN110688083B (zh) 一种基于ddr3的高速数据流长延时储频转发方法
JP5499131B2 (ja) デュアルポートメモリおよびその方法
CN113555051B (zh) 一种基于ddr sdram的sar成像数据转置处理系统
CN114461472A (zh) 一种基于ate的gpu核心全速功能测试方法
CN108053856B (zh) 读写sram的电路及sram数据访问方法
Jie et al. Design of multi-channel data acquisition system based on FPGA
CN114626005B (zh) 一种视频sar实时成像中cs算法的fpga实现方法
CN106445836B (zh) 异步数据读写方法、系统及装置
CN102609235B (zh) 双端口ram读取数据后更新数据的方法及系统
CN105676194A (zh) 一种用于面目标的测速测距雷达回波模拟器及模拟方法
CN108509382B (zh) 一种基于fpga实现超长序列快速卷积运算的方法
CN109144889B (zh) 基于fpga的超声检测数据存储模块及fpga电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant