CN1263359A - 采用虚拟镜像封装件的电路互连 - Google Patents

采用虚拟镜像封装件的电路互连 Download PDF

Info

Publication number
CN1263359A
CN1263359A CN99124752.3A CN99124752A CN1263359A CN 1263359 A CN1263359 A CN 1263359A CN 99124752 A CN99124752 A CN 99124752A CN 1263359 A CN1263359 A CN 1263359A
Authority
CN
China
Prior art keywords
tie point
chip carrier
edge
bus
tie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99124752.3A
Other languages
English (en)
Other versions
CN1127141C (zh
Inventor
基米·格兰特·福斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1263359A publication Critical patent/CN1263359A/zh
Application granted granted Critical
Publication of CN1127141C publication Critical patent/CN1127141C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

芯片载体包括电互连的分别邻近芯片载体的二个边沿的二对连接点。在虚拟镜像图形中,连接各对连接点的线段相互平行。各对连接点最好绕通过芯片载体的假想轴对称,且各个连接点等距离。能够将几个虚拟镜像封装件连接到总线,使邻近封装件之间的间距任意地小。额外的虚拟镜像封装件可以直接面对衬底第一表面上的虚拟镜像封装件固定。封装件的紧密靠近显著地降低了信号传播延迟时间,并提高了总线的运行速度。

Description

采用虚拟镜像封装件的电路互连
本发明涉及到含有集成电路或其它电路的封装件(例如芯片载体)，更确切地说是涉及到电互连(例如插脚或焊料焊点)排列在虚拟镜像图形中的封装件。本发明还涉及到，借助于将各个虚拟镜像封装件，以相邻封装件之间的间距接近于0的方式，固定到衬底(例如印刷电路板)而对多个具有公共信号线(例如公共总线信号线)的虚拟镜像封装件进行互连的系统。
众所周知，随着二个点之间距离的增大，二个点之间的传播延迟(亦即电信号在二个点之间行进所需的时间)增大。因此，限制计算机或其它信息处理系统中的总线速度的一个因素是耦合于总线的各个元件之间的距离。更具体地说，在总线上具有最大物理间距的总线主器件和从属器件是限制总线最高速度的一个因素。换言之，对于任一给定的总线速度，任何总线主器件和从属器件之间的最大物理间距必须小于预定的距离，且此预定的距离随总线速度的提高而越来越短。虽然在远低于100MHz的总线时钟频率下，总线元件的间距是不成问题的，但在更高的时钟频率下，元件间距就变得很关键，保持元件间距尽可能小就成为绝对必要。
图1和2是现有技术计算机元件互连系统的平面图，其中示出了5个互连的“节点”。参照这些图，元件101、102、103和104可以是4个处理器，而元件105可以是存储器/主桥式控制器。这些元件由总线106(图1)或总线201(图2)互连。元件101-104通常沿“z”方向(由纸面向外)延伸几英寸，并分隔大约2英寸以适应大的热沉。因此，热沉要求的元件沿“x”方向的大的间距以及元件沿“z”方向的范围，导致元件之间长的“信号距离”，明显限制了最高运行速度。
将总线元件彼此紧靠放置的一种方法是采用放置在印刷电路板之类的薄衬底的相反的侧面上的镜像元件。由于以这种方式互连时，镜像元件仅仅以衬底的厚度分隔开，故此方法使各个元件彼此靠得非常近。采用“真正镜像”元件的缺点是要求制造者堆积和测试二个分离的元件；一个是标准元件，另一个是其镜像。
因此，下述的本发明使多个电子元件能够非常紧密地互连在一起，从而降低元件之间的传播延迟并得到更高速度的运行。本发明还使完全相同的“虚拟镜像”封装件中的完全相同的元件(例如多个CPU)互连在薄衬底的相反的侧面上，从而无需二个分立的“真正镜像”封装件。下述的本发明还使大的热沉能够固定到元件上以改善冷却。
简单地说，本发明是一种计算机或其它信息处理系统，它包括衬底和具有多个制作在衬底第一表面上的基本上平行的导体的第一总线。第一芯片载体具有多对连接点，其中各对连接点包含电互连的第一和第二连接点。第一组连接点排列在邻近第一芯片载体的第一边沿的第一图形中，而第二组连接点排列在邻近第一芯片载体的第二边沿的第二图形中，使得第二图形是第一图形的虚拟镜像。
信息处理系统还包括具有多对连接点的第二芯片载体，其中各对连接点包含电互连的第一和第二连接点。第一组连接点位于邻近第二芯片载体的第一边沿，而第二组连接点位于邻近第二芯片载体的第二边沿。第二芯片载体的成对连接点的图形，是第一芯片载体的成对连接点的图形的虚拟镜像。第一和第二芯片载体被连接到衬底第一表面上的第一总线，第二芯片载体的第一边沿邻近第一芯片载体的第二边沿。
在另一个实施例中，本发明是一种计算机或其它信息处理系统，它包括衬底、具有多个制作在衬底第一表面上的基本上平行的导体的第一总线、以及具有多个制作在衬底第二表面上的基本上平行的导体的第二总线。第二总线的各个导体直接位于第一总线的相应的导体的反面，且电互连到第一总线的相应的导体。第一芯片载体具有多对连接点，其中各对连接点包含电互连的第一和第二连接点。第一组连接点排列在邻近第一芯片载体的第一边沿的第一图形中，而第二组连接点排列在邻近第一芯片载体的第二边沿的第二图形中，使得第二图形是第一图形的虚拟镜像。第二芯片载体具有多对连接点，其中各对连接点包含电互连的第一和第二连接点。第一组连接点位于邻近第二芯片载体的第一边沿，而第二组连接点位于邻近第二芯片载体的第二边沿。第二芯片载体的成对连接点的图形，是第一芯片载体的成对连接点的图形的虚拟镜像。第一芯片载体被连接到衬底第一表面上的第一总线，而第二芯片载体被连接到与第一芯片载体相反的衬底第二表面上的第二总线。
在又一个实施例中，本发明是一种虚拟镜像芯片载体，它包括多对连接点，其中各对连接点包含电互连的第一和第二连接点。第一组连接点排列在沿芯片载体第一边沿的图形中，而第二组连接点排列在沿芯片载体第二边沿的图形中，致使第二图形是第一图形的虚拟镜像。
图1是现有技术计算机元件互连系统的平面图。
图2是另一个现有技术计算机元件互连系统的平面图。
图3是本发明的虚拟镜像芯片载体封装件的平面图。
图4是另一个虚拟镜像芯片载体封装件的平面图。
图5是采用衬底一侧上的虚拟镜像封装件的元件互连系统的平面图。
图6是采用衬底二侧上的虚拟镜像封装件的元件互连系统的平面图。
图3是具有排列在虚拟镜像图形中的连接点的芯片载体的平面图。参照此图，芯片载体301包括排列成二组的5对第一和第二连接点；第一组连接点302(由单个点302a-302e组成)排列成邻近边沿301a，而第二组连接点303(由单个点303a-303e组成)排列成邻近与边沿301a正对的边沿301b。芯片载体301中的导体304a-304e将第一组连接点302的各个连接点电连接到第二组连接点303的相应的连接点，从而形成5对连接点。例如，连接点302a和303a形成一对连接点，连接点302b和303b形成另一对连接点，等等。虽然其它集成电路或电路封装也可能是合适的，但芯片载体301最好构造成熟知的网格焊球阵列封装件。
图4是具有排列在另一个虚拟镜像图形中的连接点的芯片载体的平面图。参照此图，芯片载体401包括排列成二组的10对第一和第二连接点；第一组连接点402(由单个点402a-402j组成)排列成邻近边沿401a和401b，而第二组连接点403(由单个点403a-403j组成)排列成邻近边沿401c和401d。芯片载体401的导体404a-404j将第一组连接点402的各个连接点电连接到第二组连接点403的相应的连接点，从而形成10对连接点。例如，连接点402a和403a形成一对连接点，连接点402b和403b形成另一对连接点，等等。虽然其它集成电路或电路封装也可能是合适的，但芯片载体401最好构造成熟知的网格焊球阵列封装件。
正如用来描述第一和第二连接点的安排那样，术语“虚拟镜像图形”意味着，若画一些直线来连接各对连接点的第一和第二连接点，则这些直线都是基本上平行的。图3示出了这一概念，其中假想线305a-305e都是平行的，图4也示出了这一概念，其中假想线405a-405j都是平行的。若这些线是基本上平行的，则也可以说第二组连接点的排列是第一组连接点的虚拟镜像。当二个芯片载体并排放置时，若二个芯片载体的成对连接点具有相同的虚拟镜像图形，则它们的各对连接点是共线的。
连接点对的这一平行安排使各具有相同的连接点虚拟镜像图形的第一组芯片载体能够边到边地沿直线安装，并连接到由制作在衬底第一表面上的多个平行导体组成的总线。图5示出了这一概念，其中3个虚拟镜像芯片载体封装件501-503被边到边地连接到由制作在衬底表面上的多个平行导体组成的总线504。注意，芯片载体501-503之间的间距可以任意地小。
在衬底的相反的第二表面上，还可以在第一表面上的总线的相应导体的紧邻下方制作由平行导体组成的相似的总线。作为变通，此第二总线不要求第一总线的平行导体。而是第二总线的导体可以简单地由将第一表面上的第一总线连接到衬底的相反的第二表面的通孔的暴露的末端组成。然后可以将具有与第一组芯片载体基本上相同的虚拟镜像图形的第二组芯片载体固定到第一表面上的芯片载体紧邻下方的第二表面上的总线。图6示出了这一概念，其中3个虚拟镜像芯片载体封装件601-603被连接(边到边，3个芯片载体之间具有最小间距)到由制作在衬底第一表面上的多个平行导体组成的总线607a，且另外3个虚拟镜像芯片载体封装件604-606被连接到芯片载体601-603紧邻下方的总线607b。衬底第二表面上的总线607b的导体最好位于衬底第一侧上的总线607a的相应导体的紧邻下方，并用熟知的通孔进行互连。
为了将第二组芯片载体固定到衬底的第二表面，用绕其垂直于上述通过各对连接点的平行线所画的假想轴旋转180度的方法，将第二组芯片载体的各个芯片载体倒转(相对于第一组芯片载体)。当芯片载体被这样倒转时，各对连接点能够排列成行，衬底第二表面上的总线的相应导体被排列在衬底第一表面上的总线的相应导体的紧邻下方。图3和4示出了假想轴306和406，芯片载体301和401可以绕这些轴旋转180度，以便为固定到衬底下侧而定位虚拟镜像芯片载体。二组虚拟镜像芯片载体的这一上/下安排，使衬底第一和第二侧上的总线的导体之间能够简单地互连。衬底二个表面上的导体之间的这种互连可以用熟知的“通孔”或其它表面到表面互连技术来实现。
第一和第二组连接点最好绕假想轴对称，但不要求一定这样。若存在这种对称性，则此假想轴是通过各对连接点画出的平行线段的垂直平分线。图3示出了这一概念，其中假想轴306垂直平分各对连接点(例如302a和303a、302b和303b等)之间所画的线段。这些线段与线305a-305e重合，但终止于连接点。图4示出了这一概念，其中假想轴406垂直平分各对连接点(例如402a和403a、402b和403b等)之间所画的线段。给定二个具有排列在同一个对称的虚拟镜像图形中的连接点对的芯片载体，若第二芯片载体绕其假想轴被旋转180度，并被置于第一芯片载体的紧邻下方，则第一芯片载体的各个连接点对将被置于第二芯片载体的相应的连接点对的紧邻上方。
各个平行线最好等距离，但不要求一定这样。当连接点是等距离时，固定芯片载体的衬底上的导体也可以是等距离。图3和4所示的芯片载体是等距离对称虚拟镜像图形的例子。
注意，术语“芯片载体”被广义地使用于整个说明书和权利要求中，且包括能够用来安装集成电路芯片或其它电路器件的任何类型的封装件。术语“衬底”包括印刷电路板、陶瓷衬底(诸如用于厚膜和薄膜混合电路的那些)以及固定和互连电学元件的其它材料和技术。术语“连接点”包括熟知的插脚(诸如插入插座中的类型)、焊料焊点以及用来将芯片载体电连接到衬底上的导体的其它连接器件。
此处所述系统的一个优点是，由于各个元件靠得如此紧密，以致它们能够共用上拉电阻器(例如电阻器505和608)或去耦电容器(未示出)。实际上，借助于采用图6的虚拟镜像系统，有可能比图1和2的现有技术系统节省75％数量的去耦电容器。这可以在上拉电阻器和去耦电容器的总数中，比现有技术系统减少100个元件。
图5和6的系统的另一个优点是，由于热沉或热管能够平坦地置于各个单个元件上，或跨越衬底表面上的所有元件，故很适合于热冷却。
图5和6的系统的主要优点是，由于各个元件靠得更紧密，故能够简单地获得总线速度的显著提高。

Claims (14)

1.一种信息处理系统，它包含：
衬底；
具有多个制作在衬底第一表面上的基本上平行的导体的第一总线；
具有多对连接点的第一芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点排列在邻近第一芯片载体的第一边沿的第一图形中，而第二组连接点排列在邻近第一芯片载体的第二边沿的第二图形中，使得第二图形是第一图形的虚拟镜像；
具有多对连接点的第二芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点位于邻近第二芯片载体的第一边沿，而第二组连接点位于邻近第二芯片载体的第二边沿，第二芯片载体的成对连接点的图形是第一芯片载体的成对连接点的图形的虚拟镜像；
第一和第二芯片载体被连接到衬底第一表面上的第一总线，第二芯片载体的第一边沿邻近第一芯片载体的第二边沿。
2.权利要求1的信息处理系统，还包含：
具有多对连接点的第三芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点位于邻近第三芯片载体的第一边沿，而第二组连接点位于邻近第三芯片载体的第二边沿，第三芯片载体的成对连接点的图形是第一芯片载体的成对连接点的图形的虚拟镜像；
第三芯片载体被连接到衬底第一表面上的第一总线，第三芯片载体的第二边沿邻近第一芯片载体的第一边沿。
3.权利要求1的信息处理系统，还包含：
具有多个制作在衬底第二表面上的导体的第二总线，第二总线的各个导体位于第一总线的相应导体的反面，并电连接到第一总线的相应导体；
具有多对连接点的第三芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点位于邻近第三芯片载体的第一边沿，而第二组连接点位于邻近第三芯片载体的第二边沿，第三芯片载体的成对连接点的图形是第一芯片载体的成对连接点的图形的虚拟镜像；
第三芯片载体被连接到与第一芯片载体相反的衬底第二表面上的第二总线。
4.权利要求3的信息处理系统，还包含：
具有多对连接点的第四芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点位于邻近第四芯片载体的第一边沿，而第二组连接点位于邻近第四芯片载体的第二边沿，第四芯片载体的成对连接点的图形是第一芯片载体的成对连接点的图形的虚拟镜像；
第四芯片载体被连接到衬底第二表面上的第二总线，第四芯片载体的第二边沿邻近第三芯片载体的第一边沿。
5.一种信息处理系统，它包含：
衬底；
具有多个制作在衬底第一表面上的基本上平行的导体的第一总线；
具有多个制作在衬底第二表面上的导体的第二总线，第二总线的各个导体位于第一总线的相应导体的反面，并电连接到第一总线的相应导体；
具有多对连接点的第一芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点排列在邻近第一芯片载体的第一边沿的第一图形中，而第二组连接点排列在邻近第一芯片载体的第二边沿的第二图形中，使得第二图形是第一图形的虚拟镜像；
具有多对连接点的第二芯片载体，各对连接点包含电互连的第一和第二连接点，第一组连接点位于邻近第二芯片载体的第一边沿，而第二组连接点位于邻近第二芯片载体的第二边沿，第二芯片载体的成对连接点的图形是第一芯片载体的成对连接点的图形的虚拟镜像；
第一芯片载体被连接到衬底第一表面上的第一总线，而第二芯片载体被连接到与第一芯片载体相反的衬底第二表面上的第二总线。
6.一种虚拟镜像芯片载体，它包含：多对连接点，各对连接点包含电互连的第一和第二连接点，第一组连接点排列在沿芯片载体的第一边沿的第一图形中，而第二组连接点排列在沿芯片载体的第二边沿的第二图形中，使得第二图形是第一图形的虚拟镜像。
7.权利要求6的虚拟镜像芯片载体，其中芯片载体的第一边沿基本上平行于芯片载体的第二边沿。
8.权利要求7的虚拟镜像芯片载体，其中第一和第二组连接点绕垂直平分各个连接各对连接点的第一和第二连接点的假想轴对称。
9.权利要求8的虚拟镜像芯片载体，其中各对连接点离邻近的各对连接点的距离相等。
10.权利要求6的虚拟镜像芯片载体，其中芯片载体的第一边沿邻近芯片载体的第二边沿。
11.权利要求10的虚拟镜像芯片载体，其中第一和第二组连接点绕垂直平分各个连接各对连接点的第一和第二连接点的假想轴对称。
12.权利要求11的虚拟镜像芯片载体，其中各对连接点离邻近的各对连接点的距离相等。
13.权利要求6的虚拟镜像芯片载体，其中第一和第二组连接点绕垂直平分各个连接各对连接点的第一和第二连接点的假想轴对称。
14.权利要求13的虚拟镜像芯片载体，其中各对连接点离邻近的各对连接点的距离相等。
CN99124752.3A 1998-12-30 1999-12-08 采用虚拟镜像封装件的电路互连 Expired - Fee Related CN1127141C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22313598A 1998-12-30 1998-12-30
US09/223,135 1998-12-30

Publications (2)

Publication Number Publication Date
CN1263359A true CN1263359A (zh) 2000-08-16
CN1127141C CN1127141C (zh) 2003-11-05

Family

ID=22835183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99124752.3A Expired - Fee Related CN1127141C (zh) 1998-12-30 1999-12-08 采用虚拟镜像封装件的电路互连

Country Status (5)

Country Link
US (2) US6418490B1 (zh)
CN (1) CN1127141C (zh)
HK (1) HK1028295A1 (zh)
MY (1) MY126632A (zh)
SG (1) SG83759A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421380C (zh) * 2003-04-28 2008-09-24 阿尔卡特Ip网络有限公司 业务中的数据镜像

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164393B2 (en) * 2001-12-26 2007-01-16 John Andrew Leslie Display of symmetrical patterns with encoded information
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE102007040871A1 (de) * 2007-08-29 2009-03-12 Osram Gesellschaft mit beschränkter Haftung Verbindungselement
EP3580891A1 (en) 2017-02-10 2019-12-18 Telefonaktiebolaget LM Ericsson (PUBL) Methods of verifying that a first device and a second device are physically interconnected

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611317A (en) * 1970-02-02 1971-10-05 Bell Telephone Labor Inc Nested chip arrangement for integrated circuit memories
US3774168A (en) * 1970-08-03 1973-11-20 Ncr Co Memory with self-clocking beam access
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
US4604678A (en) * 1983-07-18 1986-08-05 Frederick Parker Circuit board with high density electrical tracers
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
US5287304A (en) * 1990-12-31 1994-02-15 Texas Instruments Incorporated Memory cell circuit and array
JP2823031B2 (ja) * 1992-08-31 1998-11-11 日本電気株式会社 平面実装構造
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5953216A (en) * 1997-08-20 1999-09-14 Micron Technology Method and apparatus for replacing a defective integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421380C (zh) * 2003-04-28 2008-09-24 阿尔卡特Ip网络有限公司 业务中的数据镜像

Also Published As

Publication number Publication date
MY126632A (en) 2006-10-31
SG83759A1 (en) 2001-10-16
US20020108775A1 (en) 2002-08-15
US6555760B2 (en) 2003-04-29
US6418490B1 (en) 2002-07-09
HK1028295A1 (en) 2001-02-09
CN1127141C (zh) 2003-11-05

Similar Documents

Publication Publication Date Title
EP0308714B1 (en) Wiring arrangement for connecting a plurality of electrical or electronic devices
JP4465007B2 (ja) 高速相互接続用可撓性ケーブル
US7066741B2 (en) Flexible circuit connector for stacked chip module
US4254445A (en) Discretionary fly wire chip interconnection
US5191404A (en) High density memory array packaging
US8076759B2 (en) Semiconductor package with a controlled impedance bus and method of forming same
EP0446039B1 (en) A multi-segmented bus and method of operation
US5278524A (en) Multi-layered printed circuit board with transmission line capabilities
EP2718969B1 (en) Above motherboard interposer with peripheral circuits
EP0535479A1 (en) Multichip integrated circuit packages and systems
EP1092337A1 (en) Apparatus and method for improving computer memory speed and capacity
JP2010192918A (ja) ダイレクト・コネクト形信号システム
TWI537974B (zh) 封裝內飛越信號傳遞
JPH05218285A (ja) 集積回路チップ・パッケージ
US6561410B2 (en) Low cost and high speed 3 load printed wiring board bus topology
CN1127141C (zh) 采用虚拟镜像封装件的电路互连
JPH06334104A (ja) 等長等負荷バス配線
US7015570B2 (en) Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
JPH01235264A (ja) 半導体集積回路装置
JPH04290258A (ja) マルチチップモジュール
JPH04144160A (ja) 集積回路チップのための低外形、高密度のパッケージとする装置
EP0558984A2 (en) Hybrid ceramic thin-film module structure
WO1999041770A2 (en) Routing topology for identical connector point layouts on primary and secondary sides of a substrate
Danielsson et al. Chip carriers mounted on large thick film multilayer boards
JPH077072U (ja) ハイブリットｉｃユニット

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee