CN1257539C - 形成阻挡层的方法 - Google Patents

形成阻挡层的方法 Download PDF

Info

Publication number
CN1257539C
CN1257539C CN02127314.6A CN02127314A CN1257539C CN 1257539 C CN1257539 C CN 1257539C CN 02127314 A CN02127314 A CN 02127314A CN 1257539 C CN1257539 C CN 1257539C
Authority
CN
China
Prior art keywords
layer
titanium nitride
gas
barrier layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02127314.6A
Other languages
English (en)
Other versions
CN1448999A (zh
Inventor
黄俊智
陈太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1448999A publication Critical patent/CN1448999A/zh
Application granted granted Critical
Publication of CN1257539C publication Critical patent/CN1257539C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成应用于具有高高宽比接触/介层开口的钛/氮化钛层的方法,在利用离子金属等离子体形成一钛层,以及利用金属有机化学气相沉积法沉积一氮化钛层之前,实施一气体稳定步骤,提供一氢气、一氦气、一反应源以及一传送气体以调整压力,在沉积氮化钛之前利用气体稳定步骤中的氢气减低电阻电容(RC)延迟及阻挡层的反射系数,因而改善接触/介层插塞及器件的性能。

Description

形成阻挡层的方法
技术领域
本发明涉及一种制造集成电路(IC)的方法,特别涉及一种制造应用于接触插塞和通路插塞(Contact/Via Plug)中的阻挡层(Barrier Layer)的方法。
背景技术
为配合半导体集成电路不断增加的复杂度及精确度的要求,在半导体制造中经常在基底上形成两层或多层的金属内连线层(MetalInterconnect Layers)。目前,接触插塞用于连接金氧半(MOS)部分的端点及一金属层,而一通路插塞则用于连接两层不同的金属层。大多数超大规模集成电路(VLSI)工艺所使用的插塞技术是钨插塞。
将另一材料夹在两个相接触的两层之间(例如是钨及硅)可防止两层之间的材料混合。第三种材料的主要功能在于防止两种材料之间的扩散(Diffusion),或是阻止在相连材料间发生化学反应形成的一种新相位。
氮化钛(TiN)具有对硅(Si)不可渗透的阻障特性以及其对其它杂质扩散的活化能(Activation Energy),已使其成为形成在硅集成电路中接触/通路阻障的受欢迎的材料。氮化钛亦具有化学及热动力学稳定性。
通常,氮化钛薄膜不直接与硅接触,相反,其经常用来形成包括金属/氮化钛/钛/硅的接触/通路窗结构。这种接触/通路窗结构具有低阻及特别高的热稳定性,以抵抗至550℃的温度而不失效。
在传统制造具有氮化钛/钛/硅结构的阻障的过程中,是利用溅镀形成一薄钛层,以及利用反应性溅镀(Reactive Sputtering)沉积在钛层上一氮化钛层。然而,如果将利用此传统工艺形成的氮化钛阻障应用至高高宽比的接触窗时,在接触窗底部的氮化钛层厚度通常是不足的。
发明内容
本发明的目的在于提供一种在接触/通路插塞中形成一阻挡层的方法,其可降低插塞的电阻电容延迟(RC Delay),以提高插塞的效能及可靠性。
为实现上述的目的,本发明提供一种在接触/通路插塞中形成一阻挡层的方法,特别的是,本发明的方法适用于在高宽比(Aspect Ratio)高于5,最好是7的开口中形成钛/氮化钛阻挡层。
本发明提供一种形成一钛/氮化钛阻挡层的方法,包括:提供一具有一开口的一中间层(Interlayer);利用离子金属等离子体(Ion MetalPlasma)工艺,在基底上形成一与开口轮廓共形的钛层;实施一第一气体稳定步骤(Gas-Stable Step),提供一氢气、一氦气、一反应源以及一传送气体(Carrier Gas)以调整压力;在实施第一气体稳定步骤之后,利用金属有机化学气相沉积(MOCVD)法,以反应源及传送气体沉积一第一氮化钛层在钛层上;实施一第一等离子体处理,以移除第一氮化钛层的一部分;实施一第二气体稳定步骤,提供氢气、氦气、反应源以及传送气体而调整压力;在实施第二气体稳定步骤之后,利用金属有机化学气相沉积(MOCVD),以反应源及传送气体沉积一第二氮化钛层于剩余第一氮化钛层上;以及实施一第二等离子体处理,以移除一部分的第二氮化钛层。
该中间层开口可以是一接触窗开口或一通孔开口,应用于金属有机化学气相沉积的反应源及传送气体分别为四双乙基氨钛(Tetrakis(dimethyl)amino titanium,TDAT)及氦气,而第一及第二等离子体处理工艺使用一氮/氢等离子体以处理第一及第二氮化钛层。
在气体稳定步骤中利用氢气的RC延迟平均值较在气体稳定步骤中使用氮气约低13%,而反射系数(Reflection Index)平均值则约低14%,在沉积氮化钛层的气体稳定步骤中使用氢气可使阻挡层的RC延迟及反射系数实质地降低,因此能提高接触/通路插塞的效能。
附图说明
为提供对本发明的了解,加入了附图以构成本说明书的一部分,该些附图绘示出本发明的实施例,而与说明书共同解释本发明的原理。
图1是半导体基底的一部分的截面图,其包括本发明的一较佳实施例的一阻挡层;
图2A是在相同工艺机器中,以一0.25微米工艺制造的通孔插塞的RC延迟测量图表;
图2B是在相同工艺机器中,以一0.18微米工艺制造的通孔插塞的RC延迟测量图表;
图3是本发明不同批次的通孔插塞中,钛层的反射系数的测量图表;
图4A为一SIM光谱,是在根据本发明的较佳实施例的气体稳定步骤中,使用氢气的钛/氮化钛界面上取得的;
图4B为一SIM光谱,是在气体稳定步骤中使用氮气而得的钛/氮化钛取得的。
图中标记说明:
100:半导体基底
101:组件层
102:导电区域
103:隔离结构
104:层间内介电层
106:开口
108:阻挡层
108a:钛层
108b:氮化钛层
110:导电材料层
具体实施方式
图1是本发明的一较佳实施例中,包括一阻挡层的一半导体基底一部分的截面图,首先,如图1所示,一半导体基底100上形成有一组件层(Component Layer)101,该组件层101包括至少一导电区域102及至少一隔离结构103。该组件层还包括一个或多个晶体管零件(未绘示),以及/或一个或多个金属层(未绘示)。该隔离结构103例如是一场氧化层或一浅沟渠隔离结构。一层间内介电层104形成于基底100上,并覆盖住隔离结构103及下层导电区域102。导电区域102可以是一晶体管的一多晶硅导栅层或一源极/漏极区,或是一金属层。对于以硅为基础的半导体基底,层间内介电层的介电材料可以是二氧化硅,亦可掺杂有磷、硼/磷或砷,并可利传统工艺形成至一般技术使用的厚度。
层间内介电层104之后被构图及蚀刻形成暴露出导电区域102的一开口106。如果导电区域102为组件层101的一晶体管的多晶硅栅极层或一源极/漏极区,开口106则为一接触窗开口,如果导电区102为组件层101中的一金属层,开口106则为一通孔。
根据本发明,阻挡层108形成于开口106中,以确保后续形成的各层的下层导电区域102之间良好的粘着性及电性接触。阻挡层108是一组合层,包括一钛层108a及一氮化钛层108b。氮化钛108层的化学量比值(Stoichiometric Ratio)不限制为1∶1,但取决于所需的电性及物理特性。阻挡层108亦为一扩散阻挡层。最后,一导电材料层110形成于阻挡层108上,并将开口106填满。这些导电材料较佳的例子包括化学气相沉积(CVD)或偏压溅镀的钨或钼。导电材料层110的一额外部分再利用平坦化或干式蚀刻被移除。之后,依据实际所需的一抗反射涂布层(未绘示)可形成于剩余导电材料层110上。完成插塞制造的后续工艺为现有技术,因此不再详细叙述。
如以上所述,由传统方法形成的氮化钛阻挡层不适用于具有大高宽比的接触窗/通孔。因此,对于具有相对较大高宽比的接触/通孔,最好是高于7的高宽比,钛/氮化钛阻挡层108最好是由以下方法形成。对于钛层108a的形成,最好是用一离子金属等离子体(IMP)工艺。在离子金属等离子体工艺中利用一等离子体将溅镀钛原子离子化,一背面偏压施加于基底100的底面,以加速由等离子体形成的钛离子,因此可达到最大底部涵盖范围以及优良的阶梯覆盖,且钛层的厚度可以有效的控制。钛层108a具有大约100至800埃的厚度,最好是250至350埃。氮化钛108b最好是利用金属有机化学气相沉积形成,其利用四双乙基氨钛(TDMAT)为反应源,以及氦气为一传送气体,而在反应温度约350至450℃下进行。生成的氮化钛层与钛层108a几乎共形,然而,其具有高成分的碳及氧以及高阻抗值。
通常,钛层108a及氮化钛层108b是在相同的工艺机器中形成,在钛层利用离子金属等离子体工艺形成之后,整个晶片移至金属有机化学气相沉积反应室中,以沉积形成的氮化钛层。氮化钛层的沉积可以是一个单一的沉积步骤,或是合并等离子体处理的数个沉积工艺。例如,为沉积具有厚为150埃的氮化钛层,一厚为150埃的氮化钛层先在反应室中借金属有机气相沉积形成,然后,再对每一层氮化钛层实施氮/氢等离子体处理,以将其向下蚀刻至75埃的厚度。以上步骤重复一次即可得到经由两次沉积步骤及两次等离子处理步骤的厚度为150埃的氮化钛层。经重复沉积及等离子处理步骤形成的氮化钛层的厚度介于100至500埃,最好是150至200埃。借着等离子体处理工艺所得的氮化钛层具有一减低的碳成分及降低的阻值,同时其薄膜密度增加,且化学量比值(Stoichiometric Ratio)约为1∶1。
在沉积氮化钛层之前,在反应室中实施一气体稳定步骤,以调整及平衡反应气体及传送气体的压力。根据之前的操作条件,气体稳定步骤包括将氮气、氦气以及反应气体/传送气体充入,以稳定反应室的压力。表1是根据上述操作条件的工艺机器的操作配置范例,气体稳定步骤包括表1的步骤5及6。如表1所示,在步骤5及6中是将氮气充入反应室而不充入氢气,其由N2Dil 1000sccm及H20sccm(由圆圈标示)表示。
根据本发明,气体稳定步骤包括充入氢气、氦气、以及反应气体/传送气体(例如:四双乙基氨钛/氦),以稳定反应室的压力。表2是本发明的一实施例中,工艺机器的操作条件的范例,气体稳定步骤包括表2的步骤5及6。如表2所示,氢气是在步骤5中充入反应室,而不充入氮气,如N2Dil 0sccm及H21000sccm所示;而在步骤6中,充入氮气而不充入氢气,参考N2Dil 1000sccm及H20sccm(由圆圈标示)。
本发明的主要特征还包括在气体稳定步骤中,在沉积氮化钛层于钛层上之前,将氢气充入反应室中以取代氮气。
在气体稳定步骤中由氢气取代氮气具有不可预见的效果。图2A是一图表,绘示出在相同的工艺机器中,利用0.25微米工艺形成的通路插塞的电阻电容延迟的测量。在分割线左边的数据点是在气体稳定步骤中使用氢气而得的,而在分割线右边的数据点是在气体稳定步骤中使用氮体而得的。在气体稳定步骤中使用氢气所测得的电阻电容延迟较使用氮气低约4%左右。
图2B是一图表,绘示出在两个不同的工艺机器I、II中,利用0.18微米工艺所得的通路插塞的电阻电容延迟测量标,在分割线左边的数据点由机器I测得,而在分割线右边的数据点由机器II测得。在分割线及点线之间的数据点是在气体稳定步骤使用氮气测得,而在点线右边的数据点则是在气体稳定步骤中使用氢气测得,在气体稳定步骤中使用氢气所测得的电阻电容延迟的平均值较使用氮气低约13%。
图3是不同批次制造的通路插塞中,钛层的反射系数。在分割线左边的数据点是在气体稳定步骤中使用氢气测得的,而在分割线右边的数据点则是在气体稳定步骤中使用氮气测得的。在气体稳定步骤中使用氢气测得的反射系数较在气体稳定步骤中使用氮气所得的反射系数低约14%。
绘示插塞结构的每一个界面的原子成分的SIMS频谱测量图可能指示此一机制,图4A绘示的是在气体稳定步骤中使用氢气而形成的钛/氮化钛界面的SIMS频谱。而图4B绘示在气体稳定步骤中使用氮气而形成的钛/氮化钛界面的SIMS频谱,两者相比,很明显在气体稳定步骤使用氢气所得的钛/氮化钛界面具有较高的氢成分(由箭头标示)。因此指示钛/氮化钛界面的表面特性因为较高的氢成分而改变。
在沉积氮化钛层之前的气体稳定步骤中使用氢气使得生成的阻挡层的电阻电容延迟降低,以及反射系数减小,因此使得接触/通路插塞的效能提高。
虽然本发明上述实施例的阻挡层是应用于接触插塞或通路插塞,很清楚,本领域的技术人员可将本发明精神所形成的阻挡层应用至双重金属镶嵌或内连线的结构。
本发明形成阻挡层的方法具有下列优点。生成的阻挡层因具有降底电阻电容延迟及低反射而特别适用于大高宽比的接触/通孔。再者,其操作条件及工艺与目前使用的工艺机器及传统工艺兼容。
本领域的技术人员可在不脱离本发明的范围或精神下进行各种修改及变化,但这些变化将未脱离本发明的范围。

Claims (22)

1.一种形成阻挡层的方法,应用于一通孔,其特征在于:包括:
提供一基底,该基底上具有一组件层,其中该组件层至少包括一金属材料层;
在该组件层上形成一已构图的中间层,其中该已构图的中间层具有至少一个暴露出该金属材料层一部分的开口;
形成一与该开口的轮廓共形的金属层;
实施一第一气体稳定步骤以调整压力,在该第一气体稳定步骤中提供一氢气、一氦气、一反应源以及一传送气体;
在实施该第一气体稳定步骤后,在该金属层上利用该反应源及该传送气体沉积一第一氮化钛层;
实施一第一等离子体处理工艺,以移除该第一氮化钛层的一部分;
实施一第二气体稳定步骤以调整压力,在该第二气体稳定步骤中提供该氢体、该氦气、该反应源以及该传送气体;
在实施该第二气体稳定步骤后,在剩余的该第一氮化钛层上沉积一第二氮化钛层;
实施一第二等离子体处理工艺,以移除该第二氮化钛层的一部分。
2.根据权利要求1所述的形成阻挡层的方法,其特征在于:形成与该开口轮廓共形的该金属层的步骤包括一离子金属等离子体工艺。
3.根据权利要求1所述的形成阻挡层的方法,其特征在于:形成该第一氮化钛层的步骤包括一金属有机化学气相沉积工艺。
4.根据权利要求3所述的形成阻挡层的方法,其特征在于:该金属有机化学气相沉积工艺包括分别使用四双乙基氨钛及氦为该反应源及该传送气体。
5.根据权利要求1所述的形成阻挡层的方法,其特征在于:形成该第二氮化钛层的步骤包括一金属有机化学气相沉积工艺。
6.根据权利要求5所述的形成阻挡层的方法,其特征在于:该金属有机化学气相沉积工艺包括分别使用四双乙基氨钛及氦为该反应源及该传送气体。
7.根据权利要求1所述的形成阻挡层的方法,其特征在于:该第一等离子体处理步骤包括使用一氮气/氢气等离子体处理该第一氮化钛层。
8.根据权利要求1所述的形成阻挡层的方法,其特征在于:该第二等离子体处理步骤包括使用一氮气/氢气等离子体处理该第二氮化钛层。
9.根据权利要求1所述的形成阻挡层的方法,其特征在于:形成该金属层的材料包括钛。
10.一种形成阻挡层的方法,应用于一接触开口,其特征在于:包括:
提供一基底,该基底上具有一组件层,其中该组件层至少包括具有一掺杂区的一晶体管;
在该组件层上形成一已构图的中间层,其中该已构图的中间层具有至少一个暴露出该掺杂区一部分的开口;
形成一与该开口轮廓共形的金属层;
实施一第一气体稳定步骤以调整压力,在该第一气体稳定步骤中提供一氢气、一氦气、一反应源以及一传送气体;
在实施该第一气体稳定步骤后,在该金属层上利用该反应源及该传送气体沉积一第一氮化钛层;
实施一第一等离子体处理工艺,以移除该第一氮化钛层的一部分;
实施一第二气体稳定步骤以调整压力,该第二气体稳定步骤中提供该氢气、该氦气、该反应源以及该传送气体;
在实施该第二气体稳定步骤后,在剩余的该第一氮化钛层上沉积一第二氮化钛层;
实施一第二等离子体处理工艺,以移除该第二氮化钛层的一部分。
11.根据权利要求10所述的形成阻挡层的方法,其特征在于:形成与该开口轮廓共形的该金属层的步骤包括一离子金属等离子体工艺。
12.根据权利要求10所述的形成阻挡层的方法,其特征在于:形成该第一氮化钛层的步骤包括一金属有机化学气相沉积工艺。
13.根据权利要求12所述的形成阻挡层的方法,其特征在于:该金属有机化学气相沉积工艺包括分别使用四双乙基氨钛及氦为该反应源及该传送气体。
14.根据权利要求10所述的形成阻挡层的方法,其特征在于:形成该第二氮化钛层的步骤包括一金属有机化学气相沉积工艺。
15.根据权利要求14所述的形成阻挡层的方法,其特征在于:该金属有机化学气相沉积工艺包括分别使用四双乙基氨钛及氦为该反应源及该传送气体。
16.根据权利要求10所述的形成阻挡层的方法,其特征在于:该第一等离子体处理步骤包括使用一氮气/氢气等离子体处理该第一氮化钛层。
17.根据权利要求10所述的形成阻挡层的方法,其特征在于:该第二等离子体处理步骤包括使用一氮气/氢气等离子体处理该第二氮化钛层。
18.根据权利要求10所述的形成阻挡层的方法,其特征在于:形成该金属层的材料包括钛。
19.一种形成一钛/氮化钛阻挡层的方法,其特征在于:包括:
提供一具有一中间层的基底,其中该中间层具有至少一个开口;
利用一离子金属等离子体工艺形成一与该开口轮廓共形的钛层;
实施一第一气体稳定步骤,提供一氢气、一氦气、一反应源以及一传送气体以调整压力;
在实施该第一气体稳定步骤后,利用金属有机化学气相反应工艺,在该钛层上以该反应源及该传送气体沉积一第一氮化钛层;
实施一第一等离子体处理工艺,以移除该第一氮化钛层的一部分;
实施一第二气体稳定步骤,提供该氢体、该氦气、该反应源以及该传送气体调整压力;
在实施该第二气体稳定步骤后,在剩余的该第一氮化钛层上沉积一第二氮化钛层;
实施一第二等离子体处理工艺,以移除该第二氮化钛层的一部分。
20.根据权利要求19所述的形成一钛/氮化钛阻挡层的方法,其特征在于:包括分别使用四双乙基氨钛及氦为该反应源及该传送气体。
21.根据权利要求19所述的形成一钛/氮化钛阻挡层的方法,其特征在于:该第一等离子体处理步骤包括使用一氮气/氢气等离子体处理该第一氮化钛层。
22.根据权利要求19所述的形成一钛/氮化钛阻挡层的方法,其特征在于:该第二等离子体处理步骤包括使用一氮气/氢气等离子体处理该第二氮化钛层。
CN02127314.6A 2002-04-03 2002-07-31 形成阻挡层的方法 Expired - Lifetime CN1257539C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/115,740 US6750146B2 (en) 2002-04-03 2002-04-03 Method for forming barrier layer
US10/115,740 2002-04-03

Publications (2)

Publication Number Publication Date
CN1448999A CN1448999A (zh) 2003-10-15
CN1257539C true CN1257539C (zh) 2006-05-24

Family

ID=28673829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02127314.6A Expired - Lifetime CN1257539C (zh) 2002-04-03 2002-07-31 形成阻挡层的方法

Country Status (2)

Country Link
US (1) US6750146B2 (zh)
CN (1) CN1257539C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807488B2 (en) * 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
US7179759B2 (en) * 2004-09-30 2007-02-20 Taiwan Semiconductor Manufacturing Company Barrier layer and fabrication method thereof
JP4447438B2 (ja) * 2004-11-29 2010-04-07 Necエレクトロニクス株式会社 半導体装置の製造方法
US7525197B2 (en) * 2006-07-31 2009-04-28 Intel Corporation Barrier process/structure for transistor trench contact applications
CN106328578B (zh) * 2015-06-18 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107104051B (zh) * 2016-02-22 2021-06-29 联华电子股份有限公司 半导体元件以及其制作方法
US10134629B1 (en) * 2017-09-06 2018-11-20 United Microelectronics Corp. Method for manufacturing a semiconductor structure
CN110875181A (zh) * 2018-08-30 2020-03-10 长鑫存储技术有限公司 介电材料层及其形成方法、应用其的半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610106A (en) * 1995-03-10 1997-03-11 Sony Corporation Plasma enhanced chemical vapor deposition of titanium nitride using ammonia
US6432479B2 (en) * 1997-12-02 2002-08-13 Applied Materials, Inc. Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier

Also Published As

Publication number Publication date
US20030190813A1 (en) 2003-10-09
CN1448999A (zh) 2003-10-15
US6750146B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
US5733816A (en) Method for depositing a tungsten layer on silicon
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
EP0269019B1 (en) Method for producing a semiconductor device
US5858873A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US6140671A (en) Semiconductor memory device having capacitive storage therefor
US6541830B1 (en) Titanium boride gate electrode and interconnect
KR20020059516A (ko) 반도체 집적 회로의 제조 방법
US7329614B2 (en) Heat resistant ohmic electrode and method of manufacturing the same
KR100669141B1 (ko) 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
CN1257539C (zh) 形成阻挡层的方法
CN100352035C (zh) 用于高纵横比半导体器件的掺硼氮化钛层
US5413943A (en) Semiconductor device and method of manufacturing the same
US6747353B2 (en) Barrier layer for copper metallization in integrated circuit fabrication
US7550851B2 (en) Adhesion of tungsten nitride films to a silicon surface
US7087479B2 (en) Method of forming integrated circuit contacts
KR20000000735A (ko) 캐패시터 및 그 형성방법
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
KR20000004349A (ko) 반도체 소자의 제조방법
KR100259166B1 (ko) 반도체 소자의 제조방법
US6855630B1 (en) Method for making contact with a doping region of a semiconductor component
KR100480480B1 (ko) 반도체 소자의 제조 방법
KR100523658B1 (ko) 구리 확산 장벽 제조 방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
CN117976614A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060524