CN1236498C

CN1236498C - Cmos影像感测元件

Info

Publication number: CN1236498C
Application number: CN 02120251
Authority: CN
Inventors: 林昆贤; 陈英烈; 邱裕中; 卢韵全
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2002-05-17
Filing date: 2002-05-17
Publication date: 2006-01-11
Anticipated expiration: 2022-05-17
Also published as: CN1459871A

Abstract

本发明提供一种CMOS影像感测元件，该元件的布局至少包含：一光二极管区域，一主动区域，及一屏蔽。本发明利用周边电路金属层定义的同时，也对像素区域的主动区域定义一金属屏蔽，从而避免了画素被照光的同时，主动区域上的晶体管也被照光而与晶体管模拟是在非照光条件不符，致与光二极管特性不匹配，而产生失真。除此之外并能改善蚀刻不平均的负载效应，因此也使习知技术的处于周围金属层会过度蚀刻、宽度较细的金属线极易被蚀刻殆尽与制程窗口变窄等缺陷问题得以解决。进一步说，主动区域同时定义一金属屏蔽几乎不需增加额外成本，即能提升元件的操作性能与效果。

Description

CMOS影像感测元件

技术领域

本发明涉及CMOS(Complementary metal oxide semiconductor；CMOS)影像感测元件，特别是关于一种利用导线连接光二极管元件与包含3T晶体管的主动区的新式CMOS影像感测元件。

背景技术

CMOS影像感测元件(CMOS image sensor，CIS)由于其具有低操作电压、低功率消耗与高操作效率，在目前的半导体工业中，受到极广泛的应用，如影像电话、数码照相机、移动电话和航太方面等。特别是，由于CIS感测元件可根据需要，进行随意的操作(Random access)，且其相关制程可与半导体中的逻辑电路制作相容，因此更加受到重视。

请参照图1，该图即目前技术中典型的CIS感测元件相关设计。其中，CIS感测元件是由光二极管D与三个MOS(Metal oxide semiconductor；MOS)晶体管元件M1、M2与M3所构成。其中，光二极管D连接至作为开关使用的MOS元件M1，当元件M1开启时(ON)将提供来自电源VDD给光二极管D以产生光二极管D操作所需的逆偏压，此时如图2所示的电压-时间信号A。在逆偏压期间，可接受照光。在逆偏压的电场下，依据照光强度产生不等程度的电子电洞对，以削减部分逆偏压。当逆偏压结束后，停止照光(晶体管M1关闭)。此时，只要读取信号加至晶体管M3的闸极，以开启晶体管M3，即可读取光信号大小。光信号(电压)藉由光二极管D输出至MOS元件M2放大并由MOS元件M3的源极端输出。

请参照图3，该图为习知技术的CMOS影像感测元件单一像素(Pixel)布局俯视图，其中，包含像素区域102形成于一P型半导体基板100上，像素区域102并包含一光二极管区域104和一主动区域105，以隔离区110隔离。光二极管区域104包含一N型井106形成于其中。当N型井106连接一正电压而光二极管区域104的其他P型基板连接负电压时将形成P/N接面的空乏区(Depletion region)108；主动区域105包含的三个晶体管(112a，112b，112c)，分别对应于图1的M1、M2、M3，用以控制光二极管的操作。

习知技术，在CMOS影像感测元件的像素区域中，光二极管区104接受照光后，可见光的范围约在350nm-900nm之间，即可响应，藉由感测光线强弱，而产生不同的电压差值。因此为使光二极管区104有良好的光感应性，通在像素区域102上必须为具有透光性的层状结构，才能供光二极管区104接受光感应。

但是，主动区域105的晶体管的源汲极106a，和光二极管区104一样，在接受照光后，同样地感应光强度，而产生暗电流(Dark current)缺陷。然而，在做光二极管特性模拟分析(SPICE model)时，都是假设主动区105上晶体管在黑暗的环境下，但实际上主动区105和光二极管区104都是操作在有光的环境下，因此造成晶体管的特性不匹配，而导致失真的问题。

而周边电路的导线制程需进行至M3，此外像素区域102内导线制程通常比周边区域的导线简单许多，例如像素区102只至M2，即少了一层金属层。换言之，图案比相差很大，周边区域需用较长的时间蚀刻，一旦蚀刻时间过长，处于周围金属层将会过度蚀刻，而宽度较细的金属线极易被过度蚀刻，且造成制程容忍度(Process window)变窄，而成为制程极大的缺陷。

发明内容

有鉴于此，本发明的主要目的为提供一种CMOS影像感测元件，以解决上述暗电流等问题。

本发明的另一目的为降低CMOS影像感测元件的习知缺陷。

本发明的技术方案是这样实现的：

一种CMOS影像感测元件，该元件的布局至少包含：一光二极管区域，形成于P型半导体基板上；一主动区域，形成于该半导体基板上并以隔离区隔离该光二极管区，主动区域上包含晶体管，用以驱动该光二极管；及一屏蔽，形成于该主动区域上方，并遮盖主动区域以避免受光，该屏蔽连接至一预定电压或接地，用以避免电荷的累积。

其中上述的光二极管区域可以P型半导体基板作为正极，P型半导体基板内的N型井作为负极。而上述的光二极管区域可以N型井作为负极，该N型井内的P型扩散区作为正极。且该屏蔽材质可选用金属。

一种CMOS影像感测元件，该元件的布局至少包含：一光二极管区域，形成于P型半导体基板上；一主动区域，形成于该半导体基板上并以隔离区与该光二极管区隔离，该主动区域包含复数个晶体管以驱动该光二极管；其特征在于：于制作周边电路金属化制程中，同时形成一金属屏蔽覆盖于该主动区域上方，该金属屏蔽接地或连接至一特定电压。

本发明的CMOS影像感测元件，可以降低CMOS影像感测元件的习知缺陷，解决上述暗电流等问题。

附图说明

图1为习知技术的CMOS影像感测元件电路相关设计；

图2为CMOS影像感测元件在进行操作时的相关波形图；

图3为习知技术的CMOS影像感测元件的像素布局俯视图；

图4为CMOS影像感测元件的俯视图；

图5、图6为本发明的CMOS影像感测元件的像素布局俯视图；

图7为图6CMOS影像感测元件的布局于aa’线段上的截面图；

图8为图6CMOS影像感测元件的布局于bb’线段上的截面图。

具体实施方式

本发明揭示一种CMOS影像感测元件(CIS)的布局改良设计，借着在形成周边电路金属时同时制作主动区域屏蔽。如此将可改善传统像素接受照光时，主动区域同样照光，而产生暗电流和干扰等缺陷。详细说明如下，所述的较佳实施例用以说明，非用以限定本发明。

请参照图4，该图为CMOS影像感测元件的俯视图，一个CMOS影像感测元件包括复数个像素102排列和周边电路区200，并取邻近周边电路的四个像素102为例，其四个像素102放大图如图5所示，该图为本发明的CMOS影像感测元件的像素布局俯视图，首先提供一P型半导体基板100(请同时参考图7的截面图)，在一典型实施例中，上述P型掺杂半导体基板100为具有如硼原子等P型掺杂物。接着在该P型半导体基板100上制作像素区域102，其中，在形成光二极管区域104和主动区域105之前，在此P型半导体基板100的上表面，须先形成如FOX(Fieldoxide)、STI(Shallow trench isolation)等的隔离结构的隔离区110，以便将光二极管区域104与主动区域105相互隔开。

接着在此像素区域102，进行光二极管区域104的制作。首先，形成光阻图案于P型半导体基板100上，以定义N型井106区，接着施以第一次离子布植程序于光二极管区域104，以形成N型井106于其中，在一典型实施例中，N型井106以磷、砷等N型掺杂物布植。完成N型井106的制作后，再去除光阻图案。

接着在此像素区域102，进行主动区域105晶体管(112a，112b，112c)闸极结构的制作，并分别于周边电路区域进行晶体管闸极结构的制作。在一典型实施例中，主动区域105包含三个晶体管(112a，112b，112c)，例如先形成闸极的氧化层，再形成多晶硅(Polysilicon)层覆盖闸极氧化层之上，接着定义光阻图案于多晶硅层之上。

接着蚀刻上述的多晶硅层及闸极氧化层后，再去除光阻，以形成闸极结构，接着选择形成间隙壁于闸极结构侧壁。接下来进行第二次离子布植程序于主动区域105，并以具间隙壁的闸极结构作为离子布植的罩幕，植入N⁺，形成晶体管(112a，112b，112c)的源极和汲极，即主动区域N⁺掺杂区106a，再接以进行一退火程序。

完成主动区域105晶体管(112a，112b，112c)和周边电路区域晶体管的主要闸极结构后，形成介电层114覆盖所有区域以平坦化，接着施以微影及蚀刻制程，在周边电路区域的元件形成接触窗，在像素区域102的主动区域105晶体管(112a，112b，112c)的源极、主动区域105晶体管(112a，112b，112c)的闸极、主动区域N⁺掺杂区106a与光二极管区域104形成接触窗后，接着进行金属化制程，形成金属层以填满接触窗，并在主动区域105上方的介电层114(请同时参考图7的截面图)上表面形成金属屏蔽116，避免主动区域1105接受照光，如图6所示，接着再施以CMP(Chemical mechanical polish)去除介电层上表面多余的金属。

请参照图7，该图显示了图6CMOS影像感测元件的布局于aa’线段上的截面图。在此P型半导体基板100的表面，形成隔离区110和介电层114，其中，隔离区110邻接并围绕于光二极管区域104的边缘，且将光二极管区域104与主动区域105相互隔开，并在主动区域105N⁺掺杂区106a的正上方，形成金属屏蔽116。同样的，图8所示为图6CMOS影像感测元件的布局于bb’线段上的截面图，在主动区域105晶体管(112b，112c)的正上方，形成金属屏蔽116。

请注意，应于金属屏蔽116施以一特定电压或接地，以避免该金属屏蔽116浮置(Floating)而导致累积电荷的反效果。

本发明的优点，如(a)金属屏蔽制作过程相当简单，于制作典型周边电路的金属层制程中，只需更改光罩图案设计，同时定义出主动区域的金属屏蔽，避免主动区域照光后产生暗电流等缺陷，并能符合无照光环境下的SPICE model；(b)能改善负载效应，在金属化制程时，避免蚀刻时间过长，使习知技术的处于周围金属层将会过度蚀刻、宽度较细的金属线极易被蚀刻殆尽与制程窗口变窄等缺陷问题得以解决；(c)几乎不需成本，即能提升元件的操作性能与效果，而大幅降低习知技术的缺陷的出现。

本发明虽以较佳实施例阐明如上，然其并非用以限定本发明精神与发明实体，因此，在不脱离本发明的精神与范围所作的修改，均应包含在本案的权利要求保护范围之内。

Claims

1.一种CMOS影像感测元件，该元件的布局至少包含：

一光二极管区域，形成于P型半导体基板上；以及

一主动区域，形成于该半导体基板上并以隔离区与该光二极管区隔离，该主动区域包含多个晶体管以驱动该光二极管；

其特征在于：该元件还包括一屏蔽，形成于该主动区域上方，并遮盖该主动区域以避免受光，该屏蔽连接至一预定电压或接地，用以避免电荷的累积。

2.如权利要求1所述的CMOS影像感测元件，其特征在于：其中上述的光二极管区域以P型半导体基板作为正极，P型半导体基板内的N型井作为负极。

3.如权利要求1所述的CMOS影像感测元件，其特征在于：其中上述的光二极管区域以N型井作为负极，该N型井内的P型扩散区作为正极。

4.如权利要求1所述的CMOS影像感测元件，其特征在于：其中上述的屏蔽材质为金属。

5.一种CMOS影像感测元件，该元件的布局至少包含：

一光二极管区域，形成于P型半导体基板上；

其特征在于：

于制作周边电路金属化制程中，同时形成一金属屏蔽覆盖于该主动区域上方，该金属屏蔽接地或连接至一特定电压。