CN1235283C - 防止氮化物内存单元被充电的制造方法及其装置 - Google Patents
防止氮化物内存单元被充电的制造方法及其装置 Download PDFInfo
- Publication number
- CN1235283C CN1235283C CN 01123721 CN01123721A CN1235283C CN 1235283 C CN1235283 C CN 1235283C CN 01123721 CN01123721 CN 01123721 CN 01123721 A CN01123721 A CN 01123721A CN 1235283 C CN1235283 C CN 1235283C
- Authority
- CN
- China
- Prior art keywords
- protective layer
- silicon
- grid
- nitride
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种防止氮化物只读存储器(Nitride Read Only Memory；NROM)单元被充电的制造方法。本发明的方法在NROM单元的内层介质(Inter-Level Dielectrics；ILD)/内金属介质(Inter-Metal Dielectrics；IMD)中形成保护层，此保护层可防止制造过程中的紫外线(Ultra-VioletLight)或等离子体穿透而进入NROM单元内，并可防止离子迁移率的增加，而导致制造过程的电荷量提高，影响NROM单元的电性稳定度。另外，尚可降低NROM单元的阈值电压(Threshold Voltage)，而扩大阈值电压的范围。
Description
技术领域
本发明涉及一种防止氮化物只读存储器(Nitride Read OnlyMemory；NROM)单元被充电的制造方法及其装置，特别是涉及一种在NROM单元的内层介质(Inter-Level Dielectrics；ILD)/内金属介质(Inter-Metal Dielectrics；IMD)中形成保护层的制造方法及其装置。
背景技术
请参照图1，其为现有NROM单元的结构的剖面图。此NROM单元的形成首先是利用光刻与例如湿式蚀刻法在基材100上定义出有源区域(Active Area)，并以离子注入法(Ion Implantation)在基材100内注入磷离子(P-)，而形成信道(Channel)124。在基材100上依序沉积第一氧化层102、氮化层104、以及第二氧化层106，其中氮化层104夹在第一氧化层102与第二氧化层106之间。利用光刻工艺定义第一氧化层102、氮化层104、以及第二氧化层106，而形成氧化硅/氮化硅/氧化硅的ONO(Oxide-Nitride-Oxide)结构108，并暴露出基材100。
接着，沉积多晶硅(Polysilicon)层110覆盖第二氧化层106，再沉积硅化金属(Silicide)层112覆盖多晶硅层110，同样利用光刻工艺定义暴露出第二氧化层106，而形成栅极114。随后，例如以化学气相沉积法(Chemical Vapor Deposition；CVD)沉积一层材料层覆盖基材100、第二氧化层106、以及硅化金属层112，其中此材料层例如为四氧乙基硅酸盐(Tetra-Ethyl-Ortho-Silicate；TEOS)、二氧化硅(SiO2)或氮化硅(Si3N4)等。以光刻及各向异性刻蚀(Anisotropic Etch)方式定义此材料层，以形成间隙壁(Spacer)116。
随后利用间隙壁116与栅极114所构成的结构为掩膜，以磷(P)或是对硅(Si)的固溶度(Solid Solubility)较高的砷(As)为离子源(IonSource)，对基材100进行高浓度且深度较深的重掺杂(Heavy Doping)，而形成漏极(Drain)122与源极(Source)126。沉积一层绝缘层118覆盖基材100、间隙壁116、以及硅化金属层112后，再沉积ILD/IMD层120覆盖绝缘层118。此时，NROM单元的结构已完成。
在往后的制造过程中，通常会有例如紫外线(Ultra-Violet Light)或等离子体的穿透，使得NROM组件内的原子受到激发，而导致NROM组件的电性的不稳定，造成NROM组件的伤害，或导致离子迁移率(Ion Mobility)提高，而造成制造过程期间电荷量升高，并造成阈值电压(Threshold Voltage)的升高，影响组件稳定性。
因此，上述现有NROM单元的制造方法中，没有形成保护的构造，因此在往后的制造过程中，NROM单元可能会遭受紫外线或等离子体的穿透，亦可能会增加离子迁移率，提高电荷量，都会对NROM单元造成伤害，且导致NROM单元电性不稳定。
发明内容
为了克服现有技术的不足，本发明的目的是提供一种防止氮化物内存单元被充电的制造方法，本发明的方法在制造NROM单元时，形成保护层，以避免NROM组件受到紫外线或等离子体穿透，防止离子迁移率升高，以维持电性稳定。
本发明的另一目的是提供一种防止氮化物内存单元被充电的制造方法，本发明的方法在制造NROM单元时，在ILD/IMD层中形成一层或多层保护层，以避免制造过程中电荷量增加、离子迁移率提高、及紫外线照射或等离子体穿透，而增加组件的电性稳定度，并降低NROM组件的阈值电压，进而扩大阈值电压的范围。
本发明的另一目的是提供一种防止氮化物只读存储器单元被充电的装置。
为了达到上述的目的，本发明提供了一种防止氮化物只读存储器单元被充电的制造方法，其至少包括：提供一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；形成一栅极覆盖部分的该氧化硅/氮化硅/氧化硅结构；形成一间隙壁，其中该间隙壁位于该栅极的两侧，且覆盖另一部分的该氧化硅/氮化硅/氧化硅结构；形成一绝缘层覆盖该基材、该栅极、以及该间隙壁；以及形成一保护层覆盖该绝缘层。
本发明还提供一种防止氮化物只读存储器单元被充电的装置，至少包括：一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；一栅极位于部分的该氧化硅/氮化硅/氧化硅结构上；一间隙壁位于该栅极的两侧，且位于其余的该氧化硅/氮化硅/氧化硅结构上；一绝缘层位于该基材、该栅极、以及该间隙壁上；以及一保护层位于该绝缘层上。
本发明还提供另一种防止氮化物只读存储器单元被充电的制造方法，其至少包括：提供一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；形成一栅极覆盖部分的该氧化硅/氮化硅/氧化硅结构；形成一间隙壁，其中该间隙壁位于该栅极的两侧，且覆盖另一部分的该氧化硅/氮化硅/氧化硅结构；形成一绝缘层覆盖该基材、该栅极、以及该间隙壁；形成一内层介质/内金属介质覆盖该绝缘层；以及形成多个保护层，其中该保护层位于该内层介质/内金属介质中。
本发明还提供另一种防止氮化物只读存储器单元被充电的装置，至少包括：一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；一栅极位于部分的该氧化硅/氮化硅/氧化硅结构上；一间隙壁位于该栅极的两侧，且位于其余的该氧化硅/氮化硅/氧化硅结构上；一绝缘层位于该基材、该栅极、以及该间隙壁上；一内层介质/内金属介质位于该绝缘层上；以及多个保护层，其中该保护层位于该内层介质/内金属介质中。
换言之，本发明的方法是在NROM单元的绝缘层外的ILD/IMD层中加入一层或多层例如由氮化硅(SiNx)或氮氧化硅(SiON)所组成的保护层，此保护层可挡住紫外线的照射与等离子体的侵入，因此可防止NROM组件受到紫外线与等离子体离子的激发而放电，而使得组件的阈值电压降低，且组件的电性得以控制与维持。
本发明的优点是：本发明的方法形成至少一层例如由氮化硅(SiNx)或氮氧化硅(SiON)所构成的保护层，用以防止在后段的制程中紫外线照射或等离子体侵入，而激发组件产生电荷，并造成离子迁移率增加。因此，运用本发明可阻挡紫外线及等离子体穿透进入NROM单元，不但可避免离子迁移率的增加，维持NROM组件的电性的稳定度，亦可降低阈值电压而扩大阈值电压的范围。
附图说明
下面结合附图及实施例对本发明进行详细说明：
图1为现有NROM单元结构的剖面图；
图2为本发明一较佳实施例NROM单元结构的剖面图；
图3为本发明另一较佳实施例NROM单元结构的剖面图。
图中符号说明：
100 基材 102 第一氧化层
104 氮化层 106 第二氧化层
108 ONO结构 110 多晶硅层
112 硅化金属层 114 栅极
116 间隙壁 118 绝缘层
120 ILD/IMD层 122 漏极
124 信道 126 源极
200 基材 202 第一氧化层
204 氮化层 206 第二氧化层
208 ONO结构 210 多晶硅层
212 化金属层 214 栅极
216 间隙壁 218 绝缘层
220 保护层 222 ILD/IMD层
224 漏极 226 信道
228 源极 270 第一保护层
272 第一ILD/IMD层 274 第二保护层
276 第二ILD/IMD层 278 第三保护层
280 插塞 282 金属层
284 接触窗/介层窗
具体实施方式
相较于快擦写存储器(Flash Memory)与可擦可编程只读存储器(Erasable Programmable Read Only Memory；EPROM)，NROM单元无法利用紫外线来使其回复到最初状态，但是紫外线的照射却会激发NROM单元的原子，而导致NROM单元的电性呈现不稳定状态，进而造成组件的伤害，因此需要将紫外线隔离在NROM单元外。
另外，制造过程中的等离子体离子亦会侵入NROM单元内，而使得NROM单元的电荷量增加，同样会影响NROM单元的电性稳定度，而伤害组件。因此，NROM单元需要保护的构造，来防止紫外线以及等离子体离子的穿透，并维持NROM单元内的电荷量。
请参照图2，其为本发明的一较佳实施例的NROM单元的结构的剖面图。形成此NROM单元时，首先，以光刻与蚀刻方式，例如湿式蚀刻方式，在基材200上定义出有源区域，并利用离子注入法在基材200内注入磷离子(P-)，而形成信道226。随后，在基材200上依序沉积第一氧化层202、氮化层204、以及第二氧化层206，其中氮化层204介于第一氧化层202与第二氧化层206之间。再利用光刻工艺定义第一氧化层202、氮化层204、以及第二氧化层206而暴露出基材200，并形成氧化硅/氮化硅/氧化硅的ONO结构208。
接着，例如以低压化学气相沉积法(Low Pressure CVD；LPCVD)沉积多晶硅层210覆盖第二氧化层206，再例如以低压化学气相沉积法沉积硅化金属层212覆盖多晶硅层210，其中硅化金属层212的材料可例如为硅化钨(WSi2)或硅化钛(TiSi2)，并同样利用光刻及蚀刻工艺定义，而形成栅极214，并暴露出第二氧化层206。随后，例如以化学气相沉积法沉积一层材料层覆盖基材200、第二氧化层206、以与栅极214，其中的材料层可例如为四氧乙基硅酸盐(TEOS)、二氧化硅(SiO2)或氮化硅(Si3N4)等。利用光刻及各向异性刻蚀方式定义此材料层，而在栅极214侧壁形成间隙壁216。
随后，利用间隙壁216与栅极214所构成的结构为掩膜，以磷(P)或是对硅(Si)的固溶度较高的砷(As)为离子源，对基材200进行深度较深且浓度较高的重掺杂，而形成漏极224与源极228。沉积一层绝缘层218覆盖基材200、间隙壁216、以与栅极214后，再沉积一层保护层220覆盖绝缘层218，其中保护层220的材料例如为氮化硅(SiNx)或氮氧化硅(SiON)等，且此保护层220可防止紫外线与等离子体的穿透。之后，沉积一层介电材料ILD/IMD层222。
由于，上述的本发明的防止NROM单元被充电的制造方法中，形成有一保护层220，因此可用以保护NROM单元，阻绝紫外线照射与等离子体离子侵入，避免NROM组件的电性受到影响，而可维持NROM组件的稳定度，并可降低组件的阈值电压至约0.2伏特以下，而扩大组件的阈值电压的范围。
请参照图3，其为本发明的另一较佳实施例的NROM单元的结构的剖面图。此NROM单元的结构是在图2的NROM单元结构的绝缘层218上，沉积第一保护层270，随后沉积第一ILD/IMD层272覆盖第一保护层270。接着，沉积第二保护层274覆盖第一ILD/IMD层272，再沉积第二ILD/IMD层276覆盖第二保护层274，以及第三保护层278覆盖第二ILD/IMD层276，其中第一保护层270、第二保护层274、以及第三保护层278的材料可例如为氮化硅(SiNx)或氮氧化硅(SiON)等。然后，利用光刻与蚀刻工艺定义，形成接触窗/介层窗284，且暴露出栅极214，并在此接触窗/介层窗284内形成插塞280，其中插塞280的材料可例如为钨(W)。接着，形成一金属层282覆盖第三保护层278与插塞280。
由于，上述的NROM结构在ILD/IMD层之间形成有三层保护层，即第一保护层270、第二保护层274、以及第三保护层278，因此，此NROM结构具有更多道保护来阻挡紫外线或等离子体离子的穿透，更能维持组件的稳定。
由上述的实施例可知，本发明的NROM可在ILD/IMD层之间形成多层的保护层，只要工艺许可，并不限定保护层的数量，而且保护层的位置只需位于ILD/IMD层与NROM绝缘层之间即可，并不限定其位置。
如本领域技术人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的保护范围内。
Claims (13)
1.一种防止氮化物只读存储器单元被充电的制造方法，至少包括：
提供一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；
形成一栅极覆盖部分的该氧化硅/氮化硅/氧化硅结构；
形成一间隙壁，其中该间隙壁位于该栅极的两侧，且覆盖另一部分的该氧化硅/氮化硅/氧化硅结构；
形成一绝缘层覆盖该基材、该栅极、以及该间隙壁；
形成一保护层覆盖该绝缘层，该保护层含有氮；以及
形成一内层介质/内金属介质于该保护层上。
2.根据权利要求1所述的制造方法，其特征在于：该保护层的材料为氮化硅。
3.根据权利要求1所述的制造方法，其特征在于：该保护层的材料为氮氧化硅。
4.根据权利要求1所述的制造方法，其特征在于：该栅极包括一多晶硅层与一硅化金属层。
5.一种防止氮化物只读存储器单元被充电的装置，至少包括：
一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；
一栅极位于部分的该氧化硅/氮化硅/氧化硅结构上；
一间隙壁位于该栅极的两侧，且位于其余的该氧化硅/氮化硅/氧化硅结构上；
一绝缘层位于该基材、该栅极、以及该间隙壁上；
一保护层位于该绝缘层上，该保护层含有氮；以及
一内层介质/内金属介质位于该保护层上。
6.根据权利要求5所述防止氮化物只读存储器单元被充电的装置，其特征在于：该保护层的材料为氮化硅。
7.根据权利要求5所述防止氮化物只读存储器单元被充电的装置，其特征在于：该保护层的材料为氮氧化硅。
8.一种防止氮化物只读存储器单元被充电的制造方法，至少包括：
提供一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；
形成一栅极覆盖部分的该氧化硅/氮化硅/氧化硅结构；
形成一间隙壁，其中该间隙壁位于该栅极的两侧，且覆盖另一部分的该氧化硅/氮化硅/氧化硅结构；
形成一绝缘层覆盖该基材、该栅极、以及该间隙壁；
形成一第一保护层于该绝缘层上，该第一保护层含有氮；
形成一内层介质/内金属介质于该第一保护层上；以及
形成一第二保护层于该内层介质/内金属介质上，该第二保护层含有氮。
9.根据权利要求8所述的制造方法，其特征在于：该第一保护层与该第二保护层的材料为氮化硅。
10.根据权利要求8所述的制造方法，其特征在于：该第一保护层与该第二保护层的材料为氮氧化硅。
11.一种防止氮化物只读存储器单元被充电的装置，至少包括：
一基材，其中该基材上形成有一氧化硅/氮化硅/氧化硅结构；
一栅极位于部分的该氧化硅/氮化硅/氧化硅结构上；
一间隙壁位于该栅极的两侧，且位于其余的该氧化硅/氮化硅/氧化硅结构上；
一绝缘层位于该基材、该栅极、以及该间隙壁上；
一第一保护层位于该绝缘层上，该第一保护层含有氮；
一内层介质/内金属介质位于该第一保护层上；以及
一第二保护层位于该内层介质/内金属介质上，该第二保护层含有氮。
12.根据权利要求11所述防止氮化物只读存储器单元被充电的装置，其特征在于：该第一保护层和该第二保护层的材料为氮化硅。
13.根据权利要求11所述防止氮化物只读存储器单元被充电的装置，其特征在于：该第一保护层和该第二保护层的材料为氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01123721 CN1235283C (zh) | 2001-07-26 | 2001-07-26 | 防止氮化物内存单元被充电的制造方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01123721 CN1235283C (zh) | 2001-07-26 | 2001-07-26 | 防止氮化物内存单元被充电的制造方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1400655A CN1400655A (zh) | 2003-03-05 |
| CN1235283C true CN1235283C (zh) | 2006-01-04 |
Family
ID=4665244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01123721 Expired - Fee Related CN1235283C (zh) | 2001-07-26 | 2001-07-26 | 防止氮化物内存单元被充电的制造方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1235283C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060554B2 (en) * | 2003-07-11 | 2006-06-13 | Advanced Micro Devices, Inc. | PECVD silicon-rich oxide layer for reduced UV charging |
| US7732923B2 (en) * | 2004-12-30 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Impurity doped UV protection layer |
-
2001
- 2001-07-26 CN CN 01123721 patent/CN1235283C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1400655A (zh) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617204B2 (en) | Method of forming the protective film to prevent nitride read only memory cell charging | |
| US7714379B2 (en) | SONOS floating trap memory device formed in recess with the lower surface of the conductive gate formed higher that the upper surface of the active region | |
| US6602805B2 (en) | Method for forming gate dielectric layer in NROM | |
| US7442987B2 (en) | Non-volatile memory devices including divided charge storage structures | |
| CN1237607C (zh) | 于衬底上制造集成电路的方法 | |
| CN1855548A (zh) | 半导体存储器件及其制造方法 | |
| KR20080053217A (ko) | 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| CN1670960A (zh) | 存储器件及其制造方法 | |
| US6765254B1 (en) | Structure and method for preventing UV radiation damage and increasing data retention in memory cells | |
| CN1221025C (zh) | 氮化物只读存储器及其制造方法 | |
| CN1855445A (zh) | 非易失性存储器件及相关器件的制造方法 | |
| CN1235283C (zh) | 防止氮化物内存单元被充电的制造方法及其装置 | |
| KR100469775B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN1832134A (zh) | 于半导体装置中形成栅电极图案的方法 | |
| CN1405895A (zh) | 半导体器件及其制造方法 | |
| CN101211856A (zh) | 制造半导体器件的方法 | |
| CN1855444A (zh) | 电荷俘获存储器件的制造方法 | |
| CN1674257A (zh) | 快闪存储器结构及其制作方法 | |
| CN1324710C (zh) | 埋入式位线的结构及其制造方法 | |
| CN1892999A (zh) | 闪存器件的制造方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1263145C (zh) | 紫外线程序化的p型掩模式只读存储器及其制造方法 | |
| CN1201389C (zh) | 一种用于防止电荷充电的氮化物只读存储器制作方法 | |
| CN1230022A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060104 Termination date: 20190726 |