CN1229865C - 用以抑制电感q值下降的电感结构 - Google Patents
用以抑制电感q值下降的电感结构 Download PDFInfo
- Publication number
- CN1229865C CN1229865C CN 02108570 CN02108570A CN1229865C CN 1229865 C CN1229865 C CN 1229865C CN 02108570 CN02108570 CN 02108570 CN 02108570 A CN02108570 A CN 02108570A CN 1229865 C CN1229865 C CN 1229865C
- Authority
- CN
- China
- Prior art keywords
- inductance
- helical body
- order
- interlayer hole
- induction structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用以抑制电感Q值下降的电感结构,至少包含:护层形成于一绝缘层之上,该绝缘层包含介层窗形成于其中。螺旋主体,包含有金属材料,其位于护层之上且回填于介层窗中,覆盖层覆盖于螺旋主体之上,其中上述的介层窗口面积大于5微米乘以5微米,用以降低介层窗电阻,其中该螺旋主体的厚度约6至26微米之间,用以降低串连电阻。
Description
技术领域
本发明与一种集成电路的工艺有关,特别是一种电感结构用以降低因介层窗电阻所造成的电感Q值下降问题。
发明背景
集成电路(IC)在技术上已有显著的提升,增加电子元件的密度也已俨然变成为一种趋势。经由缩小电子元件的尺寸,可以增加半导体集成电路的整合密度。随着电子元件尺寸的缩小化后,集成电路在制造过程中不断出现许多新的挑战。基于半导体晶片上的晶片密度不断提高,所以个个工艺所扮演的角色也益形重要。在进入线宽小于0.18微米或更小的世代时,各种工艺的条件较以往更为严格。例如,动态随机存储器(DRAM)单元尺寸缩小后,造成了储存容量的减少而导致在可靠性上的缺失,此外基于半导体晶片上的晶片密度不断提高,所以光刻工艺所扮演的角色也益形重要。在集成电路中,光刻及蚀刻是制造多重层结构的重要工艺,同时也提供了多重层间准确的对位。
一般集成电路的平面电感器中(planar inductor)包含一螺旋状的主体结构,上述的螺旋状主体包含以矩形、圆形、椭圆形或其它多边形的一中心点向外旋转发散的外观。一美国专利号US5416356则有揭露相关的螺旋状电感器。电感器的Q值为一此元件的参数,其为储存于电感器中的磁能与能量消散(power dissipated)的比值。而Q值与电感的阻抗有关,电感器的总电感可以区分为自感以及互感两部分。自感主要是导线中电流与自身的磁场感应所发生的交互作用,互感则是导线中电流与相邻磁场感应所发生的交互作用,而Q值则与电感的DC电阻成反比。因此过高的电阻往往造成电感Q值下降。
美国专利号US544631揭露一种降低电感总DC电阻的方法。藉由提供不同金属层的螺旋状平面电感(spiral planar inductors in difference levelof metal),DC电阻降低与平行连接的绕曲数目有关(the reduction In DCresistance depends on the number of parallel connected windings)。因此利用上述专利所提供的结构可以提升电感的Q值。
在上述的技术中,过高的介层窗电阻以及在其下穿过的底层金属线是降低Q值的主要因素。
发明内容
本发明的目的为提供一种集成电路中电感的结构,将提供另外的方式用以将低电阻以提升Q值。
本发明的另一目的为利用降低介层窗电阻以及增加螺旋主体的金属层厚度,用以抑制电感Q值下降的电感结构。
一种电感结构,至少包含:护层,形成于一绝缘层之上,该绝缘层包含介层窗形成于其中;螺旋主体,包含有金属材料,其位于该护层之上且回填于该介层窗中;及覆盖层,覆盖于该螺旋主体之上。
一种用以抑制电感Q值下降的电感结构,至少包含一螺旋主体,该螺旋主体包含有金属材料,其中上述的螺旋主体位于护层之上且一覆盖层覆盖于该螺旋主体之上。其中做为该螺旋主体导电通道的介层窗口面积大于5微米乘以5微米,用以降低介层窗电阻,其中该螺旋主体的厚度约为6微米至26微米之间,用以降低串连电阻。覆盖层的组成包含聚酰亚胺(Polyimide)、氮化硅材料或其组合。
基于本发明的结构,螺旋主体金属电阻可达现有技术的十三分之一,而将上述的介层窗开口扩大增加面积,与现有技术相比较,可将介层窗接触电阻视为零。最后电感的总电阻RS约为原先的十三分之一,大大的提高电感的Q值。
附图说明
图1为本发明的截面图;
图2为本发明的俯视图;
图3为电路示意图。
主要元件对照表:
绝缘材料2,金属层4,护层6,电感螺旋主体8,金属栓10,聚酰亚胺或氮化硅材料12。
具体实施方式
本发明为电感的结构,本发明的电感不象现有技术植于内部,相反地制作于护层的上方,利用与现有技术相反的思考方式,且利用扩大介层窗范围以及增加主体金属厚度,用以降低电感电阻进而提升电感Q值。参阅图1以及图2,图1为本发明的截面图、图2为本发明的俯视图。提供由硅的半导体材料做为基板(图中未示),熟知该项技艺者所了解,任何型态的半导体基板如砷化镓或锗亦可以做为上述基板。首先,在基板上形成一绝缘材料2,用以做为元件间的隔离。一般可以采用以化学气相沉积法,使用正硅酸乙酯(TEOS)所形成的氧化层。也可以采用利用化学气相沉积法制作氮化砂层,反应气体为SiH4,NH3,N2,N2O或SiH2Cl2,NH3,N2,N2O。当然,任何的绝缘材料均可以适用于此。
金属层4可以配置于绝缘材料之中,做为内连线的功用。一护层(passivation)6可以沉积于上述绝缘材料2之上,多个介层窗利用公知的光刻工艺形成于金属层4以及护层6之间。介层窗的开口较传统的介层窗口大,用以降低接触电阻进而提升Q值(于低频时,Q约等于wL/R)。值得注意的是,本发明的电感制作于护层6的上方,不象现有技术植于内部。是故可以扩大介层窗的开口面积。举一较佳实施例而言,可以使用大于5微米乘以5微米的面积(现有技术约0.16微米乘以0.16微米)。在介层窗中形成做为电感螺旋主体8的金属层,图1为沿着图2A-A切线的截面。由图1可以看出螺旋的切面8a,金属栓10回填于介层窗之中用以与底层金属层4连接,形成导电通道。而此螺旋主体8厚度介于6-26微米之间,较厚于现有技术的厚度,用以降低电感串连电阻。现有技术的电感植于内部,其厚度约为2微米,造成无法增加其厚度用以降低串连电阻,因扩大厚度有违于缩小元件的趋势,然而本发明将电感形成于护层6之上则可免去其困扰。一覆盖层12覆盖于元件之上用以保护电感。覆盖层12的组成包含聚酰亚胺(polyimide)、氮化硅材料或其组合。
参阅图3,其为电路的示意图,可知:
电感的总电阻R=螺旋主体金属电阻+介层窗接触电阻
基于本发明的结构,螺旋主体金属电阻可达现有技术的十三分之一,而将上述的介层窗开口扩大增加面积,与先前技术相较,可将介层窗接触电阻视为零。最后电感的总电阻RS约为原先的十三分之一,大大的提高电感的Q值。
本发明以较佳实施例说明如上,而熟悉此领域技艺者,在不脱离本发明的精神范围内,当可作些许更动润饰,其专利保护范围当视专利权利要求范围及其等同领域而定。
Claims (9)
1、一种电感结构,至少包含:
护层,形成于一绝缘层之上,该绝缘层包含介层窗形成于其中;
螺旋主体,所述螺旋主体包含金属材料,其位于该护层之上且回填于该介层窗中;及
覆盖层,覆盖于该螺旋主体之上。
2、如权利要求1所述的电感结构,其特征在于:上述的介层窗口面积大于5微米乘以5微米,用以降低介层窗电阻。
3、如权利要求1所述的电感结构,其特征在于:上述的螺旋主体的厚度约6至26微米之间,用以降低串连电阻。
4、如权利要求1所述的电感结构,其特征在于:上述的覆盖层包含聚酰亚胺、氮化硅或其组合。
5、如权利要求1所述的电感结构,其特征在于:该介层窗之中形成有金属栓,且所述金属栓被前述螺旋主体所包围。
6、一种用以抑制电感Q值下降的电感结构,至少包含一螺旋主体,且所述螺旋主体包含有金属材料,其特征在于:上述的螺旋主体位于护层之上且一覆盖层覆盖于该螺旋主体之上,其中做为该螺旋主体导电通道的介层窗口面积大于5微米乘以5微米,用以降低介层窗电阻,其中该螺旋主体的厚度为6至26微米之间,用以降低串连电阻。
7、如权利要求6所述的一种用以抑制电感Q值下降的电感结构,其特征在于:其中上述的螺旋主体包含金属材料。
8、如权利要求6所述的一种用以抑制电感Q值下降的电感结构,其特征在于:所述覆盖层覆盖于该电感之上,且所述覆盖层包含聚酰亚胺、氮化硅、或其组合。
9、如权利要求6所述的一种用以抑制电感Q值下降的电感结构,其特征在于:该介层窗之中形成有金属栓,且所述金属栓被前述螺旋主体所包围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02108570 CN1229865C (zh) | 2002-04-02 | 2002-04-02 | 用以抑制电感q值下降的电感结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02108570 CN1229865C (zh) | 2002-04-02 | 2002-04-02 | 用以抑制电感q值下降的电感结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1449037A CN1449037A (zh) | 2003-10-15 |
CN1229865C true CN1229865C (zh) | 2005-11-30 |
Family
ID=28680293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02108570 Expired - Lifetime CN1229865C (zh) | 2002-04-02 | 2002-04-02 | 用以抑制电感q值下降的电感结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1229865C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252126B (zh) * | 2006-11-03 | 2011-07-13 | 台湾积体电路制造股份有限公司 | 半导体元件 |
-
2002
- 2002-04-02 CN CN 02108570 patent/CN1229865C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252126B (zh) * | 2006-11-03 | 2011-07-13 | 台湾积体电路制造股份有限公司 | 半导体元件 |
Also Published As
Publication number | Publication date |
---|---|
CN1449037A (zh) | 2003-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
US7365627B2 (en) | Metal-insulator-metal transformer and method for manufacturing the same | |
US6452247B1 (en) | Inductor for integrated circuit | |
KR100308437B1 (ko) | 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법 | |
US6779250B2 (en) | Integrated circuit inductors | |
US20040188674A1 (en) | Electronic structures with reduced capacitance | |
US20010036702A1 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
US20230197739A1 (en) | Capacitor and inductor embedded structure and manufacturing method therefor, and substrate | |
JP2005175434A (ja) | 集積回路内に形成されたインダクタ | |
JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高qトランスフォーマ | |
US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
CN100423264C (zh) | 半导体装置及其制造方法 | |
TW478135B (en) | Lateral high-q inductor for semiconductor devices | |
CN1229865C (zh) | 用以抑制电感q值下降的电感结构 | |
CN101047059B (zh) | 金属-绝缘物-金属的变压器及其制造方法 | |
US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
US7968408B2 (en) | MIM capacitor and method of fabricating the same | |
TW571427B (en) | Inductor structure for suppressing reduction of Q value | |
TW200539354A (en) | Low temperature method for metal deposition | |
KR100575872B1 (ko) | 반도체 인덕터의 제조 방법 | |
JP2006295047A (ja) | 半導体装置および電子装置 | |
KR20050062069A (ko) | 고주파 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20051130 |