CN1225699C - 可规划控制指令与资料存取的结构及方法 - Google Patents

Abstract

本发明是有关一种可规划控制指令与资料存取的结构及方法，其预设有复数种资料传输档次，而以一现有资料传输档次来存取～外部存储器装置的指令与资料，其中，前述每一资料传输档次是对应有该外部存储装置与一快速存取装置介面上的连续资料传输长度；以便可由一处理机核心存取的资料格式或该处理机核心对于指令的解码结果，来调整现有的资料传输档次。

Description

可规划控制指令与资料存取的结构及方法

技术领域

本发明是关于一种指令与资料存取的结构及方法，尤指一种可规划控制指令与资料存取的结构及方法。

背景技术

在现今的电脑系统的处理机的结构中，由于处理机核心的处理速度大幅提高，而使存储器的存取成为效能的瓶颈，因此，快取(Cache)结构便成为一重要的改善方式。快取是将以固定长度的数个指令或数笔资料的长度为一单位来存取存储器，此一单位称为一快取丛(CacheLine)。此快取丛的大小则与存储器的存取单位有关。例如，在现今许多具有突发传输(Burst Transfer)的能力的存储器中，其资料存取的进行可以只需给定一次地址与各项相关设定后，便可连续送出指定的突发长度(Burst Length)的资料串，因而减少在传送资料的前的设定所花的初始化延迟(Initial Delay)时间。而在此种存储器中，快取丛的大小一般是相关于突发长度(Burst Length)的大小。

图1即显示一具有前述的快取功能的处理机结构，其中，在处理机运作时，若所需的指令或资料所属的快取丛正好在快取模组11中时，处理机核心14就可以快速取得该指令，而无时间延迟，或是时间延迟极低。然而，若是所需的指令或是资料不在快取模组11中，则发生快取漏失(Cache Miss)，此时必须从外界存储器装置13读入所需的资料，此动作称作快取填回(Cache Refill)。由于整个快取丛皆需读入置于快取模组11中，会造成相当高的系统延迟，称为快取漏失惩罚(Cache MissPenalty)。

快取漏失惩罚常在处理机第一次执行存取到某一程序码段或资料段时连续出现，因而严重影响系统效能。为解决此一问题，预取(Prefetching)便成提高效率的重要技巧。如图2所示，其是以预取模组12来预测处理机核心14接下来可能需要使用到的程序码区或资料区域，而预先将此区域读入预取模组12内。一旦处理机核心14发现无法从快取模组11中取得所需的指令或资料而发生快取漏失时，即可以在预取模组12搜寻。若所需的指令或资料已经被预先取入预取模组12，即可以从预取模组12中，将所需的快取丛读入快取模组11内，因而大幅减少快取漏失惩罚时所需的代价。但若所需的指令或资料亦不在预取模组12，则会发生预取漏失(Prefetch Miss)，而仍然必需至外界存储器13中取得所需的快取丛。亦有相当高的系统延迟，称为预取漏失惩罚(Prefetch Miss Penalty)。

前述的预取模组12在计算机组织中介于外部记忆储存装置13、快取模组11(快取存储器)与处理机核心14之间，传统的结构均直接延用快取模组11的组态，而使用同于快取丛的资料长度，也就是动态存储器突发传输长度作为资料传输单位。然而，由于预取模组12与快取模组11以及处理机核心14之间并非动态存储器的介面，因此并不需要以快取丛作为资料传输单位。以快取丛作为资料传输单位，反而会使得资料传输时迟滞而不灵活。

具体而言，在具有快取模组11与预取模组12的处理机结构中，模组间具有三个主要介面。第一介面15为外部介面，其衔接外部存储储存装置13。第二介面16为预取模组12与快取模组11介面。第三介面17为快取模组11与处理器核心14介面，此介面17用以将快取模组中的指令与资料送入处理器。传统上，在第一、二介面15及16中，是使用相同于快取丛的资料长度作为资料传输单位，而第三介面17的资料存取，若与第一、二介面的存取相关时，也多需要等待快取丛的资料长度存取完成后，才能进行动作。然而，快取丛的资料长度并不一定是预取模组16与外部存储储存装置13、快取模组11与处理机核心14之间最佳的传输资料单位。因为快取丛的大小，跟快取模组11的存储器组织结构相关，在处理机执行过程中，快取丛的大小固定。然而，在处理机实际执行程序，在撷取指令和存取资料时，其行为模式不断的动态改变。以固定的快取丛的资料长度作为资料传输单位，难以对各种状况作最佳化，会在不同状况下发生不经济的资源浪费。

举例而言，以固定快取丛长度作为资料传输单位，可能会有下列不经济的浪费状况：

(1)各介面资料搬移上，虽已能得知将存取长串连续的资料，且资科长度长于目前的快取丛长度。但因快取丛资料长度固定，无法利用较长的突发长度设定，减少初始化延迟的次数，而造成时间浪费。

(2)各介面资料搬移上，虽已能得知将存取短的资料，且资料长度短于目前的快取丛长度。但因快取丛资料长度固定，仍需以快取丛资料长度存取资料，所以会附带读存到不需要的资料，造成资源浪费。

发明人爰因于此，本于积极发明的精神，亟思一种可以解决上述问题的″可规划控制指令与资料存取的结构″，几经研究实验终至完成此项发明。

发明内容

本发明的目的是在提供一种可规划控制指令与资料存取的结构及方法，以便能由指令或资料格式来控制连续传输模式，以提高介面传输资料的效能，及以减少传输被摒弃不用的资料的机率。

依据本发明的一特色，所提出的一种可规划控制指令与资料存取的结构，其预设有复数种资料传输档次，而以一现有资料传输档次来存取指令与资料，其特征在于，该结构主要包括：

一第一模组，包括：

一处理器核心，具有突发传输的能力，可连续送出指定的突发长度的资料串来进行存取资料；

一快速存取装置，可提供一可供该处理器核心快速存取指令与资料的存储空间；

一第二模组，为一存储器装置，其连接该第一模组以传输资料，且其连接快速存取装置以将部分指令与资料储存至快速存取装置，而可供资料存取，其中，前述每一资料传输档次是对应有该第二模组介面与第一模组介面上的连续资料传输长度；以及

一突发模式控制器，连接于该第一模组与第二模组之间，并依据该处理器核心的指令集中的一种指令、该处理器核心的指令中的一栏位所存放的控制指示、内含于该处理器核心的指令码中的控制指示、该处理器核心目前所要存取资料的地址区域、或该处理器核心目前所要存取资料内容是否符合一指定值或一判断条件以调整现有的资料传输档次。

其中，该指令具有一命令栏位以存放对突发模式控制器的命令码、一档次栏位以存放指定的档次数字、及一参考值栏位存放命令相关的参考用数值。

其中，该指令具有一档次栏位以存放指定的档次数字，以便指定突发模式控制器现有资料传输档次。

其中，该快速存取装置是由一快取模组与一预取模组所构成，而每一资料传输档次是对应有该外部存储装置介面与该预取模组介面上的连续资料传输长度，及该快取模组介面与预取模组介面上的连续资料传输长度。

其中，该第一模组与第二模组是透过总线传输资料。

依据本发明的另一特色，本发明一种可规划控制指令与资料存取的结构，其预设有复数种资料传输档次，而以一现有资料传输档次来存取指令与资料，其特征在于，该结构主要包括：

一第一模组，为一DMA主控制器，具有突发传输的能力，可以指定突发长度的资料串来进行存取资料；

一第二模组，为一存储器装置，其连接于该第一模组受该第一模组控制以供其存取资料；

一第三模组，为一外部记忆存储或输出入设备，其连接至该第一模组及该第二模组，且受到该第一模组控制以供存取资料，其中，前述每一资料传输档次是对应有该第二模组与第三模组介面上的连续资料传输长度；以及

一突发模式控制器，其连接该第一模组、该第二模组及该第三模组，并依据该DMA主控制器的指令集中的一种指令、该DMA主控制器的指令中的一栏位所存放的控制指示、内含于该DMA主控制器的指令码中的控制指示、该DMA主控制器目前所要存取资料的地址区域、或该DMA主控制器目前所要存取资料内容是否符合一指定值或一指定判断条件，以调整现有的资料传输档次。

依据本发明的另一特色，本发明一种可规划控制指令与资料存取的方法，是供第一模组与第二模组间的资料与指令的传输，该第一模组包括一具有突发传输的能力的处理器核心，及一连接于该处理器核心的快速存取装置，该第二模组为一连接于该及快速存取装置的存储器装置，其特征在于，该方法主要包括步骤：

(A)定义复数种资料传输档次，以供第一模组以一现有资料传输档次来存取第二模组的指令与资料；以及

(B)依据该处理器核心的指令集中的一种指令、该处理器核心的指令中的一栏位所存放的控制指示、内含于该处理器核心的指令码中的控制指示、该处理器核心目前所要存取资料的地址区域、或该处理器核心目前所要存取资料内容是否符合一指定值或一指定判断条件，而调整现有的资料传输档次。

依据本发明的另一特色，本发明一种可规划控制指令与资料存取的方法，供第一模组控制第二与第三模组间的资料与指令的传输，该第一模组为一DMA主控制器，该第二模组为一连接至该第一模组的存储器装置，该第三模组为一连接至该第一模组及该第二模组的外部记忆存储或输出入设备，其特征在于，该方法主要包括步骤：

(A)定义复数种资料传输档次，以一现有资料传输档次来进行第二与第三模组间的资料与指令的传输；以及

(B)依据该DMA主控制器的指令集中的一种指令、该DMA主控制器的指令中的一栏位所存放的控制指示、内含于该DMA主控制器的指令码中的控制指示、该DMA主控制器目前所要存取资料的地址区域、或该DMA主控制器目前所要存取资料内容是否符合一指定值或一指定判断条件，而调整现有的资料传输档次。

由于本发明构造新颖，能提供产业上利用，且确有增进功效，故依法申请发明专利。

附图说明

为能让审查员能更了解本发明的技术内容，特举一较佳具体实施例及附图说明如下，其中：

图1是显示一具有快取功能的现有处理机结构。

图2是显示一具有快取及预取功能的现有处理机结构。

图3是显示依据本发明的一实施例的可规划控制指令与资料存取的结构。

图4是依据本发明的资料传输档次的存取时序图。

图5是显示可规划突发模式控制器的第一种指令格式。

图6是显示可规划突发模式控制器的第二种指令格式。

图7是显示可规划突发模式控制器的第三种指令格式。

图8是显示依据本发明的第二实施例的可规划控制指令与资料存取的结构。

图9是显示依据本发明的第三实施例的可规划控制指令与资料存取的结构。

图10是显示依据本发明的第四实施例的可规划控制指令与资料存取的结构。

具体实施方式

图3显示本发明的可规划控制指令与资料存取的结构，其在电脑系统中的第一模组10与第二模组20间，以一突发模式控制器33控制资料的传输，该第一模组10可为处理机、数字信号处理机、DMA主控装置、总线主控器、特殊化的运算模组、或其他影音处理模组等，该第二模组20则可为存储器、DMA从属装置、总线从属装置、HD/CD/DVD装置、或网路设备等。于本实施例中，该第一模组20是为一处理机结构，其包括一处理机核心31及一快速存取装置32，该第二模组20则为一外部存储器装置34，例如为DRAM的存储器。该快速存取装置32储存有来自外部存储器装置34的部份资料，而提供一可供处理机核心31快速存取资料的存储空间，该快速存取装置32可为一快取(Cache)模组、或暂存存储器(Temporary memory)等，于本实施例中，该快速存取装置32是由一快取模组321与一预取模组322所构成，该处理机核心31则具有突发传输(Burst Transfer)的能力，可以连续送出指定的突发长度(Burst Length)的资料串来进行存取资料。

该突发模式控制器22是依据资料格式或该处理机核心31对于指令的解码结果来控制连续传输模式，以使系统运行时，可依实际系统运行的状况，动态地调整该预取模组322与外部存储器装置34介面存取的传输模式控制，以及预取模组322与快取模组321介面存取的资料量，以达到指令与资料存取的效能最佳化。其中，于本发明的结构中，是预设有复数种资料传输档次(Level)，每一资料传输档次对应有一在外部存储装置34与预取模组322介面或快取模组321与预取模组322介面上的连续资料传输长度，例如，资料传输档次0-N是分别对应连续资料传输长度2⁰-2^N单位长度(Length)。

为方便说明，将在该外部存储器装置34介面上传输的模式，设为0、1、2、3及4等五种档次，此五个档次分别代表1、2、4、8及16等五种连续传输长度。较高的档次为连续传输数目较多的传输模式。五种档次的传输模式图示于图4。如图所示，连续传输数目较多的传输模式在传输相同数目的指令或资料时，因其可减少初始化延迟的次数，因而在相同时间内可传输较多的资料。但若仅需较少数目的指令或资料，则其他部分便为多传的资料。

因此可知，较高的档次是适合进行长串同质性的资料运算，如数字信号处理(Digital Signal Processing)、资料搜寻、资料搬移、影像处理等等，而较低的档次则适合进行存取零散不规则的资料，或是有大量跳跃指令的程序码。

再请参照图3所示，该突发模式控制器33是由内嵌于指令或资料的信息来规划，以切换资料传输档次，其中，当以内嵌于指令的信息来规划该突发模式控制器33时，是以特殊的指令设定、内藏于指令栏位的中的信息、或是在某些指令码(OP code)组合中隐含此信息。当处理机核心31由指令解译出此信息时，可以通知此突发模式控制器33进行传输模式的规划，例如固定在某一档次，或档次的升降等。

在以内嵌于指令的信息来规划该突发模式控制器33的实现上，是以下列三种方式达成：

(1)特别指定该处理机核心31的指令集中的一种或一种以上的指令，作为送信息给该突发模式控制器33之用，如图5所示，在图中设此指令的指令码(OP code)的助忆代码为BMC，当处理机核心31解码发现OP code＝BMC时，即代表此一指令是传输模式控制指令。

其具有三个栏位：命令(Command)栏位存放对突发模式控制器33的命令码；档次(Level)栏位存放指定的档次数字；参考值(ReferenceValue)栏位存放命令相关的参考用数值。举例而言，利用此种指令，当Level＝3、Command＝auto level return、Reference Value＝16，则表示规划该突发模式控制器33切换资料传输档次到Level＝3，然后在传输16个突发长度后恢复原先的档次。

(2)在该处理机核心31的整个指令栏位中，特别指定出某栏位，以存放突发模式控制器33的控制指示。如图6所示，以一档次(Level)栏位存放指定的档次数字，以指定突发模式控制器33目前适用的档次。

(3)在该处理机核心31的指令码(OP code)的制定时，针对与存取相关的指令，使其内含突发模式控制器33的控制指示。如图7中的LOAD指令，共有LD 0～LD 4五种OP code型式，不同的OP code即代表不同的传输模式控制模组档次指定。

当以内嵌于资料的信息来规划该突发模式控制器33时，是由侦测存取资料中的信息，以通知该突发模式控制器33进行传输模式的规划，如固定在某一档次，或档次的升降等。

在以内嵌于资料的信息来规划该突发模式控制器33的实现上，可由以下二种方式达成：

(1)地址判断式：是预先定义不同的地址区段，并指定一档次给一地址区段，而在实际存取资料时，由目前要存取资料的地址区域，来决定突发模式控制器33进入不同的档次。例如，某一程序应用需要处理长串的影像资料，而此段地址置于0x4000～0x4FFF；另外还需要一个存储器空间，置放在零碎的动态串列资料，串列元素为四个位元组，此段地址置于0x0200～0x02FF。此时可以在该突发模式控制器33中，预先设定地址0x4000～0x4FFF为Level＝4的区域；0x0200～0x02FF为Level＝2的区域。当需要存取到影像资料来进行处理，突发模式控制器33侦测到资料存取的地址在Level＝4的区域，则自动将档次变高，以提高传输效率；若是当程序需要处理动态串列，突发模式控制器3 3侦测到资料存取的地址在Level＝2的区域，则自动将档次降低到此档次，以避免误取不需使用的资料。

(2)资料判断式：是设定当资料内容符合一特定值或一特定判断条件时，自动切入某种档次。例如，若需处理某长串资料，而该资料是以0xFFFF作为资料的结尾。则当开始处理此长串资料前，先规划突发模式控制器33由低档次进入高档次状态，然后，当侦测出资料内容为0xFFFF时，恢复原先存取的低档次。又如在处理一长串资料，且已确知此长串资料中每个位元组的值均已作过同位检查(Parity Check)的偶同位(Even Parity)处理，于此种系统中，若侦测出位元组内容并非偶同位，则为错误状况，需终止该长串资料处理，进入错误处理程序。因此，可在处理该长串资料前，先规划突发模式控制器33进入高档次状态，并设定检查规则为偶同位，以当在资料存取的过程中，侦测出资料位元组的不符合偶同位时，自动将档次降低，以便终止长串资料的处理，而以较短的档次进行错误处理程序的执行。

此外，在执行过程中，若是有混合式的资料，而且设有对资料的检查规则，则可混合上述两种方式进行判断。例如，当程序在处理某长串资料，资料地址在0x4000～0x4FFF，且须做偶同位检查。此时可规划突发模式控制器33，以当资料地址逸出此一范围外，或偶同位检查不合格时，自动降低档次。

又，上述判断方式可搭配一阀值来避免不必要的档次切换，亦即，在作上述的判断时，若当违反检查规则时，可以容许在一个范围内的阀值(Threshold)判断。当此次数超越一个阀值判断后，才真正进行档次的切换。

前述本发明的实施例是以第一模组10(处理机)规划突发模式控制器33来控制该第一模组10与第二模组20(存储器装置)之间的资料传输，而在实际的应用上，亦可以第一模组10规划突发模式控制器33来控制电脑系统中的任两模组的间的资料传输，如图8所示，其以第一模组10规划突发模式控制器33来控制第二模组20与另一第三模组30之间的资料传输，此第一模组10为一DMA控制器，第二模组20为一存储器装置，第三模组30则为一外部存储储存或I/O设备，图9则显示以一第一模组10规划突发模式控制器33来控制第一模组10与第二模组20间、及第二模组20与第三模组30间的资料传输。惟不论所控制的模组为何，该突发模式控制器33的控制及资料传输方式均与第一实施例相当，故不再重述。

前述本发明的实施例是以规划突发模式控制器33来控制两模组间的一对一的通道的资料传输作为说明，然而，该突发模式控制器33亦可用运用在总线上的资料传输的控制，如图10所示，在总线61上连接有处理机、存储器、I/O装置、DMA控制器及总线桥接器等模组，相似于先前实施例，该适应性控制器33可控制任两模组，以透过总线61进行资料传输。

由以上的说明可知，本发明是由指令或资料格式来控制连续传输模式，可使系统运行时，可依实际系统运行的状况，动态地调整资料传输的模式，故可以提高介面传输资料的效能，及以减少传输被摒弃不用的资料的机率。

综上所述，本发明无论就目的、手段及功效，均不同于现有技术的特征，实为一极具实用价值的发明。惟应注意的是，上述诸多实施例仅是为了便于说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (8)

1.一种可规划控制指令与资料存取的结构，其预设有复数种资料传输档次，而以一现有资料传输档次来存取指令与资料，其特征在于，该结构主要包括：

一第一模组，包括：

一处理器核心，具有突发传输的能力，可连续送出指定的突发长度的资料串来进行存取资料；

一快速存取装置，可提供一可供该处理器核心快速存取指令与资料的存储空间；

一第二模组，为一存储器装置，其连接该第一模组以传输资料，且其连接快速存取装置以将部分指令与资料储存至快速存取装置，而可供资料存取，其中，前述每一资料传输档次是对应有该第二模组介面与第一模组介面上的连续资料传输长度；以及

一突发模式控制器，连接于该第一模组与第二模组之间，并依据该处理器核心的指令集中的一种指令、该处理器核心的指令中的一栏位所存放的控制指示、内含于该处理器核心的指令码中的控制指示、该处理器核心目前所要存取资料的地址区域、或该处理器核心目前所要存取资料内容是否符合一指定值或一判断条件以调整现有的资料传输档次。

2.如权利要求1所述的可规划控制指令与资料存取的结构，其特征在于，其中，该指令具有一命令栏位以存放对突发模式控制器的命令码、一档次栏位以存放指定的档次数字、及一参考值栏位存放命令相关的参考用数值。

3.如权利要求1所述的可规划控制指令与资料存取的结构，其特征在于，其中，该指令具有一档次栏位以存放指定的档次数字，以便指定突发模式控制器现有资料传输档次。

4.如权利要求1所述的可规划控制指令与资料存取的结构，其特征在于，其中，该快速存取装置是由一快取模组与一预取模组所构成，而每一资料传输档次是对应有该外部存储装置介面与该预取模组介面上的连续资料传输长度，及该快取模组介面与预取模组介面上的连续资料传输长度。

5.如权利要求1所述的可规划控制指令与资料存取的结构，其特征在于，其中，该第一模组与第二模组是透过总线传输资料。

6.一种可规划控制指令与资料存取的结构，其预设有复数种资料传输档次，而以一现有资料传输档次来存取指令与资料，其特征在于，该结构主要包括：

一第一模组，为一DMA主控制器，具有突发传输的能力，可以指定突发长度的资料串来进行存取资料；

一第二模组，为一存储器装置，其连接于该第一模组受该第一模组控制以供其存取资料；

一第三模组，为一外部记忆存储或输出入设备，其连接至该第一模组及该第二模组，且受到该第一模组控制以供存取资料，其中，前述每一资料传输档次是对应有该第二模组与第三模组介面上的连续资料传输长度；以及

一突发模式控制器，其连接该第一模组、该第二模组及该第三模组，并依据该DMA主控制器的指令集中的一种指令、该DMA主控制器的指令中的一栏位所存放的控制指示、内含于该DMA主控制器的指令码中的控制指示、该DMA主控制器目前所要存取资料的地址区域、或该DMA主控制器目前所要存取资料内容是否符合一指定值或一指定判断条件，以调整现有的资料传输档次。

7.一种可规划控制指令与资料存取的方法，是供第一模组与第二模组间的资料与指令的传输，该第一模组包括一具有突发传输的能力的处理器核心，及一连接于该处理器核心的快速存取装置，该第二模组为一连接于该及快速存取装置的存储器装置，其特征在于，该方法主要包括步骤：

(A)定义复数种资料传输档次，以供第一模组以一现有资料传输档次来存取第二模组的指令与资料；以及

(B)依据该处理器核心的指令集中的一种指令、该处理器核心的指令中的一栏位所存放的控制指示、内含于该处理器核心的指令码中的控制指示、该处理器核心目前所要存取资料的地址区域、或该处理器核心目前所要存取资料内容是否符合一指定值或一指定判断条件，而调整现有的资料传输档次。

8.一种可规划控制指令与资料存取的方法，供第一模组控制第二与第三模组间的资料与指令的传输，该第一模组为一DMA主控制器，该第二模组为一连接至该第一模组的存储器装置，该第三模组为一连接至该第一模组及该第二模组的外部记忆存储或输出入设备，其特征在于，该方法主要包括步骤：

(A)定义复数种资料传输档次，以一现有资料传输档次来进行第二与第三模组间的资料与指令的传输；以及

(B)依据该DMA主控制器的指令集中的一种指令、该DMA主控制器的指令中的一栏位所存放的控制指示、内含于该DMA主控制器的指令码中的控制指示、该DMA主控制器目前所要存取资料的地址区域、或该DMA主控制器目前所要存取资料内容是否符合一指定值或一指定判断条件，而调整现有的资料传输档次。

Images