CN1222951C - 闪速存储器的实时处理方法 - Google Patents
闪速存储器的实时处理方法 Download PDFInfo
- Publication number
- CN1222951C CN1222951C CNB00103605XA CN00103605A CN1222951C CN 1222951 C CN1222951 C CN 1222951C CN B00103605X A CNB00103605X A CN B00103605XA CN 00103605 A CN00103605 A CN 00103605A CN 1222951 C CN1222951 C CN 1222951C
- Authority
- CN
- China
- Prior art keywords
- erase operation
- flash memory
- row
- visit
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
一种闪速存储器的实时处理方法,包括步骤:(1)访问前先确定是否可能访问闪速存储器;(2)如果不能则确定闪速存储器中是否执行擦除操作,若执行擦除操作时挂起该擦除操作;(3)如果在步骤(1)中可以访问或在步骤(2)中挂起擦除操作,则访问闪速存储器以执行读/写操作;(4)如果完成了步骤(3),则恢复步骤(2)中挂起的擦除操作。该方法减小了访问延迟和错误以及实时处理读/写操作。
Description
技术领域
本发明涉及一种闪速存储器的实时处理方法,特别涉及一种闪速存储器的实时处理方法以有效提供不同行以及同行闪速存储器的同时访问。
背景技术
由Intel公司早在1980年首先开发的闪速存储器是不需要程序附加硬件的一种EPROM类型。另外,其数据的擦除和写操作由软件执行。
由于这种闪速存储器是不易失的且可编程,在近些年来被广泛应用为移动电话和PAD等移动装置中的程序/数据存储部件。
闪速存储器按行结构分类为单行闪速存储器和双行闪速存储器。通常,单行闪速存储器同时不能执行两个不同的操作,而双行闪速存储器由于具有两个行且每行执行一个操作因此可以执行两个不同的操作。因此,双行闪速存储器比起单行闪速存储器可以提供较少的访问错误和访问时间。
在此,访问错误指数据未存储在闪速存储器中发生的错误,甚至是在应用程序的存储命令之下。
另外,为解决访问错误问题,在执行访问控制以避免对同一行同时执行多于两个的访问时,中央处理部件等待,直到对一个块的擦除操作完成,因为有可能一读写操作尚未完成,此被称作访问延迟。
图1是通常的单行闪速存储器和双行闪速存储器的结构图。其中块是一个擦除块,其为可一次擦除的单位。
如图1A所示,单行闪速存储器在一个闪速存储器包中具有几个擦除块且没有行辨识,而在图1B中,双行闪速存储器具有两个行,每行具有几个块。
当一个块中的一个操作未完成时,单行闪速存储器不能在该块中和其它的块中执行其它的操作。
例如,如图1C所示,当对单行闪速存储器中的块1执行擦除操作时,不能执行对块7的写操作。
另外,在双行闪速存储器中,当对一行执行操作时,即使不可以对该同一行执行其它操作,也可对一不同行执行另一个操作。
例如,如图1D所示,当对第一行的块3执行擦除操作时,可以对第二行中的块5执行写操作,这样可以减少访问错误和访问延迟。
然而,当对第一行中的块3执行擦除操作时,不可以对第一行中的块2执行写操作。即,擦除操作完成后才可以执行写操作,因而延长了访问延迟时间段。
总之,由于闪速存储器具有低于读和写操作速度的擦除操作速度,擦除操作造成访问延迟时间的延长。
例如,如图1C所示,为更新第一行中的块2的数据,下列步骤是必要的。
图2是说明通常的双行闪速存储器的操作的流程图。如图2所示,在本发明的一个实施例中,如果请求访问双行闪速存储器中的某一块以执行读/写操作S1,判定第一行和第二行的哪一行具有请求访问的块S2,以及判定是否可以访问该行,即判定是否对该行正在执行读、写或擦除操作S3。
此时,如果因该行正在执行读、写或擦除操而不能访问,该访问被延迟直到对该行的读、写、或擦除操作完成为止S4,以及在读、写、或擦除操作完成之后,访问该行执行读/写S5。
此时,如果通过应用程序将数据存储在闪速存储器的一块中需要大约一秒半时间段,在几个块中存储数据需要一访问延迟时间段(一秒半乘以要执行擦除操作的各个块数)。
如上所述,在传统的闪速存储器,当对一行执行擦除操作时,如果要执行对同一块或其它块的读或写操作,由于在擦除操作完成后要执行读或写操作,访问延迟时间被延长。
发明内容
因此,为了解决上述问题,本发明的目的之一是提供一种支持对闪速存储器的不同行和同行的同时访问的闪速存储器的高效实时处理方法。
为达到上述目的,本发明的方法包括下列步骤:(1)当要访问闪速存储器块以执行读/写操作时,确定是否可能访问闪速存储器;(2)如果步骤(1)中不能对闪速存储器访问,确定闪速存储器中是否执行擦除操作,以及当执行擦除操作时挂起该擦除操作;(3)如果在步骤(1)中可以访问闪速存储器或如果在步骤(2)中挂起对闪速存储器的擦除操作,则访问闪速存储器以执行读/写操作;以及(4)如果完成了步骤(3),则恢复在步骤(2)中挂起的擦除操作。
因此,如果在对同一存储器的不同的块执行擦除操作时为读/写操作请求对闪速存储器的块的访问,则擦除操作立即挂起,首先执行读/写操作,以及然后恢复擦除操作,以减少访问延迟和访问错误。因此,可实时处理数据读/写操作。
附图说明
以下参照附图对本发明的优选实施例进行说明后,本发明的上述目的和优点将更加明显,其中:
图1是通常的单行闪速存储器和双行闪速存储器的结构的示意图;
图2是说明通常的双行闪速存储器的操作的流程图;
图3是概要说明通常的双行闪速存储器的方框图;
图4是详细解释按照本发明实施例的闪速存储器的实时处理方法的流程图。
图5是简要解释按照本发明实施例的闪速存储器的实时处理方法的流程图。
具体实施方式
下面结合附图说明本发明的实施例。
图4是解释按照本发明实施例的闪速存储器的实时处理方法的流程图。
如图4所示,按照本发明的方法包括步骤:当要访问闪速存储器某块以执行读/写操作时,确定是否可能访问闪速存储器S10;如果步骤S10中不能对闪速存储器访问,确定当前闪速存储器中是否执行擦除操作,以及当执行擦除操作时挂起该擦除操作S20;如果在步骤S10中可以访问闪速存储器或如果在步骤S20中挂起对闪速存储器的擦除操作,则访问闪速存储器以执行读/写操作S30;以及如果完成了步骤S30,则恢复在步骤S20中挂起的擦除操作S40。
在此,步骤S10包括子步骤:输入访问请求至双行闪速存储器的某一块以执行读/写操作S11;确定第一和第二行中的哪一行包括被请求读取的块S12;以及确定是否可以访问该行S13。
另外,步骤S20包括子步骤:如果在子步骤S13中不能访问所述行,则确定是否正在执行对该当前行的擦除操作S21;确定执行擦除操作的块和被请求访问的块是否是同一块S22;如果在子步骤S22中两个块不相同,挂起对当前行执行的擦除操作S23;以及如果在子步骤S21不执行对当前行的擦除操作,或如果在子步骤S22中两个块一样时,等待到可以对该行进行访问S24。
另外,在步骤S30中,如果在子步骤S13中可以对该行访问,或如果对子步骤S23中的行执行的擦除操作被挂起,或如果在子步骤S24中可以访问该行,则访问该行执行读/写操作。
另外,步骤S40包括子步骤:判定是否有挂起的擦除操作S41;以及如果在子步骤S41中有挂起的擦除操作,则恢复擦除操作S42。
按照本发明实施例的方法的操作和效果如下。
图3是概要说明一般双行闪速存储器的方框图。如图3所示,中央处理单元40控制双速闪速存储器10以及其RAM20和ROM30之类外部设备的整个操作。
在此,应用本发明实施例的双行闪速存储器10使用了块的逻辑地址对应于物理地址的固定映射。
因此,为了更新块的内容,中央处理器40将要被擦除的块内容后备至RAM20中,擦除该块的内容,以及在块中存储更新的数据和来自后备数据的不需更新的数据。
另外,按照本发明实施例的方法使用双行闪速存储器10通过行辨识来执行访问控制。由于在使用中辨识两个行,在执行应用程序时可以防止访问时间延迟的发生。
因此,在按照本发明实施例的方法中,当请求访问双行闪速存储器的块以执行读/写操作时S11,中央处理部件40辨识请求访问的块属于第一行和第二行中的哪一行S12,以及判定是否可以访问该行,即,是否正在对该行执行读、写、或擦除操作S13。
此时,如果由于在子步骤S13中正在对该行执行读、写、或擦除操作不可以访问该行,则对该行的访问等待,直到完成写、读、或擦除操作后可以执行访问S24,以及然后,访问该块执行写、读、或擦除操作S30。
即,通过上述访问控制,由于执行对一行的擦除数据的擦除操作的同时可以在另一不同行中写数据,可以减少访问延迟和访问错误。
然而,在同一行中,在执行对一块擦除操作的同时执行对另一不同块的读/写操作的情况下,由于读/写操作可以在擦除操作完成后执行,延长了访问时间,因此难以进行实时数据处理。
为解决上述问题,如图4所示,按照本发明实施例的方法还包括子步骤S21、S23、S41和S42以减少访问延迟。
即,在子步骤S21中,如果因为在子步骤S13中执行对行的读、写、或擦除操作而不能访问该行时,判定是否正在对当前对应行执行擦除操作。
在子步骤S23中,如果在子步骤S21中正在执行行的擦除操作则挂起该擦除操作,以及在子步骤S24中,如果执行读/写操作,访问被延迟直到完成读/写操作,即,直到可以访问该行。
因此,如果可以访问对应的行,即,如果在子步骤S13中不执行对该对应的行的读、写、或擦除操作,或如果在子步骤S23中挂起执行的擦除操作,或如果在子步骤S24中对该行的读/写操作完成,则访问对应的行的块以执行读/写操作S30。
访问该行完成读/写操作后S30,判定是否有挂起的擦除操作S41,以及如果有挂起的擦除操作则恢复和完成该擦除操作S42。
此时,在子步骤S21中,如果对该行执行读/写操作而不是执行擦除操作,则访问等待直到上述读/写操作完成,即,直到可以访问该行。然而,等待时间很短,不发生访问延迟。
即,通过上述实时访问控制,如果,在同一行中,在执行对不同块的擦除操作的同时请求对一块进行读/写操作访问,该擦除操作被立即挂起,该读/写操作被执行,以及然后,恢复擦除操作。这样,访问延迟被减少,使得可以实时处理数据读/写操作。
然而,如果对一块执行擦除操作的同时请求对该相同块的读/写操作访问,便发生访问错误。
例如,如果请求对第一行中的块3的写操作的同时,执行对同一行中的块3的擦除操作,由于擦除操作被立即挂起,该写操作被执行,以及擦除操作被恢复,即便此时有应用程序的写命令,由于没有数据存储进闪速存储器中而发生访问错误。
为解决上述问题,按照本发明一实施例的方法还包括图4所示的子步骤S22,以减少访问错误。
因此,按照本发明一实施例的方法包括子步骤S22,用于如果在子步骤S21中在对应行中执行擦除操作,则判定擦除操作执行的块和请求访问的块是否相同。
如果在子步骤S22中,擦除操作执行的块和请求访问的块不同,挂起对当前对应行执行的擦除操作S23。
如果在子步骤S21中执行对当前对应行的读/写操作,则等待,直到读/写操作完成,即,直到可以访问对应行。如果擦除操作执行的块和请求访问的块相同,则等待,直到擦除操作完成,即,可以访问对应行S24。
因此,如果可以访问该对应行,即,如果可以访问一对应行,即,如果在子步骤S13中没有执行读、写、或擦除操作,或如果挂起在子步骤S23中执行的擦除操作,或如果完成了在子步骤S24中执行的行中读/写操作,则访问该对应行的块以执行读/写操作S30。
即,通过上述实时访问控制,如果执行擦除操作的对应行中的块和请求访问的对应行中的块相同,该擦除操作被挂起以及访问该对应行的块以执行读/写操作,这样减少了访问错误。
因此,按照本发明的实施例的方法,如果请求对一行的块的读/写操作访问时,正在执行对该相同行的不同的块的擦除操作,立即挂起该擦除操作,访问对应行的块以执行读/写操作,以及然后,恢复擦除操作,这样以减小访问延迟。另外,如果请求对一行中的块的访问的同时,正在执行对该相同行的不同块的擦除操作,则挂起擦除操作,以及然后访问该行的对应块以执行读/写操作,这样减小了访问错误。
如上所述,在本发明的方法中,如果请求对闪速存储器中的块的读/写操作访问的同时,正在执行相同存储器的另一不同块的擦除操作,立即挂起该擦除操作,首先执行读/写操作,以及然后,恢复擦除操作,以减小访问延迟和访问错误,这样,可以实时处理数据读/写操作。
Claims (7)
1.一种闪速存储器的实时处理方法,该方法包括步骤:
(1)当要访问闪速存储器块以执行读/写操作时,确定是否可能访问闪速存储器;
(2)如果步骤(1)中不能对闪速存储器访问,确定闪速存储器中是否执行擦除操作,以及当执行擦除操作时挂起该擦除操作;
(3)如果在步骤(1)中可以访问闪速存储器或如果在步骤(2)中挂起对闪速存储器的擦除操作,则访问闪速存储器以执行读/写操作;以及
(4)如果完成了步骤(3),则恢复在步骤(2)中挂起的擦除操作。
2.如权利要求1所述的实时处理方法,其中所述闪速存储器具有单行。
3.如权利要求1所述的实时处理方法,其中所述闪速存储器具有双行。
4.如权利要求3所述的实时处理方法,其中步骤(1)包括子步骤:
(1)请求访问双行闪速存储器中的一块以执行读/写操作;
(2)判定第一行和第二行的哪一行具有请求访问的块;以及
(3)判定是否可以访问该行。
5.如权利要求4所述的实时处理方法,其中步骤(2)包括子步骤:
(4)如果在子步骤(3)中不能访问所述行,则确定是否正在执行对该行的擦除操作;
(5)如果在子步骤(4)中正在执行所述行的擦除操作,确定正在执行擦除操作的块和被请求访问的块是否相同;
(6)如果在子步骤(5)正在执行擦除操作的块和被请求访问的块不同,挂起对所述行正在执行的擦除操作;以及
(7)如果在步骤(4)中所述行的擦除操作被挂起,或如果在步骤(5)中正在执行擦除操作的块和被请求访问的块相同,则等待到可以对该行进行访问。
6.如权利要求5所述的实时处理方法,其中如果在子步骤(3)中可以对该行访问,或如果在子步骤(6)中所述行的擦除操作被挂起,步骤(3)通过访问所述读/写操作。
7.如权利要求6所述的实时处理方法,其中步骤(4)包括子步骤:
(8)判定是否有挂起的擦除操作;以及
(9)如果在子步骤(8)中有挂起的擦除操作,则恢复擦除操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990037976A KR100631770B1 (ko) | 1999-09-07 | 1999-09-07 | 플래시 메모리의 실시간 처리방법 |
KR37976/1999 | 1999-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1287361A CN1287361A (zh) | 2001-03-14 |
CN1222951C true CN1222951C (zh) | 2005-10-12 |
Family
ID=37013990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB00103605XA Expired - Fee Related CN1222951C (zh) | 1999-09-07 | 2000-02-28 | 闪速存储器的实时处理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6412041B1 (zh) |
KR (1) | KR100631770B1 (zh) |
CN (1) | CN1222951C (zh) |
TW (1) | TWI241589B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2824414B1 (fr) * | 2001-05-07 | 2003-12-12 | Sagem | Procede de gestion d'operations d'effacement dans des memoires de telephone mobile |
US7110301B2 (en) * | 2004-05-07 | 2006-09-19 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and multi-block erase method thereof |
US7571275B2 (en) * | 2005-08-31 | 2009-08-04 | Hamilton Sundstrand Corporation | Flash real-time operating system for small embedded applications |
JP4250162B2 (ja) * | 2005-09-16 | 2009-04-08 | シャープ株式会社 | データ処理装置 |
CN102237136B (zh) * | 2010-04-26 | 2014-05-14 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
US8364888B2 (en) * | 2011-02-03 | 2013-01-29 | Stec, Inc. | Erase-suspend system and method |
KR101903095B1 (ko) | 2011-11-21 | 2018-10-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 |
CN102662608B (zh) | 2012-03-30 | 2015-11-25 | 华为技术有限公司 | 一种降低读延时的方法及装置 |
CN102789403B (zh) * | 2012-07-11 | 2015-08-12 | 忆正科技(武汉)有限公司 | 一种闪存控制器及其控制方法 |
KR102083490B1 (ko) * | 2012-08-08 | 2020-03-03 | 삼성전자 주식회사 | 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법 |
US9813080B1 (en) | 2013-03-05 | 2017-11-07 | Microsemi Solutions (U.S.), Inc. | Layer specific LDPC decoder |
US10230396B1 (en) | 2013-03-05 | 2019-03-12 | Microsemi Solutions (Us), Inc. | Method and apparatus for layer-specific LDPC decoding |
US10332613B1 (en) | 2015-05-18 | 2019-06-25 | Microsemi Solutions (Us), Inc. | Nonvolatile memory system with retention monitor |
US9679658B2 (en) * | 2015-06-26 | 2017-06-13 | Intel Corporation | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
US9799405B1 (en) | 2015-07-29 | 2017-10-24 | Ip Gem Group, Llc | Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction |
US20170068467A1 (en) * | 2015-09-04 | 2017-03-09 | HGST Netherlands B.V. | Wear management for flash memory devices |
US9886214B2 (en) | 2015-12-11 | 2018-02-06 | Ip Gem Group, Llc | Nonvolatile memory system with erase suspend circuit and method for erase suspend management |
US9892794B2 (en) | 2016-01-04 | 2018-02-13 | Ip Gem Group, Llc | Method and apparatus with program suspend using test mode |
US9899092B2 (en) | 2016-01-27 | 2018-02-20 | Ip Gem Group, Llc | Nonvolatile memory system with program step manager and method for program step management |
US10157677B2 (en) | 2016-07-28 | 2018-12-18 | Ip Gem Group, Llc | Background reference positioning and local reference positioning using threshold voltage shift read |
US10291263B2 (en) | 2016-07-28 | 2019-05-14 | Ip Gem Group, Llc | Auto-learning log likelihood ratio |
US10236915B2 (en) | 2016-07-29 | 2019-03-19 | Microsemi Solutions (U.S.), Inc. | Variable T BCH encoding |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355464A (en) * | 1991-02-11 | 1994-10-11 | Intel Corporation | Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory |
US5509134A (en) * | 1993-06-30 | 1996-04-16 | Intel Corporation | Method and apparatus for execution of operations in a flash memory array |
US5805501A (en) * | 1996-05-22 | 1998-09-08 | Macronix International Co., Ltd. | Flash memory device with multiple checkpoint erase suspend logic |
US5940861A (en) * | 1996-09-20 | 1999-08-17 | Intel Corporation | Method and apparatus for preempting operations in a nonvolatile memory in order to read code from the nonvolatile memory |
GB2317722B (en) * | 1996-09-30 | 2001-07-18 | Nokia Mobile Phones Ltd | Memory device |
US6151657A (en) * | 1996-10-28 | 2000-11-21 | Macronix International Co., Ltd. | Processor with embedded in-circuit programming structures |
US6189070B1 (en) * | 1997-08-28 | 2001-02-13 | Intel Corporation | Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory |
US5822244A (en) * | 1997-09-24 | 1998-10-13 | Motorola, Inc. | Method and apparatus for suspending a program/erase operation in a flash memory |
KR100257868B1 (ko) * | 1997-12-29 | 2000-06-01 | 윤종용 | 노어형 플래시 메모리 장치의 소거 방법 |
US6260103B1 (en) * | 1998-01-05 | 2001-07-10 | Intel Corporation | Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers |
KR100290474B1 (ko) * | 1998-06-11 | 2001-06-01 | 박종섭 | 다단계 펄스 발생 회로 및 이를 이용한 플래쉬 메모리 셀의소거 방법 |
-
1999
- 1999-09-07 KR KR1019990037976A patent/KR100631770B1/ko not_active IP Right Cessation
-
2000
- 2000-01-25 TW TW089101159A patent/TWI241589B/zh active
- 2000-01-31 US US09/494,380 patent/US6412041B1/en not_active Expired - Fee Related
- 2000-02-28 CN CNB00103605XA patent/CN1222951C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6412041B1 (en) | 2002-06-25 |
CN1287361A (zh) | 2001-03-14 |
KR100631770B1 (ko) | 2006-10-09 |
KR20010026600A (ko) | 2001-04-06 |
TWI241589B (en) | 2005-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1222951C (zh) | 闪速存储器的实时处理方法 | |
US8239613B2 (en) | Hybrid memory device | |
CN1148658C (zh) | 利用高速缓存器管理raid存储系统的方法和系统 | |
US10860494B2 (en) | Flushing pages from solid-state storage device | |
US9535628B2 (en) | Memory system with shared file system | |
US11210020B2 (en) | Methods and systems for accessing a memory | |
CN1822217A (zh) | 将数据存储在非易失性高速缓冲存储器中的设备和方法 | |
US20100312955A1 (en) | Memory system and method of managing the same | |
JP2015535116A (ja) | アドレス断片化に対するメモリ・セグメントのリマッピング | |
CN1945537A (zh) | 基于存储区域网络的高速固态存储设备的实现方法 | |
CN1955939A (zh) | 基于虚拟内存盘的备份与恢复方法 | |
WO2013189186A1 (zh) | 非易失性存储设备的缓存管理方法及装置 | |
CN1635580A (zh) | 闪存介质数据写入方法 | |
US20180004409A1 (en) | Method and apparatus for managing storage device | |
CN110531928B (zh) | DRAM-Less固态硬盘的数据随机写入方法、装置及DRAM-Less固态硬盘 | |
CN110119245B (zh) | 用于操作nand闪存物理空间以扩展存储器容量的方法和系统 | |
CN116364148A (zh) | 一种面向分布式全闪存储系统的磨损均衡方法及系统 | |
CN108664217B (zh) | 一种降低固态盘存储系统写性能抖动的缓存方法及系统 | |
CN1818887A (zh) | 基于sram的嵌入式文件系统的实现方法 | |
CN105612505A (zh) | Cpu调度的方法和装置 | |
CN108897618B (zh) | 一种异构内存架构下基于任务感知的资源分配方法 | |
CN110515861B (zh) | 处理刷写命令的存储设备及其方法 | |
CN1152330C (zh) | 远程节点读取本地内存维护方法及其应用装置 | |
CN1808433A (zh) | 一种快速安全的实时数据库访问方法 | |
CN108536619B (zh) | 快速恢复ftl表的方法与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051012 Termination date: 20100228 |