CN1221269A - 能够肯定执行同步操作的同步系统 - Google Patents

Abstract

在同步系统中,CRC比特结束判断电路判断CRC比特的结束以便产生CRC比特结果信号。RSSI检测电路检测接收信号的RSSI电平以便产生RSSI电平信号。边沿检测电路比较该RSSI电平与预定的阈值电平,当RSSI电平大于的阈值电平,产生电平比较结果信号。该边沿检测电路在一个预定的时间间隔内屏蔽电平比较结果信号,响应CRC比特结束信号和电平比较结果信号。在预定的时间间隔后产生触发信号。比特同步电路响应该触发信号产生比特同步信号。一个比特同步校正电路校正该比特同步信号以便产生并馈送一个比特同步校正信号给解调电路。

Description

能够肯定执行同步操作的同步系统

本发明涉及一种同步系统，它利用接收的信号同步解调的信号并且它用在TDMA-TDD类型的无线基站中。

一般地，在TDMA-TDD类型的同步系统中，无线基站的同步系统接收来自其它无线基站的发射信号(控制信道信号)作为接收的信号，以便判断接收信号的定时并且以便使经解调的信号和接收的信号同步。在TDMA-TDD类型的同步系统中，发射信号的定时是随机的并且每个接收信号是一个脉冲串信号。无线基站等待，以便接收串行的发送信号，该无线基站的同步系统检测一个RSSI(接收的信号的强度)电平的边沿，以便当该RSSI电平大于一个预定的阈值电平时产生一个边沿检测信号。该无线基站的同步系统响应该边沿检测信号启动比特同步电路或AFC电路的操作。

一种常规的同步系统公开在日本未审专利预先公开号(koukai)22910/1994中。该常规的同步系统包括一个接收帧分离电路，一个定时校正电路，和一个发射帧产生电路接收帧分离电路检测接收信号的定时以便产生并提供一个定时值信号给定时校正电路。定时校正电路校正该定时值信号以便产生并提供一个校正的定时值信号给发射帧产生电路。发射帧产生电路产生一个发射信号作为解调的信号响应该校正的定时值信号。因此，该常规的同步系统利用该接收的信号同步该发射的信号。

在TDMA-TDD类型的通信中，每个无线基站的发射信号是分开发射的以便发射信号不重叠。但是，由于在空气传输中的物理距离差或多重衰落，无线基站具有重叠的或顺序的无线电信号。在这种情况下，由无线基站接收的接收信号的RSSI电平不小于预定的电平。因此，无线基站不检测RSSI电平的边沿。因而，当该无线基站具有重叠的或顺序的无线电信号时，无线基站不鉴别在第二接收信号之后的接收信号的标题比特。因此，在第二接收信号之后的接收信号的接收特性就退化了并且比特同步电路或AFC电路的操作特性接收坏的影响。

另外，由于衰落造成的包络的改变引起了由于接收信号的调制和RSSI电平的改变在RSSI电平中引起的调制波动。因此，当RSSI电平接近预定的阈值电平时，引起RSSI电平信号的波形的隙缝(瞬时切割)。在这种情况下，比特同步电路或AFC电路的故障由RSSI电平信号的波形的隙缝引起。

因此这个发明的一个目的是提供一个同步系统，它能够肯定执行同步操作，即使当该同步系统具有重叠的或顺序的无线电信号时。

这个发明的另一个目的是提供一个同步系统，它能够防止由RSSI电平的改变引起的故障。

本发明的其它目的在描述进行中会变得导清楚。

根据这个发明的第一方面，提供一种同步系统，包括：

解调装置，接收一个用于解调所接收的信号的接收信号，以便产生一个具有一个CRC比特的解调信号；

连接到该解调装置的CRC比特结束判断装置，用于判断解调信号的CRC比特的结束，以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收该接收信号用于检测该接收的信号的电平，以便产生具有检测电平的检测电平信号；

连接到该接收信号电平检测装置的电平比较装置，用于将检测的电平信号的检测电平与一个预定的阈值电平作比较，以便当该检测到的电平大于预定的阈值电平时产生一个电平比较的结果；

连接到CRC比特结束判定装置和电平比较装置的屏蔽装置，用于当屏蔽装置被馈送CRC比特结束信号和电平比较结果信号二者时，在预定的时间间隔屏蔽该电平比较结果，当屏蔽装置在预定的时间间隔以后具有电平比较结果时，该屏蔽装置产生一个触发信号；和

连接到解调装置和屏蔽装置的同步装置，用于响应该触发信号，和通过产生并提供一个比特同步信号到解调装置，同步所解调的信号所接收的信号。

根据这个发明的第二方面，提供一个同步系统，包括：

解调装置，接收一个用于解调该接收的信号的接收信号，以便产生一个具有CRC比特的解调信号；

连接到该解调装置的CRC比特结果判断装置，用于判断解调信号的CRC比特的结束，以便产生CRC比特结束信号；

接收的信号电平检测装置，接收用于检测该接收信号的电平的接收信号，以便产生具有检测的电平的检测电平信号；

连接到接收的信号电平检测装置的电平比较装置，用于将检测的电平信号的检测电平与一个预定的阈值电平作比较，以便当该检测的电平大于预定的阈值电平时，产生一个电平比较结果信号；

连接到CRC比特结果判断装置和电平比较装置的触发装置，用于当该触发装置具有电平比较结果信号和在该触发装置具有CRC比特结束信号和该电平比较结果信号二者之后的一个预定时间间隔过去时，产生一个触发信号；和

连接到该解调装置和该触发装置的同步装置，响应该触发信号通过产生并提供一个比特同步信号给解调装置，用于同步接收的信号与解调的信号。

根据这个发明的第三方面，提供一个同步系统，包括：

解调装置，接收一个用于解调该接收的信号的接收信号，以便产生一个具有CRC比特的解调信号；

连接到解调装置的CRC比特结束判断装置，用于判断解调信号的CRC比特的结束以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收用于检测该接收信号的电平接收信号，以便产生一个具有检测电平的检测电平信号；

连接到接收的信号电平检测装置的电平均衡装置，用于均衡检测的电平信号的检测电平，以便产生一个具有均衡的检测电平的均衡检测电平信号，该均衡的检测电平等于检测电平的平均电平；

连接到电平均衡装置的电平比较装置，用于将均衡的检测电平信号的均衡检测电平与一个预定的阈值电平作比较，以便当均衡的检测电平大于预定的阈值电平时，产生一个电平比较结果信号；

连接到CRC比特结束判断装置和电平比较装置的屏蔽装置，用于当屏蔽装置被提供CRC比特结束信号和电平比较结果信号二者时，在一个预定的时间间隔之后屏蔽该电平比较的结果信号，当在预定的时间间隔之后屏蔽装置被提供电平比较结果信号时，屏蔽装置产生一个触发信号；和

连接到解调装置和屏蔽装置的同步装置，响应该触发信号通过产生和提供一个比特同步信号给解调装置，用于同步接收的信号与解调信号。

根据本发明的第四方面，提供一个同步系统，包括：

解调装置，接收一个用于解调该接收的信号的接收信号，以便产生具有CRC比特的解调信号；

连接到该解调装置的CRC比特结束判断装置，用于判断该解调的信号的CRC比特的结束以便产生一个CRC比特结束信号；

接收信号电平检测装置，接收用于检测该接收信号的电平的接收信号，以便产生具有检测电平的检测电平信号；

连接到该接收的信号电平检测装置的电平均衡装置，用于均衡该检测的电平信号的检测电平，以便产生具有一个均衡的检测电平的一个均衡的检测电平信号，该均衡的检测电平等于该检测电平的平均电平；

连接到电平均衡装置的电平比较装置，用于将该均衡的检测电平信号的均衡的检测电平与一个预定阈值电平作比较，以便当该均衡的检测电平大于该预定的阈值电平时，产生一个电平比较结果信号；

连接到CRC比特结束判断装置和电平比较装置的触发装置，用于当触发装置具有该电平比较结果信号时和当在该触发装置具有CRC比特结束信号和电平比较结果信号以后的一个预定时间间隔过去时，产生一个触发信号；和

连接到该解调装置和该触发装置的同步装置，响应该触发信号通过产生并提供一个比特同步信号给该解调装置，用于同步接收的信号与解调的信号。

图1是根据本发明的第一实施例的一个同步系统的方框图；

图2是图1所示的同步系统的边沿检测电路的方框图；

图3是在描述图1所示的同步系统的操作中使用的图；

图4是用于描述图1所示的同步系统的操作的另一个图；

图5是根据这个发明的第二实施例的同步系统的方框图；

图6是根据这个发明的第三实施例的同步系统的方框图；

图7是根据这个发明的第四实施例的同步系统的方框图。

参照图1、2、3和4，详细描述根据这个发明的第一实施例的同步系统。

在图1中，该同步系统包括一个相位检测电路1，一个解调电路2，一个CRC比特结束判断电路3，一个RSSI检测电路4，一个边沿检测电路5，一个比特同步电路6和一个比特同步校正电路7。解调电路2连接到相位检测电路1。CRC比特结束判断电路3连接到解调电路2。边沿检测电路5连接到CRC比特结束判断电路3和RSSI检测电路4。比特同步电路6连接到边沿检测电路5。比特同步校正电路7连接到比特同步电路6和解调电路2。

相位检测电路1从天线(未示出)接收一个接收的信号。该天线具有无线电信号以便产生并提供所接收的信号给相位检测电路1。该接收的信号具有中频和一个CRC比特。该接收的信号是一个相位调制的信号。相位检测电路1检测接收的信号的相位的增加以便产生具有该CRC比特的一个相位检测信号。相位检测电路1馈送该相位检测信号给解调电路2。例如，相位检测电路1具有一个相位调制信号，例如QPSK作为接收的信号，相位检测电路1通过一个相位采样电路检测在连续的比特间隔中的改变总量和以便产生相位检测信号。解调电路2具有该相位检测信号。解调电路2通过比特率或波特率的同步信号解调该相位检测信号以便产生具有该CRC比特的一个解调的信号。

CRC比特结束判断电路3具有来自解调电路2的解调信号。CRC比特结束果判断电路3判断该解调的信号的CRC比特的结果以便产生一个CRC比特结束信号。CRC比特结束判断电路3检测该解调的信号的数据差错。

RSSI检测电路4接收该接收的信号。RSSI检测电路4检测该接收信号的电平，即RSSI电平，以便产生一个检测的电平信号，即具有一个检测电平即该RSSI电平的RSSI电平信号。例如，该RSSI检测电路4由一个对数放大器实现。在这种情况下，RSSI检测电路4产生对应于脉冲串帧的包络的一个模拟信号的RSSI电压，该脉冲串帧的包络与该接信号的电场成比例。

边沿检测电路5具有该RSSI电平信号和该CRC比特结果信号以便产生一个边沿检测信号作为触发信号。边沿检测电路5将该RSSI电平与一个预定的阈值电平作比较，以便当该RSSI电平大于该预定的阈值电平时产生一个电平比较结果信号。当边沿检测电路5具有该CRC比特结束信号和该电平比较结果信号二者时，边沿检测电路5在一个预定的时间间隔屏蔽该电平比较结果信号。此后，当在预定的时间间隔后边沿检测电路5具有该电平比较结果信号时，边沿检测电路5产生边沿检测信号作为触发信号。

比特同步电路6为响应来自边沿检测电路5的触发信号，产生具有一个比特同步相位的比特同步信号，该比特同步相位与该触发信号的相位同步，比特同步校正电路7具有来自比特同步电路6的比特同步信号。比特同步校正电路7校正该比特同步信号的相位和频率偏移，以便产生一个比特同步校正信号。比特同步校正电路7馈送该比特同步校正信号给解调电路2。因此，该同步系统利用接收的信号同步该解调的信号。

在图2中，边沿检测电路5包括一个滞后比较器8，一个脉冲宽度控制电路9和一个RSSI屏蔽电路10。滞后比较器8被连接到RSSI检测电路4。该滞后比较器8备有具有预定阈值电平的一个基准电压。脉冲宽度控制电路9连接到CRC比特结果判断电路3。RSSI屏蔽电路10连接到滞后比较器8，脉宽控制电路9和比特同步电路6。

滞后比较器8具有RSSI电平信号和基准电压。滞后比较器8将该RSSI电平信号的RSSI电平与该基准电压的预定阈值电平作比较，以便当该RSSI电平大于该预定阈值电平时产生电平比较结果信号。脉宽控制电路9具有来自CRC比特结速判断电路3的CRC比特结束信号，以便产生具有一个固定时间间隔的脉冲信号。当RSSI屏蔽电路10具有该电平比较结果信号和该脉冲信号二者时，在一个预定的时间间隔中，即在该脉冲信号的固定时间间隔中，RSSI屏蔽电路10屏蔽该电平比较结果信号。即，RSSI屏蔽电路10在该脉冲信号的固定时间间隔中不产生边沿检测信号，即触发信号。此后，当RSSI屏蔽电路10在该脉冲信号的固定时间间隔经过以后具有该电平比较结果信号时，RSSI屏蔽电路10产生边沿检测信号即该触发信号。

参照图3和图4连同图1和图2，描述该同步系统的操作。

图3是用于描述具有不重叠的第一和第二无线电信号RS1和RS2的同步系统的操作。因为第一和第二无线电信号RS1和RS2是不重叠的，所以RSSI检测电路4产生具有该RSSI电平的RSSI电平信号该RSSI电平在从该第一无线电信号RS1的第一斜坡信号R1上升到第一无线电信号RS2的第二斜坡信号R2下降时是高电平。因此，滞后比较器8将该RSSI电平信号的RSSI电平与基准电压的预定阈值电平作比较，以便当该RSSI电平大于该预定的阈值电平时产生电平比较结果信号。当RSSI屏蔽电路10在该脉冲信号的固定时间间隔过去以后具有电平比较结果信号时，RSSI屏蔽电路10产生边沿检测信号，即触发信号。因此，RSSI屏蔽电路10产生在该脉站信号的固定时间间隔具有低电平的触发信号。即，RSSI屏蔽电路10不在该脉冲信号的固定时间间隔内产生触发信号。此后，RSSI屏蔽电路10在脉冲信号的固定时间间隔经过以后产生边沿检测信号，即触发信号。由于RSSI电平信号的上升对应于每个其它信号的上升，所以该触发信号可以使比特同步电路6正常地工作。

图4是用于描述具有重叠的第一和第二无线电信号RS1和RS2的同步系统的操作。因为第一和第二无线电信号RS1和RS2是重叠的，所以RSSI检测电路4产生具有RSSI电平的RSSI电平信号，该RSSI电平保持高电平。因此，滞后比较器8将该RSSI电平信号的RSSI电平与基准电压的预定阈值电平作比较以便产生电平比较结果信号，由于该RSSI电平大于预定的阈值电平。尽管RSSI检测电路4产生具有保持高电平的RSSI电平的RSSI电平信号，但是当RSSI屏蔽电路10在该脉冲信号的固定时间间隔经过以后具有该电平比较结果信号时，RSSI屏蔽电路10产生边沿检测信号，即触发信号。因此，RSSI屏蔽电路10产生触发信号，该触发信号在该脉冲信号的固定时间间隔中具有低电平。即，RSSI屏蔽电路10在该脉冲信号的固定时间间隔中不产生触发信号。此后，在该脉冲信号的固定时间间隔过去以后，RSSI屏蔽电路10产生边沿检测信号，即触发信号。因此，一且无线电信号RS1和RS2的重叠时间间隔短，并且第二无线电信号的前置时间间隔保持，则该触发信号可以使比特同步电路6正常工作。

参照图5，详细描述根据本发明第二实施例的同步系统。相同的部件由相同的参考标号表示。

在图5中，同步系统包括相位检测电路1，解调电路2,CRC比特结束判断电路3,RSSI检测电路4，比特同步电路6，比特同步校正电路7和一个触发装置11。触发装置11连接到CRC比特结束判断电路3和RSSI检测电路4。比特同步电路6连接到触发装置11。

触发装置11包括滞后比较器8和一个触发电路12。触发电路12连接到滞后比较器8,CRC比特结束判断电路3，和比特同步电路6。当触发电路12具有CRC比特结束信号和电平比较结果信号二者以后的一段预定时间间隔过去时，触发电路12产生触发信号。触发电路12馈送该触发信号给比特同步电路6。

参照图6，详细描述根据这个发明的第三实施例的同步第统。相同的部件由相同的参考标号表示。

在图6中，同步系统包括相位检测电路1，解调电路2,CRC比特结束判断电路3,RSSI检测电路4，边沿检测电路5，比特同步电路6，比特同步校正电路7，和一个电平均衡电路13。电平均衡电路13连接到RSSI检测电路4。边沿检测电路5连接到电平均衡电路13。边沿检测电路5的滞后比较器8连接到电平均衡电路13。

RSSI检测电路4检测电平，即接收信号的RSSI电平，以便产生一个检测的电平信号，即具有检测电平即RSSI电平的RSSI电平信号。电平均衡电路13被馈送具有RSSI电平的RSSI电平信号。电平均衡电路13均衡该RSSI电平信号的RSSI电平以便产生具有均衡的检测电平的一个均衡的检测电平信号，该均衡的检测电平等于该RSSI电平的平均电平。电平均衡电路13由数字采样该RSSI电平信号以便得到采样值和均衡采样值来实现。另外，电平均衡电路13可以由一个计算电路或各种滤波器以及集成电路实现。

滞后比较器8将该均衡的检测电平信号的均衡检测电平与预定的阈值电平作比较，以便当该均衡的检测电平大于预定的阈值电平时，产生电平比较结果信号。

参照图7，详细描述根据本发明的第四实施例的同步系统。相同的部件指定相同的参照标号。

在图7中，同步系统包括相位检测电路1，解调电路2,CRC比特结束判断电路3,RSSI检测电路4，触发装置11，比特同步电路6，比特同步校正电路7，和电平均衡电路13。电平均衡电路13连接到RSSI检测电路4。触发装置11连接到电平均衡电路13。触发装置11的滞后比较器8连接到电平均衡电路13。

RSSI检测电路4检测电平，即接收信号的RSSI电平，以便产生一个检测电平信号，即具有检测电平即RSSI电平的一个RSSI电平信号。电平均衡电路13具有RSSI电平的RSSI电平信号。电平均衡电路13均衡该RSSI电平信号的RSSI电平，以便产生具有均衡的检测电平的一个均衡的检测电平信号，该均衡的检测电平等于该RSSI电平的平均电平。

滞后比较器8将该均衡的检测电平信号的均衡检测电平与预定的阈值电平作比较，以便当该均衡的检测电平大于预定的阈值电平时产生电平比较结果信号。

虽然到目前为止本发明已经结合其一些优选实施例进行了这样描述，但是对本领域技术人员将这个发明以各种其它方式付诸实践是容易实现的。例如，该同步系统可以包括一个AFC电路和一个AFC校正电路，代替比特同步电路6和比特同步校正电路7。

根据这个发明，即使当同步系统被馈送的重叠的或顺序的无线电信号时，肯定执行同步操作也是可能的。这是因为即便当同步系统具有重叠的或顺序的无线电信号时，同步系统能够检测每个接收信号的上升沿。

另外，根据这个发明，能够防止由RSSI电平改变引起的故障。这是因为，由于同步系统包括滞后比较器，它比较RSSI电平与预定的阈值电平，所以滞后比较器防止由调制波动或衰落引起的RSSI电平改变的影响。

Claims (12)

1、一种同步系统，包括：

解调装置，按收一个用于解调所述接收信号的接收信号，以便产生具有CRC比特的解调信号；

连接接到所述解调装置的CRC比特结束判断装置，用于判断所述解调信号的所述CRC比特的结果，以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收用于检测所述接收信号的电平的所述接收信号，以便产生具有一个检测电平的检测电平信号；

连接到所述接收信号电平检测装置的电平比较装置，用于比较所述的检测电平信号的所述检测电平和一个预定的阈值电平，以便当所述检测电平大于所述预定阈值电平时，产生一个电平比较结果信号；

连接到所述CRC比特结束判断装置和所述电平比较装置的屏蔽装置，用于当所述屏蔽装置被馈送所述CRC比特束果信号和所述电平比较结果信号两者时，在一个预定的时间间隔内屏蔽所述电平比较结果信号，当所述屏蔽装置在所述预定时间间隔以后被馈送所述电平比较结果信号时，所述屏蔽装置产生一个触发信号；和

连接到所述解调装置和所述屏蔽装置的同步装置，用于通过产生和馈送一个比特同步信号给所述解调装置，以响应所述触发信号来同步所述接收信号和所述解调信号。

2、权利要求书1所述的同步系统，其中所述电平比较装置包括滞后比较器，它连接到所述接收信号电平检测装置，所述滞后比较器比较所述检测电平信号的所述检测电平与所述预定的阈值电平，以便当所述检测电平大于所述预定阈值电平时，产生所述电平比较结果信号。

3、权利要求1所述的同步系统，其中所述同步系统包括：

连接到所述屏蔽装置的一个比特同步电路，响应所述触发信号用于产生所述比特同步信号；和

连接到所述比特同步电路和所述解调装置的一个比特同步校正电路，用于校正所述比特同步信号，以便产生一个比特同步校正信号和用于馈送所述比特同步校正信号给所述解调装置作为所述比特同步信号。

4、一种同步系统，包括：

解调装置，接收一个用于解调所接收信号的接收信号，以便产生具有CRC比特的一个解调信号；

连接到所述解调装置的CRC比特结束判断装置，用于判断所述解调信号的所述CRC比特的结束以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收用于检测所述接收信号的电平的所述接收信号，以便产生具有一个检测电平的检测电平信号；

连接到所述接收信号电平检测装置的电平比较装置，用于比较所述的检测电平信号的所述检测电平和一个预定的阈值电平，以便当所述检测电平大于所述预定阈值电平时产生一个电平比较结果信号；

连接到所述CRC比特结束判断装置和所述电平比较装置的触发装置，用于当所述触发装置被馈送所述CRC比特结果信号和所述电平比较结果信号两者之后，在一个预定的时间间隔内触发所述电平比较结果信号，当所述触发装置在所述预定时间间隔以后被馈送所述电平比较结果信号时，所述触发装置产生一个触发信号；和

连接到所述解调装置和所述触发装置的同步装置，响应所述触发信号通过产生和馈送一个比特同步信号给所述解调装置，来用于同步所述接收信号与所述解调信号。

5、权利要求4所述的同步系统，其中所述电平比较装置包括滞后比较器，它连接到所述接收信号电平检测装置，所述滞后比较器比较所述检测的电平检测信号与所述预定阈值电平，以便当所述检测电平大于所述预定的阈值电平时，产生所述电平比较结果信号。

6、权利要求4所述的同步系统，其中所述同步系统包括：

连接到所述屏蔽装置的一个比特同步电路，响应所述触发信号产生所述比特同步信号；和

连接到所述比特同步电路和所述解调装置的一个比特同步校正电路，用于校正所述比特同步信号以便产生一个比特同步校正信号和用于馈送所述比特同步校正信号给所述解调装置作为所述比特同步信号。

7、一种同步系统，包括：

解调装置，接收一个用于解调所述接收信号的接收信号，以便产生具有CRC比特的一个解调信号；

连接到所述解调装置的CRC比特结束判断装置，用于判断所述解调信号的所述CRC比特的结束，以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收用于检测所述接收信号的电平的所述接收信号，以便产生具有一个检测电平的检测电平信号；

连接到所述接收信号电平检测装置的电平均衡装置，用于均衡所述的检测电平信号的所述检测电平，以便产生一个有均衡的检测电平的均衡检测电平信号，该均衡的检测电平等于所述检测电平的平均电平；

连接到所述电平均衡装置的电平比较装置，用于比较所述的均衡检测电平信号的所述均衡检测电平和一个预定的阈值电平，以便当所述均衡的检测电平大于所述预定阈值电平时产生一个电平比较结果信号；

连接到所述CRC比特结束判断装置和所述电平比较装置的屏蔽装置，用于当所述屏蔽装置被馈送所述CRC比特结束信号和所述电平比较结果信号两者时，在一个预定的时间间隔内触发所述电平比较结果信号，当所述屏蔽装置在所述预定时间间隔以后被馈送所述电平比较结果信号时，所述触发装置产生一个触发信号；和

连接到所述解调装置和所述屏蔽装置的同步装置，响应所述触发信号用于通过产生和馈送一个比特同步信号给所述解调装置，来用于同步所述接收信号与所述解调信号。

8、权利要求7所述的同步系统，其中所述电平比较装置包括一个滞后比较器，它连接到所述电平均衡装置，所述滞后比较器比较所述均衡的检测电平信号的所述均衡的检测电平与所述预先确定的阈值电平，以便当所述均衡的检测电平大于所述预定阈值电平时产生所述电平比较结果信号。

9、权利要求7所述的同步系统，其中所述同步系统包括：

连接到所述屏蔽装置的一个比特同步电路，响应所述触发信号，用于产生所述比特同步信号；和

连接到所述比特同步电路和所述解调装置的一个比特同步校正电路，用于校正所述比特同步信号，以便产生一个比特同步校正信号和用于馈送所述比特同步校正信号给所述解调装置作为所述比特同步信号。

10、一种同步系统，包括：

解调装置，接收一个用于解调所述接收信号的接收信号，以便产生具有CRC比特的一个解调信号；

连接到所述解调装置的CRC比特结束判断装置，用于判断所述解调信号的所述CRC比特的结束，以便产生一个CRC比特结束信号；

接收的信号电平检测装置，接收用于检测所述接收信号的电平的所述接收信号，以便产生具有一个检测电平的检测电平信号；

连接到所述接收信号电平检测装置的电平均衡装置，用于均衡所述的检测电平信号的所述检测电平，以便产生具有一个均衡的检测电平的均衡检测电平信号，该均衡的检测电平等于所述检测电平的平均值；

连接到所述电平均衡装置的电平比较装置，用于比较所述的均衡检测电平信号的所述均衡检测电平和一个预定的阈值电平，以便当所述均衡检测电平大于所述预定阈值电平时产生一个电平比较结果信号；

连接到所述CRC比特结束判断装置和所述电平比较装置的触发装置，用于当所述触发装置被馈送所述CRC比特结速果信号和所述电平比较结果信号两者时，在一个预定的时间间隔内触发所述电平比较结果信号，当所述触发装置在所述预定时间间隔以后被馈送所述电平比较结果信号时，所述触发装置产生一个触发信号；和

连接到所述解调装置和所述触发装置的同步装置，响应所述触发信号用于通过产生和馈送一个比特同步信号给所述解调装置，来用于同步所述接收信号与所述解调信号。

11、权利要求10所述的同步系统，其中所述电平比较装置包括一个滞后比较器，它连接到所述电平均衡装置，所述滞后比较器比较所述均衡检测电平信号的所述均衡检测电平与所述预定的阈值电平，以便当所述均衡检测电平大于所述预定阈值电平时产生所述电平比较结果信号。

12、权利要求10所述的同步系统，其中所述同步系统包括：

连接到所述触发装置的一个比特同步电路，响应所述触发信号用于产生所述比特同步信号；和

连接到所述比特同步电路和所述解调装置的一个比特同步校正电路，用于校正所述比特同步信号以便产生一个比特同步校正信号和用于馈送所述比特同步校正信号给所述解调装置作为所述比特同步信号。

Images