CN121077458A - 一种双路径电荷泵频率源电路及雷达系统 - Google Patents

一种双路径电荷泵频率源电路及雷达系统

Info

Publication number
CN121077458A
CN121077458A CN202511230037.8A CN202511230037A CN121077458A CN 121077458 A CN121077458 A CN 121077458A CN 202511230037 A CN202511230037 A CN 202511230037A CN 121077458 A CN121077458 A CN 121077458A
Authority
CN
China
Prior art keywords
charge pump
module
frequency
path charge
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202511230037.8A
Other languages
English (en)
Inventor
吴博文
李喜浩
段宗明
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Xidian University
Original Assignee
Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology, Xidian University filed Critical Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Priority to CN202511230037.8A priority Critical patent/CN121077458A/zh
Publication of CN121077458A publication Critical patent/CN121077458A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及了混合信号集成电路设计技术领域，具体涉及了一种双路径电荷泵频率源电路及雷达系统，该电路包括鉴频鉴相器、积分路径电荷泵、比例路径电荷泵、环路滤波器及压控振荡器模块。鉴频鉴相器检测输入参考信号与反馈信号的相位差和频率差，分别驱动并联的积分路径电荷泵和比例路径电荷泵；积分路径电荷泵生成积分控制信号，比例路径电荷泵生成比例控制信号，两路信号合并后输入环路滤波器；环路滤波器对混合信号滤波处理，输出稳定直流控制电压至压控振荡器模块；压控振荡器根据控制电压产生目标频率的振荡电压信号。本发明通过双路径电荷泵结构，提升频率源相位噪声性能及环路稳定性，适用于高精度频率合成场景。

Description

一种双路径电荷泵频率源电路及雷达系统
技术领域
本发明涉及了混合信号集成电路设计技术领域，具体涉及了一种双路径电荷泵频率源电路及雷达系统。
背景技术
随着无线通信、探测感知技术发展，雷达系统对性能、集成度、成本要求提升，频率源电路（核心为锁相环）提供稳定时钟，对雷达系统性能起关键作用。雷达系统对时钟信号质量要求极高，需解决时钟信号稳定、低抖动及抗干扰问题，以保障信号质量、传输距离与系统可靠性。
在雷达系统时钟信号生成环节，基于锁相环（Phase-LockedLoop，PLL）技术将晶体振荡器输出的高质量低频时钟信号进行倍频处理，以此获取稳定、低抖动的高频时钟信号。其中，电荷泵锁相环（ChargePumpPhase-LockedLoop，CPPLL）凭借其独特优势成为首选方案。相较于全数字锁相环（All-DigitalPhase-LockedLoop，ADPLL），CPPLL能够有效规避量化噪声干扰与高电源噪声敏感性问题，不仅可实现高频率分辨率与高精度的信号输出，且因系统架构简洁，具备出色的鲁棒性能。在参数设计方面，通过设定远小于主电荷泵电流Icp_p（约30μA）的辅助电荷泵电流Icp_i（约1μA），在维持环路动态特性不变的前提下，成功降低积分电容容值。进而借助环路滤波器对控制电压的调节，实现压控振荡器（Voltage-ControlledOscillator，VCO）输出频率的精确调整，最终达成频率同步与相位锁定目标。
尽管上述方案在时钟信号生成中展现出良好性能，但积分电容产生的寄生电容效应仍未得到有效解决。该寄生电容会对系统相位噪声性能产生显著影响，成为制约锁相环性能进一步提升的关键因素。
发明内容
本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种双路径电荷泵频率源电路及雷达系统，用于解决现有技术中雷达系统对频率源电路难以兼顾高频、低抖动输出以及相位误差小的技术问题。
本发明的目的是由以下技术方案实现的：
第一方面，本发明提供了一种双路径电荷泵频率源电路，包括鉴频鉴相器、积分路径电荷泵、比例路径电荷泵、环路滤波器模块及压控振荡器模块；
所述鉴频鉴相器分别与积分路径电荷泵、比例路径电荷泵连接，用于检测输入参考信号与反馈信号的相位差和频率差；
所述积分路径电荷泵与比例路径电荷泵并联后，连接到环路滤波器模块；所述积分路径电荷泵用于根据所述相位差和频率差生成积分控制信号；所述比例路径电荷泵用于根据相位差和频率差生成比例控制信号；
所述环路滤波器模块与压控振荡器模块连接，接收到积分路径电荷泵的积分控制信号与比例路径电荷泵的比例控制信号后，输出压控振荡器模块的控制电压；
所述压控振荡器模块用于根据环路滤波器模块输出的控制电压产生振荡电压。
作为本发明的进一步改进，所述鉴频鉴相器包括前级逻辑模块、后级逻辑模块、控制逻辑模块和输出信号模块；
所述前级逻辑模块通过第一节点与控制逻辑模块的输入端连接；所述前级逻辑模块包括4个或非门；第一个或非门的第一输入端用于接收输入参考信号，后3个或非门的第一输入端依次连接上一或非门的输出端，且第二个或非门和第三个或非门的第一输入端直接相连；所有或非门的第二输入端一次连接下一或非门的输出端，最后一个或非门连接后级逻辑模块的输入端；
所述后级逻辑模块通过第一节点与控制逻辑模块的输入端连接；包括4个或非门；第一个或非门的第一输入端与前级逻辑模块中最后一个或非门的第二输入端连接；所有或非门的第一输入端均与上一或非门的输出端连接；最后一个或非门的第二输入端用于接入反馈信号；
所述控制逻辑模块包括第九或非门和两个控制组件；所述第九或非门的两个输入端分别连接控制组件，输出端通过第一节点分别与前级逻辑模块、后级逻辑模块连接；一个控制组件的另一个输入端连接前级逻辑模块，根据前级逻辑模块的相位差和频率差输出上位控制信号和对应的反逻辑信号；另一个控制组件的另一个输入端连接后级逻辑模块，根据后级逻辑模块的相位差和频率差输出下位控制信号和对应的反逻辑信号；
所述输出信号模块包括若干串联的反相器组件，用于输出控制逻辑模块输出的控制信号和对应的反逻辑信号。
作为本发明的进一步改进，所述控制组件包括两个串联的反相器和一个传输门；
所述传输门的一端与第九或非门输入端连接，并连接至两个串联的反相器之间线路上，另一端连接到输出信号模块；
两个串联的反相器中的第一个反相器输入端用于连接前级逻辑模块或后级逻辑模块；最后一个反相器的输出端与连接控制组件连接。
作为本发明的进一步改进，所述积分路径电荷泵和比例电荷泵通过电流源模块进行并联，所述电流源模块包括电流源和三个MOS管；
所述三个MOS管的栅极相连，完成电流源复制，三个MOS管的源极均连接到电源VDD；第一个MOS管的漏极连接到电流源负极，第二个MOS管的漏极连接到积分路径电荷泵，第三个MOS管的漏极连接到比例路径电荷泵。
作为本发明的进一步改进，所述积分路径电荷泵和比例路径电荷泵的结构相同，均包括偏置电路、第一开关单元、第二开关单元及电流源控制模块；
积分路径电荷泵的偏置电路输出端与比例路径电荷泵的偏置电路输出端并连后，连接至积分路径开关的电流源控制模块；所述积分路径开关指的是积分路径电荷泵对应的第一开关单元和第二开关单元；
第一开关单元的输入用于接入电流源模块的上偏置端；第二开关单元的输入端接入电流源的下偏置端；第一开关单元输出端与第二开关单元的输出端连接，输出积分控制信号和比例控制信号。
作为本发明的进一步改进，环路滤波器模块包括积分路径滤波器和比例路径滤波器；
积分路径滤波器包括第一电阻、第一电容及第二电容；第一电阻与第二电容串联后，与第一电容并联后接地；所述第一电容的一端还与积分路径电荷泵输出端连接；第二电容与第一电阻连接的端口还连接至压控振荡器模块的输入端；
比例路径滤波器包括5个MOS管；第一个MOS管的栅极与漏极、第二个MOS管的栅极与电流源正极连接；第一个MOS管、第二个MOS管的源极均接地；第二个MOS管的漏极与第三个MOS管的栅极与漏极连接，同时还连接有第五个MOS管的栅极和比例路径电荷泵输出端；第三个MOS管的源极、第四个MOS电容的漏极与源极、第五个MOS管的源极并联后连接到电源VDD；第五个MOS管的漏极作为输出端，连接至压控振荡器模块的输入端。
作为本发明的进一步改进，压控振荡器模块包括四级差分环形振荡器；所述四级差分环形振荡器包括4个环振延迟单元和对应的4个缓冲模块；
是若干个反相器构成的伪差分对单元，所有环振延迟单元的同相输出端均与对应的缓冲模块的反相输入端连接，环振延迟单元的反相输入端与上一环振延迟单元对应缓冲模块的反相输入端连接，第一个环振延迟单元的反相输入端连接第四个缓冲模块的反相输入端，形成级联闭环结构；4个缓冲模块分别输出一路差分信号。
作为本发明的进一步改进，所述缓冲模块用于将输入参考信号输出为电源到地的全摆幅、占空比为50%的数字信号，所述输入参考信号为时钟信号。
作为本发明的进一步改进，还包括可编程分频器，所述可编程分频器的输入端连接压控振荡器模块输出端，输出端连接鉴频鉴相器输入端，用于对压控振荡器模块输出信号进行调整。
第二方面，本发明提供了一种雷达系统，包括参考信号接口、控制电路、分频器模块、时钟频率源；所述时钟频率源输出端与分频器模块连接，输入端与控制电路和参考信号接口连接，用于接收控制电路输出的频率源控制信号；分频器输出端用于输出用于频率信号；控制电路通过控制线与外部交互，同时对时钟频率源进行控制；所述时钟频率源应用上述的双路径电荷泵频率源电路。
本发明的有益效果在于：本发明提供的一种双路径电荷泵频率源电路，该电路通过鉴频鉴相器检测输入参考信号与反馈信号之间的相位差和频率差，进而生成控制信号。积分路径电荷泵和比例路径电荷泵并联操作，分别根据鉴频鉴相器的输出，生成积分控制信号和比例控制信号，其中积分路径电荷泵侧重于长期频率稳定性，比例路径电荷泵则快速响应相位偏差，两者信号在环路滤波器模块中合并。环路滤波器模块接收并处理来自两条路径的控制信号，滤除高频噪声，平滑输出电压，最终形成稳定的控制电压，用于调节压控振荡器模块的工作点。压控振荡器模块根据环路滤波器模块输出的控制电压，自动调整其振荡频率，以实现频率的精准控制和相位锁定。这种双路径的设计方式，通过积分和比例路径的互补作用，不仅提升了电路的捕获范围和锁定速度，还有效抑制了频率抖动和相位噪声，为雷达系统等高精度应用场景提供了高质量的时钟信号源。
其中，比例路径通过快速响应鉴频鉴相器输出的高频相位误差（如数据抖动或突发干扰），生成与瞬时相位差成比例的电压信号，直接调节压控振荡器模块的频率调谐灵敏度（Kvco），实现快速锁定和动态跟踪；比例路径的高带宽特性能够快速补偿高频噪声引起的相位偏移，避免锁相环因瞬时扰动失锁。双路径通过动态电流匹配和互补滤波特性，实现宽频带、低抖动、高稳定的锁相环系统。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的实施例中频率源电路基本应用框架示意图；
图2是本发明的实施例中频率源电路的基本电路；
图3是本发明的实施例中鉴频鉴相器的电路图；
图4是本发明的实施例中电荷泵模型图；
图5是本发明的实施例中电荷泵原理图；
图6是本发明的实施例中积分路径滤波器电路原理图；
图7是本发明的实施例中比例路径滤波器电路原理图；
图8是本发明的实施例中VCO模型图；
图9是本发明的实施例中环振延迟单元电路原理图；
图10是本发明的实施例中VCO缓冲模块电路原理图；
图11是本发明的实施例中可编程分频器电路原理图。
具体实施方式
为了使本发明的目的和技术方案更加清晰和便于理解。以下结合附图和实施例，对本发明进行进一步的详细说明，此处所描述的具体实施例仅用于解释本发明，并非用于限定本发明。
下面将结合附图及具体的实施例对本发明的技术方案进行清楚、完整地描述，其中，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。
实施例1
本实施例提供了一种双路径电荷泵频率源电路，通过双路径的动态电流匹配和互补滤波特性，实现宽频带、低抖动、高稳定的锁相环系统。
该电路包括鉴频鉴相器、积分路径电荷泵、比例路径电荷泵、环路滤波器模块及压控振荡器模块。
其中，鉴频鉴相器分别与积分路径电荷泵、比例路径电荷泵连接，用于检测输入参考信号与反馈信号的相位差和频率差。积分路径电荷泵与比例路径电荷泵并联后，连接到环路滤波器模块；积分路径电荷泵用于根据相位差和频率差生成积分控制信号；比例路径电荷泵用于根据相位差和频率差生成比例控制信号。环路滤波器模块与压控振荡器模块连接，接收到积分路径电荷泵的积分控制信号与比例路径电荷泵的比例控制信号后，输出压控振荡器模块的控制电压；压控振荡器模块用于根据环路滤波器模块输出的控制电压产生振荡电压，根据振荡电压调节频率。
本实施例的技术方案，提供了一种能有效提高频率稳定性和降低相位噪声的积分路径和比例路径电荷泵频率源电路，该电路通过鉴频鉴相器检测输入参考信号与反馈信号之间的相位差和频率差，进而生成控制信号。积分路径电荷泵和比例路径电荷泵并联操作，分别根据鉴频鉴相器的输出，生成积分控制信号和比例控制信号，其中积分路径电荷泵侧重于长期频率稳定性，比例路径电荷泵则快速响应相位偏差，两者信号在环路滤波器模块中合并。环路滤波器模块接收并处理来自两条路径的控制信号，滤除高频噪声，平滑输出电压，最终形成稳定的控制电压，用于调节压控振荡器模块的工作点。压控振荡器模块根据环路滤波器模块输出的控制电压，自动调整其振荡频率，以实现频率的精准控制和相位锁定。通过双路径的设计方式，通过积分和比例路径的互补作用，不仅提升了电路的捕获范围和锁定速度，还有效抑制了频率抖动和相位噪声，为雷达系统等高精度应用场景提供了高质量的时钟信号源。
作为本实施例中的进一步实施例，鉴频鉴相器包括前级逻辑模块、后级逻辑模块、控制逻辑模块和输出信号模块。前级逻辑模块用于生成上位控制信号及对应的反逻辑信号。后级逻辑模块用于生成下位控制信号及对应的反逻辑信号。
前级逻辑模块通过第一节点与控制逻辑模块的输入端连接；前级逻辑模块包括4个或非门；第一个或非门的第一输入端用于接收输入参考信号，后3个或非门的第一输入端依次连接上一或非门的输出端，且第二个或非门和第三个或非门的第一输入端直接相连；所有或非门的第二输入端一次连接下一或非门的输出端，最后一个或非门连接后级逻辑模块的输入端。
后级逻辑模块通过第一节点与控制逻辑模块的输入端连接；包括4个或非门；第一个或非门的第一输入端与前级逻辑模块中最后一个或非门的第二输入端连接；所有或非门的第一输入端均与上一或非门的输出端连接；最后一个或非门的第二输入端用于接入反馈信号。
控制逻辑模块包括第九或非门和两个控制组件；第九或非门的两个输入端分别连接控制组件，输出端通过第一节点分别与前级逻辑模块、后级逻辑模块连接；一个控制组件的另一个输入端连接前级逻辑模块，根据前级逻辑模块的相位差和频率差输出上位控制信号和对应的反逻辑信号；另一个控制组件的另一个输入端连接后级逻辑模块，根据后级逻辑模块的相位差和频率差输出下位控制信号和对应的反逻辑信号。
输出信号模块包括若干串联的反相器组件，用于输出控制逻辑模块输出的控制信号和对应的反逻辑信号。
其中，控制组件包括两个串联的反相器和一个传输门；
传输门的一端与第九或非门输入端连接，并连接至两个串联的反相器之间线路上，另一端连接到输出信号模块；两个串联的反相器中的第一个反相器输入端用于连接前级逻辑模块或后级逻辑模块；最后一个反相器的输出端与连接控制组件连接。
积分路径电荷泵和比例电荷泵通过电流源模块进行并联。电流源模块包括电流源和三个MOS管。三个MOS管的栅极相连，完成电流源复制，三个MOS管的源极均连接到电源VDD；第一个MOS管的漏极连接到电流源负极，第二个MOS管的漏极连接到积分路径电荷泵，第三个MOS管的漏极连接到比例路径电荷泵。
进一步，积分路径电荷泵和比例路径电荷泵的结构相同，均包括偏置电路、第一开关单元、第二开关单元及电流源控制模块。
积分路径电荷泵的偏置电路输出端与比例路径电荷泵的偏置电路输出端并连后，连接至积分路径开关的电流源控制模块；积分路径开关指的是积分路径电荷泵对应的第一开关单元和第二开关单元。第一开关单元的输入用于接入电流源模块的上偏置端；第二开关单元的输入端接入电流源的下偏置端；第一开关单元输出端与第二开关单元的输出端连接，输出积分控制信号和比例控制信号。
环路滤波器模块包括积分路径滤波器和比例路径滤波器。其中：
积分路径滤波器包括第一电阻、第一电容及第二电容；第一电阻与第二电容串联后，与第一电容并联后接地；所述第一电容的一端还与积分路径电荷泵输出端连接；第二电容与第一电阻连接的端口还连接至压控振荡器模块的输入端。
比例路径滤波器包括5个MOS管；第一个MOS管的栅极与漏极、第二个MOS管的栅极与电流源正极连接；第一个MOS管、第二个MOS管的源极均接地；第二个MOS管的漏极与第三个MOS管的栅极与漏极连接，同时还连接有第五个MOS管的栅极和比例路径电荷泵输出端；第三个MOS管的源极、第四个MOS电容的漏极与源极、第五个MOS管的源极并联后连接到电源VDD；第五个MOS管的漏极作为输出端，连接至压控振荡器模块的输入端。
压控振荡器模块包括四级差分环形振荡器。四级差分环形振荡器包括4个环振延迟单元和对应的4个缓冲模块；所有环振延迟单元的同相输出端均与对应的缓冲模块的反相输入端连接，环振延迟单元的反相输入端与上一环振延迟单元对应缓冲模块的反相输入端连接，第一个环振延迟单元的反相输入端连接第四个缓冲模块的反相输入端，形成级联闭环结构；4个缓冲模块分别输出一路差分信号。
缓冲模块用于将输入参考信号输出为电源到地的全摆幅、占空比为50%的数字信号，输入参考信号为时钟信号。
另外，本实施例还包括可编程分频器，可编程分频器的输入端连接压控振荡器模块输出端，输出端连接鉴频鉴相器输入端，用于对压控振荡器模块输出信号进行调整。
实施例2
作为实施例1的进一步优选实施例，本实施例提供了一种双路径电荷泵频率源电路的具体实施例。
本实施例中的双路径电荷泵频率源电路应用在雷达系统上，作为时钟频率源。如图1所示，外部参考信号（ref）输入时钟频率源，时钟频率源产生的信号输出至分频器，另一方面，接收控制电路输出的频率源控制信号以调整自身；分频器输出多路信号，分别供给ADC（模数转换器）、高速I/O（输入/输出接口）以及频率综合器；频率综合器的输出则连接至雷达发射机和天线相控单元；控制电路通过控制线与外部交互，同时对时钟频率源等模块进行控制。
其中，如图2所示为本实施例的双路径电荷泵频率源电路，即时钟频率源。该电路包括鉴频鉴相器、积分路径电荷泵、比例路径电荷泵、环路滤波器模块及压控振荡器模块。其中鉴频鉴相器用于检测输入参考信号与可编程分频器输出的反馈信号的相位差和频率差，产生上拉控制信号和下拉控制信号，并将控制信号传输到积分路径电荷泵和比例路径电荷泵；积分路径电荷泵与比例路径电荷泵并联后，连接到环路滤波器模块。积分路径电荷泵用于接收鉴频鉴相器所输出的上拉控制信号和下拉控制信号，产生第一充电电流和第一放电电流作为积分控制信号。比例路径电荷泵用于接收鉴频鉴相器所输出的上拉控制信号和下拉控制信号，产生第二充电电流和第二放电电流作为比例控制信号。环路滤波器接收积分路径电荷泵和比例路径电荷泵的输出信号并输出压控振荡器的控制电压，
环路滤波器包括第一环路滤波器和第二环路滤波器；在积分路径电荷泵输出第一充电电流时，第一环路滤波器升高控制电压，在积分路径电荷泵输出放电电流时，第一环路滤波器支路降低控制电压。在比例路径电荷泵输出第二充电电流时，第二环路滤波器支路升高控制电压；在比例路径电荷泵输出放电电流时，第二环路滤波器支路降低控制电压。
压控振荡器模块包括环形振荡器延迟单元和输出缓冲级，根据环路滤波器输出的控制电压产生振荡电压，在振荡电压升高时加快输出信号的振荡频率，在振荡电压降低时减慢输出信号的振荡频率。
可编程分频器用于将压控振荡器的输出信号根据编程进行分频，产生反馈信号输出到鉴频鉴相器中与参考时钟信号进行比较。
如图3所示，鉴频鉴相器包括：第一至第九或非门、第一至第十二反相器及第一至第二传输门。具体连接关系为：
第一或非门NOR1的第一输入端接参考信号；第一或非门NOR1的第二输入端、第二或非门NOR2的输出端和第一反相器的输入端相连；第一或非门NOR1的输出端、第二或非门NOR2的第一输出端和第三或非门NOR3的第一输出端相连；第二或非门的第二输入端、第三或非门的输出端与第四或非门的第一输入端相连；第三或非门的第二输入端与第四或非门的输出端相连；第八或非门的第二输入端接反馈信号；第八或非门的第一输入端、第七或非门的输出端与第七反相器的输入端相连；第八或非门的输出端、第七或非门的第二输入端与第六或非门的第二输入端相连；第七或非门的第一输入端、第六或非门的输出端与第五或非门的第二输入端相连；第六或非门的第一输入端与第五或非门的输出端相连；第四或非门的第二输入端、第五或非门的第一输入端与第九或非门的输出端相连；第一反相器的输出、第二反相器的输入、第一传输门的输入与第九或非门的第一输入端相连；第七反相器的输出端、第八反相器的输入端、第二传输门的输入端与第九或非门的第二输入端相连；第二~第四形成的反相器组输出上升控制信号UP；第一传输门与第五至第六反相器组输出上升控制信号的反逻辑UPB；第八反相器至第十反相器输出下降控制信号DN；第二传输门与第十一至第十二反相器组输出下降信号的反逻辑DNB。鉴频鉴相器用于检测输入信号和反馈信号的频差和相差，产生下拉控制信号和上拉控制信号。
鉴频鉴相器的工作原理为：电路的核心是用或非门（NOR，NOT-ORgate）、反相器（INV，Inverter）和传输门（T-GATE，TransmissionGate）配合，把参考信号和反馈信号变成需要的控制信号。或非门本身能做先或后非的逻辑运算，本实施例前级（NOR1~NOR4）和后级（NOR5~NOR8）的或非门通过交叉连接形成小的反馈环（比如NOR3和NOR4连在一起），稳定信号。反相器的作用很直接，就是把信号的高低电平反过来，多级反相器串在一起（比如INV2~INV4），避免信号失真。传输门则像个可控的开关，决定信号能不能通过，配合反相器就能生成和主信号（比如UP）完全相反的信号UPB，这样一正一反的信号能满足后续电路的协同控制需求。第九或非门NOR9接收前级和后级的中间信号，再把处理结果反馈回去，确保整个电路的信号处理更协调。
如图4、图5所示，积分路径电荷泵和比例路径电荷泵的结构相似，包括：偏置电路、电流源、第一开关单元、第二开关单元；其中电流源通过PMOS管M0、PMOS管M1、PMOS管M2的栅极相连进行复制；PMOS管M0、PMOS管M1、PMOS管M2的源极与电源VDD相连，PMOS管M0的漏极与电流源负极相连；PMOS管M1漏极与积分路径电荷泵偏置模块相连；PMOS管M2的漏极与比例路径电荷泵偏执模块的输入相连；积分路径电荷泵偏置电路的输出与积分路径开关的电流源控制模块相连；比例路径电荷泵偏置电路的输出与积分路径开关的电流源控制模块相连；第一开关单元包含PMOS管M3、PMOS管M7和NMOS管M4、NMOS管M8，其中PMOS管M3的栅极NMOS管M8的栅极与鉴频鉴相器的输出UPB相连，NMOS管M4的栅极PMOS管M7的栅极与鉴频鉴相器的输出UP相连，第一开关单元的输入与上偏置电流源相连；第二开关单元包含PMOS管M5、PMOS管M9和NMOS管M6，其中PMOS管M5的栅极、NMOS管M10与鉴频鉴相器的输出DNB相连，NMOS管M6的栅极、PMOS管M9的栅极与鉴频鉴相器的输出DN相连，第二开关单元的输入与下偏置电流源相连；第一开关单元的输出端与第二开关单元的输出端相连为输出信号Vctrl_i、Vctrl_p。
积分路径电荷泵和比例路径电荷泵电荷泵的核心逻辑为：通过电流源复制和开关精准控制，把鉴频鉴相器的UP/UPB、DN/DNB信号，转换成稳定的控制电压Vctrl_i、Vctrl_p。首先，PMOS管M0、M1、M2通过栅极连在一起，PMOS管M0先和原始电流源形成回路，确定基准电流；M1、M2因为和M0栅极相连，会复制出和基准电流一致的电流，分别给积分路径、比例路径的偏置模块供电，这样能保证两条路径的电流稳定，避免后续信号波动。然后，偏置电路会把复制后的电流转换成适合开关工作的控制信号，传给开关的电流源控制模块，确保开关能稳定导通或关断。而两个开关单元根据鉴频鉴相器输出的UP/UPB、DN/DNB是控制信号进行动作：比如UP信号有效时，MOS管M4、MOS管M7导通，上偏置电流就能通过第一开关单元；DN信号有效时，MOS管M6、MOS管M9导通，下偏置电流就能通过第二开关单元。最后，两路开关的输出汇合，形成能控制后续电路的Vctrl_i、Vctrl_p电压。
如图6所示，积分路径滤波器包括：第一电阻R、第一电容C1、第二电容C2；其中电容使用MOS电容，第一电容C1的一端、电阻R的一端与输入信号Vctrl_i相连；第一电阻R的另一端、第二电容C2的一端与输出Vctrl相连；第一电容C1与第二电容C2的另一端接地。
如图7所示，比例路径滤波器包括：电流源电路、电流镜偏置电路：NMOS管M1、NMOS管M2，二极管连接的PMOS管M3、PMOS电容M4与PMOS管M5；其中电流源的正极与NMOS管M1的栅极和漏极、NMOS管M2的栅极相连；NMOS管M1、NMOS管M2的源极接地；NMOS管M2的漏极、PMOS管M3的栅极和漏极、PMOS电容管M4的栅极、PMOS管M5的栅极以及输入信号Vctrl_p相连；PMOS管M3的源极、PMOS电容管M4的漏极和源极、PMOS管M5的源极接VDD；PMOS管M5的漏极接输出Vctrl。
如图8所示，压控振荡器的核心模块为一个4级差分环形振荡器，包括：第一~第四环振延迟单元以及第一~第四差分缓冲电路。第一环路滤波器和第二环路滤波器的输出共同连接压控振荡器第一~第四环振延迟单元的Vbias，第一延时模块的同相输出端、第二环振延迟单元的反相输入端与第一缓冲电路的反相输入端相连；第二延时模块的同相输出端、第三环振延迟单元的反相输入端与第二缓冲电路的反相输入端相连；第三延时模块的同相输出端、第四环振延迟单元的反相输入端与第三缓冲电路的反相输入端相连；第四延时模块的同相输出端、第一环振延迟单元的反相输入端与第四缓冲电路的反相输入端相连；第一~第四差分缓冲电路的输出端分别输出差分信号。
其中，第一~第四缓冲模块将时钟信号输出为电源到地的全摆幅、占空比为50%数字方波信号。
积分路径和比例路径电荷泵的输出电流在振荡器的控制端进行叠加，整体电路如图8所示。本设计中的四级差分环形振荡器能够产生8个相位差为45°的单端时钟信号，或者4个相位差为90°的差分时钟信号。时钟信号经过内部缓冲器放大后，输出为电源到地的全摆幅数字信号。环振延迟单元电路如图9所示，由两个反相器构成的伪差分对和另外两个反相器构成的latch组成。为保证电路不发生共模振荡，共模增益必须远小于差模增益，本实施例中取latch电路尺寸与伪差分对尺寸相同。输出缓冲器电路如图10所示，输入信号差分时钟信号采用电容耦合，直流偏置电压由电阻反馈的反相器提供，再经过反相器链提高驱动能力，交叉的反相器用来校正时钟信号的占空比。
如图11所示，可编程分频器模块包括：由第一~第四2/3分频器、第一~第三与门、第一~第三与非门、第一~第三或门、第一~第三反相器、二选一数据选择器、D触发器；其中第一2/3分频器的fin与二选一数据选择器的第二输入端接VCO的输出；第一2/3分频器的fout与第二2/3分频器的fin相连；第二2/3分频器的fout与第三2/3分频器的fin连接；第三2/3分频器的fout与第四2/3分频器的fin相连；第四2/3分频器modin接电源VDD；第四2/3分频器的modout与控制信号P<3>分别输入第三与非门的输入；第三与非门的输出接第三2/3分频器的modin；第三2/3分频器的modout与第三或门的输出分别接第二与非门的两个输入；第二与非门的输出接第二2/3分频器的modin；第二2/3分频器的modout与第二或门的输出分别接第一与非门的两个输入端；第一与非门的输出端接第一2/3分频器的modin；第一2/3分频器的modout接二选一数据选择器的第一输入端；控制信号P<0>~P<3>分别接第一~第四2/3分频器的P端，控制信号P<1>~P<3>分别接第一~第三或门的第二输入端；控制信号P<4>接第三与非门的第二输入端以及第三或门的第一输入端；第一或门的输出接第一反相器的输入端与二选一数据选择器的第一选择端；第一反相器的输出端接二选一数据选择器的第二选择端；二选一数据选择器的输出接D触发器的clk；D触发器的Q’端接D触发器的D端；D触发器的Q接第二第三反相器组成的缓冲级；第三反相器的输出接OUT。
优选地，可编程分频器的分频系数由输入的五个控制码P<0>~P<4>决定。本文设计的分频器可以实现1-31整数可编程分频，实现对输出频率的线性调整。
综上所述，本发明与传统单路锁相环相比，具有独立的积分路径电荷泵以及积分路径滤波器、比例路径电荷泵以及比例路径滤波器，以双路径电荷泵通过动态电流匹配和互补滤波特性，实现频率源电路的宽频带、低抖动、高稳定性；在双路径PLL系统中，电流噪声对输出相噪的贡献更小，同时可以通过增大比例路径中的电荷泵电流，降低积分路径电流采用较小的电容，在降低环路噪声的同时并不需要牺牲面积；积分路径电荷泵输出端之后设计了一个电压缓冲电路来保证左右两路开关电流的输出电压相等，沟道长度调制效应相匹配。为满足输出电压从电源到地的全摆幅，采用PMOS和NMOS差分对并联结构实现轨对轨的输入信号共模范围。
在双路径频率源系统中，相比无源滤波器，使用积分路径和比例路径有源滤波器可以减小版图面积，实现更高的集成度，通过高频噪声滤除、电流匹配和动态响应优化，提升了锁相环的瞬态性能和抗干扰能力，减小抖动。
压控振荡器的缓冲模块中：输入信号差分时钟信号采用电容耦合，直流偏置电压由电阻反馈的反相器提供，再经过反相器链提高驱动能力，输出信号为0~VDD的方波信号，交叉的反相器用来校正时钟信号的占空比为50%。
可编程分频器模块如图11所示，分频器的分频系数由输入的五个控制码决定。本文设计的分频器可以实现1-31整数可编程分频，实现对输出频率的线性调整。
总而言之，本发明的提供的频率源电路能够实现低抖动、低功耗、频率可调、快速锁定，在雷达系统中作为芯片ADC、高速IO、雷达发射机、天线相控单元等其他模块的时钟频率源，提高了雷达系统的集成度和信号处理能力。

Claims (10)

1.一种双路径电荷泵频率源电路，其特征在于，包括鉴频鉴相器、积分路径电荷泵、比例路径电荷泵、环路滤波器模块及压控振荡器模块；
所述鉴频鉴相器分别与积分路径电荷泵、比例路径电荷泵连接，用于检测输入参考信号与反馈信号的相位差和频率差；
所述积分路径电荷泵与比例路径电荷泵并联后，连接到环路滤波器模块；所述积分路径电荷泵用于根据所述相位差和频率差生成积分控制信号；所述比例路径电荷泵用于根据相位差和频率差生成比例控制信号；
所述环路滤波器模块与压控振荡器模块连接，接收到积分路径电荷泵的积分控制信号与比例路径电荷泵的比例控制信号后，输出压控振荡器模块的控制电压；
所述压控振荡器模块用于根据环路滤波器模块输出的控制电压产生振荡电压。
2.根据权利要求1所述的双路径电荷泵频率源电路，其特征在于，所述鉴频鉴相器包括前级逻辑模块、后级逻辑模块、控制逻辑模块和输出信号模块；
所述前级逻辑模块通过第一节点与控制逻辑模块的输入端连接；所述前级逻辑模块包括4个或非门；第一个或非门的第一输入端用于接收输入参考信号，后3个或非门的第一输入端依次连接上一或非门的输出端，且第二个或非门和第三个或非门的第一输入端直接相连；所有或非门的第二输入端一次连接下一或非门的输出端，最后一个或非门连接后级逻辑模块的输入端；
所述后级逻辑模块通过第一节点与控制逻辑模块的输入端连接；包括4个或非门；第一个或非门的第一输入端与前级逻辑模块中最后一个或非门的第二输入端连接；所有或非门的第一输入端均与上一或非门的输出端连接；最后一个或非门的第二输入端用于接入反馈信号；
所述控制逻辑模块包括第九或非门和两个控制组件；所述第九或非门的两个输入端分别连接控制组件，输出端通过第一节点分别与前级逻辑模块、后级逻辑模块连接；一个控制组件的另一个输入端连接前级逻辑模块，根据前级逻辑模块的相位差和频率差输出上位控制信号和对应的反逻辑信号；另一个控制组件的另一个输入端连接后级逻辑模块，根据后级逻辑模块的相位差和频率差输出下位控制信号和对应的反逻辑信号；
所述输出信号模块包括若干串联的反相器组件，用于输出控制逻辑模块输出的控制信号和对应的反逻辑信号。
3.根据权利要求2所述的双路径电荷泵频率源电路，其特征在于，所述控制组件包括两个串联的反相器和一个传输门；
所述传输门的一端与第九或非门输入端连接，并连接至两个串联的反相器之间线路上，另一端连接到输出信号模块；
两个串联的反相器中的第一个反相器输入端用于连接前级逻辑模块或后级逻辑模块；最后一个反相器的输出端与连接控制组件连接。
4.根据权利要求1所述的双路径电荷泵频率源电路，其特征在于，所述积分路径电荷泵和比例电荷泵通过电流源模块进行并联，所述电流源模块包括电流源和三个MOS管；
所述三个MOS管的栅极相连，完成电流源复制，三个MOS管的源极均连接到电源VDD；第一个MOS管的漏极连接到电流源负极，第二个MOS管的漏极连接到积分路径电荷泵，第三个MOS管的漏极连接到比例路径电荷泵。
5.根据权利要求4所述的双路径电荷泵频率源电路，其特征在于，所述积分路径电荷泵和比例路径电荷泵的结构相同，均包括偏置电路、第一开关单元、第二开关单元及电流源控制模块；
积分路径电荷泵的偏置电路输出端与比例路径电荷泵的偏置电路输出端并连后，连接至积分路径开关的电流源控制模块；所述积分路径开关指的是积分路径电荷泵对应的第一开关单元和第二开关单元；
第一开关单元的输入用于接入电流源模块的上偏置端；第二开关单元的输入端接入电流源的下偏置端；第一开关单元输出端与第二开关单元的输出端连接，输出积分控制信号和比例控制信号。
6.根据权利要求1所述的双路径电荷泵频率源电路，其特征在于，环路滤波器模块包括积分路径滤波器和比例路径滤波器；
积分路径滤波器包括第一电阻、第一电容及第二电容；第一电阻与第二电容串联后，与第一电容并联后接地；所述第一电容的一端还与积分路径电荷泵输出端连接；第二电容与第一电阻连接的端口还连接至压控振荡器模块的输入端；
比例路径滤波器包括5个MOS管；第一个MOS管的栅极与漏极、第二个MOS管的栅极与电流源正极连接；第一个MOS管、第二个MOS管的源极均接地；第二个MOS管的漏极与第三个MOS管的栅极与漏极连接，同时还连接有第五个MOS管的栅极和比例路径电荷泵输出端；第三个MOS管的源极、第四个MOS电容的漏极与源极、第五个MOS管的源极并联后连接到电源VDD；第五个MOS管的漏极作为输出端，连接至压控振荡器模块的输入端。
7.根据权利要求1所述的双路径电荷泵频率源电路，其特征在于，压控振荡器模块包括四级差分环形振荡器；所述四级差分环形振荡器包括4个环振延迟单元和对应的4个缓冲模块；
所述环振延迟单元是若干个反相器构成的伪差分对单元，所有环振延迟单元的同相输出端均与对应的缓冲模块的反相输入端连接，环振延迟单元的反相输入端与上一环振延迟单元对应缓冲模块的反相输入端连接，第一个环振延迟单元的反相输入端连接第四个缓冲模块的反相输入端，形成级联闭环结构；4个缓冲模块分别输出一路差分信号。
8.根据权利要求7所述的双路径电荷泵频率源电路，其特征在于，所述缓冲模块用于将输入参考信号输出为电源到地的全摆幅、占空比为50%的数字信号，所述输入参考信号为时钟信号。
9.根据权利要求1所述的双路径电荷泵频率源电路，其特征在于，还包括可编程分频器，所述可编程分频器的输入端连接压控振荡器模块输出端，输出端连接鉴频鉴相器输入端，用于对压控振荡器模块输出信号进行调整。
10.一种雷达系统，包括参考信号接口、控制电路、分频器模块、时钟频率源；所述时钟频率源输出端与分频器模块连接，输入端与控制电路和参考信号接口连接，用于接收控制电路输出的频率源控制信号；分频器输出端用于输出用于频率信号；控制电路通过控制线与外部交互，同时对时钟频率源进行控制；其特征在于，所述时钟频率源应用权利要求1至9任一项所述的双路径电荷泵频率源电路。
CN202511230037.8A 2025-08-29 2025-08-29 一种双路径电荷泵频率源电路及雷达系统 Pending CN121077458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202511230037.8A CN121077458A (zh) 2025-08-29 2025-08-29 一种双路径电荷泵频率源电路及雷达系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202511230037.8A CN121077458A (zh) 2025-08-29 2025-08-29 一种双路径电荷泵频率源电路及雷达系统

Publications (1)

Publication Number Publication Date
CN121077458A true CN121077458A (zh) 2025-12-05

Family

ID=97836004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202511230037.8A Pending CN121077458A (zh) 2025-08-29 2025-08-29 一种双路径电荷泵频率源电路及雷达系统

Country Status (1)

Country Link
CN (1) CN121077458A (zh)

Similar Documents

Publication Publication Date Title
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
CN114785340B (zh) 一种基于可编程电容阵列的频带锁相环
CN109639272B (zh) 一种自适应宽带锁相环电路
JP5092770B2 (ja) 位相ロックループ回路及び遅延ロックループ回路
US8067965B2 (en) Clock and data recovery circuit with proportional path
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
CN112242841B (zh) 一种具有高电源噪声抑制比的锁相环电路
CN207460134U (zh) 锁定环电路
US7012473B1 (en) Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on
US11728962B2 (en) Multi-phase clock signal generation circuitry
CN117118432A (zh) 快速锁定的低抖动锁相环
JP2005500781A (ja) 差動リング発振器段
US8723566B1 (en) Correcting for offset-errors in a PLL/DLL
CN114301452B (zh) 锁相环电路、控制方法、电荷泵及芯片
CN112953527B (zh) 一种快速锁定的锁相环结构及电子设备
CN114301451A (zh) 锁相环电路、控制方法、电荷泵及芯片
CN118381503B (zh) 抗环境干扰的采样锁相环系统及方法
US6771102B2 (en) Common mode feedback technique for a low voltage charge pump
CN121077458A (zh) 一种双路径电荷泵频率源电路及雷达系统
Geng et al. A quadrature sub-sampling phase detector for fast-relocked sub-sampling PLL under external interference
Park et al. A frequency synthesizer with automatic frequency calibration robust to initial phase error and phase-noise enhanced ring oscillator
CN213426145U (zh) 一种具有高电源噪声抑制比的锁相环电路
Chen et al. A 5GHz 0.18-μm CMOS technology PLL with a symmetry PFD
CN113300706A (zh) 自偏置锁相环及快速锁定自偏置锁相环的方法
Yapeng et al. Design and implementation of a CMOS charge pump phase-locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination