CN1206980A - 数字式静止照相机 - Google Patents

Abstract

一种数字式静止照相机,包括一个DRAM,以使DRAM存入带Y、U或V组元的象素数据。一个存储器控制电路以30MHz的时钟频率,从DRAM读取象素数据,并将它写入SRAM。接着该存储器控制电路,以15MHz的时钟频率和所需变焦倍率,读取已从SRAM写入第一寄存器的象素数据。一个H/V插补电路根据所读取的数据进行垂直插补和水平插补,并生成一个变焦象素。由于垂直方向的两个象素被用于生成一个变焦象素,SRAM形成了一个两行的存储区。此外,由于一次只能从DRAM读取一行数据,存储器控制电路以15MHz的两倍,即30MHz的时钟频率读取象素数据。

Description

数字式静止照相机

本发明涉及一种数字式静止照相机，特别涉及一种适用于生成变焦影像数据的数字式静止照相机，该变焦影像数据包括有一个所需要的根据保存在一个视频存储器中的影像数据的变焦放大倍率和象素，且每个象素具有单独的与影像质量相关的成分。

在一种如图19所示的传统的数字式静止照相机中，一个被保存在一个DRAM 2中的先前行的象素数据，被临时存入一个线路存储器3中以使先前行的象素数据和当前行的象素数据被同时供给一个插补电路4。因此，该插补电路4根据垂直方向的两个象素数据完成垂直插补运算。该插补电路4还包括寄存器4a和4b，在水平方向保存该先前行的象素数据，并根据在每一行上同时获得的先前的象素数据和当前的象素数据完成水平插补运算。因此，通过该插补电路4可获得所需要的变焦影像数据。

但是，在这种现有技术中，一个线路存储器3要求有一个1行的存储容量以生成变焦影像数据，这样便产生了使电路尺寸增大的问题。

因此，本发明的主要目的就是提供一个在存储容量小时能够获得所需要的变焦影像数据的数字式静止照相机。

本发明是一种生成具有所需要的变焦倍率的变焦影像数据的数字式静止照相机，包括：一个保存源影像数据的视频存储器；一个至少具有第一容量的缓冲器，该容量对应于生成一个变焦象素所需的特定的源象素的数据量；一个读/写装置，用于以参考时钟频率乘以该特定源象素的垂直象素数或更大的数得到的预定时钟频率，从该视频存储器读取含有特定象素的象素数据，并写入缓冲器中；一个用于以该参考时钟频率读取保存在缓冲器中的象素数据的读取装置；和一个用于根据缓冲器的输出生成作为变焦象素的象素数据的生成装置。

该缓冲器至少有一个对应于生成一个变焦象素所需的特定源象素的数据量的第一容量。该读/写装置以一个参考时钟频率乘以该特定源象素的垂直象素数或更大的数得到的预定时钟频率从该视频存储器读取包括一个特定源象素的象素数据，并如数写入缓冲器中。当写入动作完成时，读取装置以参考时钟频率读取保存在缓冲器中的象素数据。接着，生成装置根据缓冲器所输出的象素数据生成作为一个变焦象素的象素数据。

在本发明的一个方面中，一个第一求和装置求取与变焦倍率相关的垂直变焦系数的总和。一个包括在读/写装置中的第一确定装置根据该第一求和装置的第一求和结果，确定在视频存储器的垂直方向上的一个读取位置。

在本发明的一个实施例中，一个第一确定装置从第一求和结果抽取第一个整数，检测前一次抽取的第一个整数与这一次抽取的第一个整数的第一个差值，并根据第一差值改变垂直方向上的读取位置。

在本发明的另一个方面中，缓冲器包括一个至少具有第一容量并被在逐字基线上存取的SRAM，一个保存从该SRAM读取的预定字数的象素数据的寄存器。在读取位置从寄存器读取在特定源象素的垂直方向中所包含的象素数据的同时，寄存器中写入了预定字数的包括特定源象素的象素数据。

根据本发明的另一个实施例，由第二求和装置对与变焦倍率相关的水平变焦系数求和，以使读取装置根据第二求和装置的第二求和结果，确定寄存器的读取位置。也就是，第二确定装置从第二求和结果中抽取第二个整数，检测前一次抽取的第二个整数与这一次抽取的第二个整数的第二个差值，并根据第二个差值改变寄存器的读取位置。

根据本发明，包含一个特定源象素的象素数据以参考时钟频率乘以特定源象素的垂直象素数或更大的数得到的预定时钟频率，写入缓冲器中，以使保存在缓冲器中的象素数据以参考时钟频率读出。因此，当减小缓冲器容量时，可生成所需要的变焦影像数据。

本发明的上述目的和其它目的、特征、各个方面和优点将通过下面结合附图对本发明的详细说明变得更加明确。

图1是本发明的一个实施例的方框图。

图2是一个滤色器的示意图。

图3是一个分色过程的示意图。

图4是一个象素混合电路的示意图。

图5是DRAM中的存储区域的示意图。

图6是一个SRAM的示意图。

图7是一个第一系数计算电路的方框图。

图8是一个第一系数计算电路工作过程的示意图。

图9是一个第一系数计算电路工作过程的其它部分的示意图。

图10是一个第一寄存器的方框图。

图11是SRAM和第一寄存器工作过程的示意图。

图12是一个H/V插补电路的方框图。

图13是一个30位形成电路28工作过程的示意图。

图14是SRAM和第二寄存器工作过程的示意图。

图15是一个第二寄存器的方框图。

图16是一个第二系数计算电路工作过程的示意图。

图17是一个第一系数计算电路过程部分的示意图。

图18是一个存储器控制电路部分的方框图。

图19是一个现有技术的方框图。

参见图1，本实施例的一个数字式静止照相机10包括一个镜头12。一个入射到镜头12上的光学影像通过一个具有以镶嵌图案的形式排列C_y、Y_e、M_g和G的滤色器14提供给一个CCD成像器16，如图2所示。

当在一个监视器68上输出一个运动图像时，CCD成像器16根据来自时钟发生器42的垂直驱动脉冲和水平驱动脉冲，同时输出2行象素信号。尤其是，CCD成像器16进行所谓的混合读取以同步地从奇数行输出连续的2行象素信号。这2行象素信号被提供给一个CDS/AGC电路18。CDS/AGC电路18对所输入的象素信号进行公知的噪声去除和电平调整。经这个CDS/AGC电路18处理过的象素信号被一个A/D转换器20转换成数字数据，即，象素数据。第一信号处理电路22接收来自该A/D转换器20的象素数据，以计算亮度数据(Y数据)和色差数据(U数据和V数据)，如后面所述。为了生成Y数据，所输入的象素数据根据等式1平均。

[等式1]

对于(H1+H2)行

   Y＝{(Mg+Ye)+(G+Cy)}/2

    ＝{(R+B+R+G)+(G+B+G)}/2

    ＝(2R+3G+2B)/2

对于(H3+H4)行

Y＝{(G+Ye)+(Mg+Cy)}/2

＝{(G+G+R)+(R+B+B+G)}/2

＝(2R+3G+2B)/2

设定：Mg＝R+B，Ye＝R+G和Cy＝B+G

由于Y数据与2R+3G+2B成正比，将产生一个比NTSC标准规定的Y数据(＝0.3R+0.59G+0.11B)更亮的B组元。但是，这不会引起实际的问题。

从另一方面来说，为了生成U数据和V数据，第一信号处理电路22根据等式2，进行相邻象素之间的减法运算。

[等式2]

对于(H1+H2)行

U＝{(Mg+Ye)-(G+Cy)}

 ＝{(R+B+R+G)-(G+B+G)}

 ＝2R-G

对于(H3+H4)行

V＝{(G+Ye)-(Mg+Cy)}

 ＝{(G+G+R)+(R+B+B+G)}

 ＝G-2B

设定Mg＝R+B，Ye＝R+G和Cy＝B+G

但是，由于只能每隔一行得到色差数据，第一信号处理电路22利用先前行的色差数据填补当前行所缺的色差数据。即，对于(H3+H4)行，只能得到V数据，因此(H1+H2)行的U数据被用作(H3+H4)行的U数据。

图3中黑点所示的位置处为Y、U和V数据。

这样产生的Y、U和V数据经一个32位总线24输入给一个象素混合电路30。该象素混合电路30以4∶1∶1的比率对所输入的Y、U和V数据进行抽样，以将抽样数据构造成1个字的信息元。根据图4考虑水平连续的8个象素的Y、U和V，1字数据通过连续的4个象素的Y数据形成而不会减少Y数据。即，Y₀-Y₃形成一个1字数据，Y₇-Y₄形成另一个1字数据。另一方面，除U₁和U₅之外的U数据被减少，而除V₂和V₆之外的V数据被减少。因此，U₁、U₅、V₂和V₆形成一个1字数据。每个Y、U和V数据都有8位的数据量。因此，1个字对应于32位。这样，8个象素的Y、U和V数据由上述4∶1∶1转换构成3个字。

这样逐字排列的Y、U和V数据通过一个缓冲器39中的SRAM40存储在一个DRAM32的存储区32a中。更具体地说，SRAM40有两个存储区40a和40b，且每个存储区都有96个象素的存储容量，如图6所示。在存储区40a中通过存储器控制电路38临时保存象素混合电路30中生成的数据。存储器控制电路38将30个字的数据写入存储区32a中，如图5所示，以DRAM32的读取过程的间隔，每次30个字，即，保存80个象素数据。

根据图4的理解，水平方向连续的Y、U和V数据被象素混合电路30垂直地重新排列，以使1个字有如图5所示的对应于存储区32a的1个行宽的垂直长度。当完成1幅Y、U和V数据写入存储区32a的操作时，存储器控制电路38根据由一个第一系数计算电路46所计算的V累积变焦系数，给定2行从存储区32a读出的Y、U和V数据。

第一系数计算电路46根据系统控制器48所输出的一个V变焦系数计算V累积变焦系数，如下所述。如果操作者控制变焦按钮55设定如“2.5”的变焦倍率，H变焦系数会变成“0.4”，它是“2.5”的倒数。另一方面，由于变焦影像数据通过隔行扫描方法在监视器68上输出，V变焦系数将变成“0.8”，即H变焦系数的两倍。该系统控制器48向第一系数计算电路46中的加法器46a提供V变焦系数“0.8”，如图7所示，其中在奇数场把“0.0”的初值赋给选择器46b，同时在偶数场把V变焦系数一半“0.4”的初值赋给该选择器46b。该选择器46b只在开始在与该V变焦系数一致的预定时间选择该初始值，而在除该时间之外的期间选择加法器46a的输出。选择器46b的输出通过延时电路46c延迟到对应于该V变焦系数的时间，之后当它反馈到加法器46a时，被作为V累积变焦系数提供给存储器控制电路38。

对于一个具有“0.8”V变焦系数的奇数场，V累积变焦系数按照“0.0”→“0.8”→“1.6”→“2.4”→“3.2”→“4.0”…变化，如图8所示。存储器控制电路38检测所输入的V累积变焦系数的整数部分，以确定与先前所检测的整数部分的差值。根据该差值，从存储区32a读取的源象素数据确定了它的垂直位置。在图8的例子中，当输入一个“1.6”V累积变焦系数时，整数部分的差值为“1”。因此，存储器控制电路38将读取位置降低了1行，以便在第二和第三行上读取象素数据。

参见图18，将对根据V累积变焦系数确定读取位置的过程加以解释。将从第一系数计算电路46输出的V累积变焦系数被提供给存储器控制电路38中的整数抽取电路38a。它抽取该V累积变焦系数的整数部分。所抽取的整数被直接输入给减法器38c，并通过寄存器38b，以便减法器38c计算它们之间的差值。即，减法器38c被同步输入先前抽取的整数(先前整数)和这次抽取的整数(当前整数)，以进行先前整数与当前整数的减法运算。行地址确定电路38d确定存储区32a的行地址，即，一个垂直读取位置。也就是说，该行地址确定电路38d把减法器38c所计算的差值加到当前的读取位置上，对下一个读取位置提供一个附加结果。例如，如果带有差值为“1”的当前读取位置为“15”，则下一个读取位置变为“16”。因此，从存储区32a读出第十六行和第十七行上的象素数据。

这样指定的2行包括有生成一个变焦象素所需要的源象素数据(指定的源象素数据)。同时，参考时钟频率为15MHz。因此，存储器控制电路38以对应于参考时钟两倍的30MHz时钟频率从所指定的2行，读取源象素数据，即YUV数据，将它们写入SRAM40的存储区20a和40b中。由于SRAM40只能存取一字信息元，存储器控制电路38在逐字基线上从所指定的2行读取象素数据，以使该数据写到SRAM40上。特别是，当存储器控制电路38从第一行连续读取80个象素或30个字的YUV数据时，在下一行重复同样的过程。如果将第一行的象素数据被写入存储区40a中，则将下一行的象素数据写入存储区40b中。存储区40a和40b的每一个都有一个96个象素或32字的存储容量，以使它们在一次写入“80”个象素数时都有16个象素的余量。在每个存储区内象素数据以循环方式加以更新。因此，即使用一次读取先前影像数据和在完成读取之前对象素数据加以更新，也能读取所有的先前象素数据。

存储器控制电路38以30MHz的时钟频率，在超过3个时钟的一段时间内从存储区40a和40b读取8个象素或3个字的Y、U和V数据，以便将同样的数据写入图10所示的第一寄存器的存储区56a、56b、56f和56g中。即，SRAM 40的存储区40a和40b分别保存先前行的象素数据和当前行的象素数据。在当前行的数据Y₀-Y₇被写入存储区56f中的同时，先前行的数据Y₀-Y₇被写入存储区56a中。同时，当把数据U₁、V₂、U₅和V₆放在存储区56g中时，先前行的数据U₁、V₂、U₅和V₆被写入存储区56b中。另外，先前行和当前行数据U₅和V₆也可写入存储区56c和56h中。

当先前行和当前行8个象素的Y、U和V数据以这种方式保存在该第一寄存器56中时，存储器控制电路38以参考时钟频率，即15MHz的时钟频率，从存储区56a-56c和存储区56f-56h读取象素数据。选择器56d、56e、56i和56j根据从存储器控制电路38输出的响应15MHz参考时钟的方式信号，选择所需要的YUV数据。参见图11，每一个选择器56d和56i在各个方式0-7中选择Y₀-Y₇。此外，选择器56e和56j在方式0-4时输出U₁和V₂，并在方式4-7时选择U₅和V₆。即在任何方式时，选择器56d、56e、56i和56j同步选择下面所述的垂直插补状态所需要的象素数据。另外，当从方式“3”转换到方式“4”时，由存储器控制电路38在每个字上对YUV数据加以更新。

在如图7所示的第一系数计算电路46中，从系统控制器48输出的H变焦系数把赋给选择器46e的初值提供给加法器46d。假设该初值与上述奇数场的值相同为“0.0”，而在偶数场为H变焦系数值的一半。因此，当变焦倍率为“2.5”时，把“0.4”的H变焦系数赋给加法器46d。该初值在奇数场变为“0.0”，而在偶数场变为“0.2”。在对应于H变焦系数的预定时间内，选择器40e仅在开始选择初值，同时在该时间之外的期间内选择加法器46d的输出。选择器46e的输出通过一个延时电路46f延迟到对应于该H变焦系数的时间，以使该延时电路46f有一个被当作H累积变焦系数的输出提供给存储器控制电路38。该输出还可反馈到加法器46d。利用图9进行详细的解释，如，H累积变焦系数按照“0.0”→“0.4”→“0.8”→“1.2”→“ 1.6”→“2.0”…的顺序进行变化。

存储器控制电路48以这种方式，根据来自该第一系数计算电路46的H累积变焦系数确定一个方式。特别是，存储器控制电路38通过与前次H累积变焦系数整数部分的差值来推进其方式。在图9的示例中，当输出“1.2”、“2.0”、“3.2”和“4.0”的H累积变焦系数时，与前次的差值为“1”，因此方式按该值推进。另外，当到达方式7时，方式接着返回到0。按照这种方式，以15MHz的时钟频率设定方式，且先前行和当前行的Y、U和V数据以图11(C)所示的任一方式同步输出。也就是，包含在源影像数据中的两个垂直象素的YUV数据被同步输出。

根据H累积变焦系数确定一个方式的工作过程与根据V累积变焦系数确定一个列地址的工作过程很相似。参见图18，由一个整数抽取电路38e抽取出H累积变焦系数的整数部分，将所抽取的整数直接输入到一个减法器38g并通过一个寄存器38f。该减法器38g计算它们之间的差值，方式确定电路38h根据该差值确定一个方式。也就是，该方式确定电路38h把由减法器38g计算出的差值与当前方式相加，提供一个附加结果作为下一次的读取位置。例如，如果当前方式为“3”且差值为“1”，那么下一个方式便为“4”。

将先前行的Y、U和V数据分别提供给H/V插补电路58的K-倍电路58a-58c，而将当前行的Y、U和V数据分别提供给(1-K)-倍电路58d-58f。此处，系数K对应于第一系数计算电路46计算的V累积变焦系数的小数部分。按照这种方式，由加法器58g，把被系数K加权后的先前行的Y数据和当前行的Y数据相加，完成垂直插补。同时，用加法器58h和58i相应地把U数据和V数据相加。

参见图8，例如当V累积变焦系数为“1.6”时，先前行的Y、U和V数据乘以0.4，而当前行的Y、U和V数据乘以0.6，因此在图8中对应“1.6”的位置处进行Y、U和V数据的垂直插补。

由加法器58g-58i分别输出的Y、U和V数据经由寄存器58k-58n输入给L-倍电路58p-58r，并直接输入给58s-58u。此处，系数“L”对应于第一系数计算电路46所得到的H累积变焦系数的小数部分。寄存器58k-58n的储备可使水平先前象素的Y、U和V数据与当前象素的Y、U和V数据同时输入给加法器58v-58x，因此完成水平插补。

将经垂直和水平插补所生成的Y、U和V数据，即变焦象素数据，通过一个开关64提供给影像处理电路66以对这些数据进行两个步骤如光圈、白废片等的处理，随后经监视器68输出。也就是，可在监视器68上得到以一个所需要的变焦倍率放大的变焦影像数据。另外，当经监视器68输出一个运动影像时，由系统控制器48控制开关64，将开关64连接到H/V插补电路58上。

按照这种方式，H/V插补电路58根据两个垂直象素和两个水平象素的象素数据生成变焦象素数据。为了同时从SRAM 40获得两行影像数据，提供两行存储区40a和40b。同时，一次只能从DRAM 32的存储区32a读取一行象素数据，从存储区32a阅读的时钟频率被设定为从第一寄存器56阅读的时钟频率的两倍。即，给SRAM40提供在容量上对应于获取一个变焦象素所需的源象素(特定的源象素)的垂直象素数的存储区，使来自DRAM 32的读取时钟频率为一个参考时钟频率乘以垂直象素数。为此，存储区40a和40b的存储容量被减少到小于等于一行。

当操作者按下快门按钮时，系统控制器48控制CCD成像器16进行所谓的所有象素的读取。这使得CCD成像器16在每行上输出象素信号。CCD成像器装有一个如图2所示的滤色器14，因此它可在奇数行交替地输出Cy和Ie，而在偶数行交替地输出Mg和G。CDS/AGC电路18象前面所述的一样，对象素信号进行噪声消除和电平调整，以使A/D转换器20把来自CDS/AGC电路18的象素信号转换成数字数据或象素数据。在输出一幅画面的象素信号之后关闭CCD成像器16，而由A/D转换器20所生成的一幅画面的象素数据不需经第一信号处理电路22处理便被直接发送到总线24上。

将通过按下快门按钮50所获得的一幅画面的象素数据即静止画面数据提供给30位形成电路28，以使水平的3个象素数据组成1个字数据。也就是，每个C_y、Y_e、M_g和G象素数据都有10位的数据量。如图13所示，将3个水平连续象素的象素数据汇集为一个，因此提供1个字的数据。注意，由于1个字的数据量为32位，剩下的2位是空数据。由存储器控制电路38把这样生成的字数据写入DRAM 32的存储区32a中，如图5所示。1个字的垂直长度是存储区32a的1行宽度。

CPU 34利用工作区32b并根据等式3-等式5把存储区32a中的象素数据转换成Y(＝Y_L)、U和V数据。CPU34还按照JPEG格式压缩所转换的Y、U和V数据，并把所压缩的数据写入闪速存储器36中。[等式3]

Y_h＝C_y+Y_e+M_g+G

C_b＝(C_y+M_g)-(Y_e+G)

C_r＝(Y_e+M_g)-(C_y+G)[等式4]

R＝k₁₁×Y_h+k₁₂×C_b+k₁₃×C_r

G＝k₂₁×Y_h+k₂₂×C_b+k₂₃×C_r

B＝k₃₁×Y_h+k₃₂×C_b+k₃₃×C_r[等式5]

Y_L＝0.299×R+0.587×G+0.114×B

U＝B-Y_L

V＝R-Y_L

另一方面，象前面所述的一样，存储器控制电路38根据一个来自第一系数计算电路46的V累积变焦系数，从存储区32a的特定2行的每一行中逐行读取80个象素数据行，并将它们写入SRAM40的存储区40a和40b中。因此，如图14(A)所示C_y、Y_e、M_g和G被写入。另外，当象素数据被写入存储区40a和40b中时，这些象素数据中每一个都有任一彩色组元C_y、Y_e、M_g和G中的。

当按下快门按钮50时，存储器控制电路58把SRAM40的象素数据写入第二寄存器60中。如图15所示，第二寄存器60包括6象素的存储区60a和60b。存储器控制电路38把从SRAM40的存储区40a读取的先前行的象素数据写入存储区60a中，而把从存储区40b读取的当前行的象素数据写入存储区60b中。由于从SRAM 40读取的数据只能用在1个字信息元上，如图14(A)所示，保存在存储区40a和40b中的象素数据以30MHz的时钟频率一次3个象素地被写入存储区60a和60b中。

存储器控制电路38根据来自第一系数计算电路46的H累积变焦系数设定选择器60c-60f的方式。因此，如图14(B)所示的选择器60c-60f，对应于来自存储区60a和60b的方式选择4象素数据。另外，存储器控制电路38按照与第一系数计算电路46输出的前次H累积变焦系数的整数部分的差值来推进其方式，并在接近方式5时返回到方式0。存储器控制电路38还以15MHz的时钟频率使第二寄存器60输出所需要的象素数据。

因此，把对应于如图14(C)所示方式的C_y、Y_e、M_g和G的四个象素数据同时输入一个分色/YUV转换电路62，以使它根据这四个象素数据并按照等式3和等式4进行分色，且随后按照等式5对分色所获得的R、G和B进行YUV转换。

将从分色/YUV转换电路62输出的Y、U和V数据提供给给影像处理电路60的开关64以使一幅具有所需变焦倍率的静止画面(固定画面)最后经监视器68输出。也就是，当一幅运动画面以一个所需要的倍率显示在监视器68上时，如果操作者按下快门按钮50，可将一幅1-倍静止画面的数据被存入DRAM 32中，以执行对该静止画面的数据的变焦处理。在监视器68上显示一幅具有与运动画面相同变焦倍率的静止画面。另外，系统控制器48仅在输出固定画面时连接分色/YUV转换电路62侧的开关64，而在除此之外的时间内连接到H/V插补电路58侧。

按照这种方式，由于在经监视器68输出一幅固定画面时需要“2”垂直象素以生成一个变焦象素，故SRAM40需要2行存储区40a和40b。此外，一次只能从DRAM32读取1行象素数据，必须把从DRAM32阅读的时钟频率确定为从第二寄存器60阅读的时钟频率的两倍。象这样设定存储区数和用于SRAM40的时钟频率可使存储区40a和40b的水平象素数减少到小于1行的水平象素数。

当记录在闪速存储器36上的影像数据以所需要的变焦倍率显示在监视器68上时，CPU34放大该影像数据。也就是，CPU34从闪速存储器36读取被压缩的数据，利用DRAM32的一个工作区32b展开被压缩的数据，并用同一工作区32b放大所展开的Y、U和V数据。所放大的Y、U和V数据被象素混合电路30转换成4∶1∶1的格式。所转换的Y、U和V数据被排列在1个字的基线上，以使这样排列的数据逐字存入存储区32a中。之后，存储器控制器38根据V累积变焦系数把所需要的2行象素数据保存在SRAM40中，以根据H累积变焦系数由存储器控制器38读取从SRAM发送到第一寄存器56的象素数据。注意，由于具有所需要的变焦倍率的影像数据已被写入存储区32a中，H变焦系数为“1.0”，而V变焦系数为“2.0”。

接着，从第一寄存器56读取的象素数据由H/V插补电路58进行垂直和水平插补。所需要的变焦影像数据的变焦倍率最终经监视器68输出。

当在监视器上显示运动画面时，如果操作者操纵方式选择按钮52选择连续拍摄方式，如下所述，处理影像数据以便经监视器64输出具有预定时间差的4幅静止画面。也就是，利用第一信号处理电路中的线路存储器22a对从第一信号处理电路22获得的Y、U和V数据进行垂直插补。经垂直插补所获得的Y、U和V数据可进一步地利用H插补电路26进行水平插补。此时，通过具有与第一系数计算电路46相同结构的第二系数计算电路44生成被第一信号处理电路22用于垂直插补的V累积变焦系数和被H插补电路26用于水平插补的H累积变焦系数。另外，由系统控制器48赋给该第二系数计算电路44V变焦系数“2.0”的和H变焦系数“2.0”的。

象这样被压缩1/4的静止画面数据由象素混合电路30排列成1个字的数据，以将该数据写入DRAM 32的存储区32a中。即将被压缩1/4的4影像数据写入存储区32a中。赋给第一系数计算电路46V变焦系数“1.0”的和H变焦系数“2.0”。根据存储器控制器38从预定的2行读取的象素数据，并将该数据写入SRAM 40中，来提供V累积变焦系数。同时，根据该H累积变焦系数由存储器控制器38读取从SRAM 40写入到第一寄存器56的象素数据。H/V插补电路58对所读取的象素数据进行水平和垂直插补。具有预定时间差的4幅静止画面最终被显示在监视器68上。

另外，在监视器68上显示9幅静止画面的位置处，必须把各自的影像数据的大小减少到1/9。在监视器68上显示16幅静止画面的位置处，有必要把各自的影像数据的大小减少到1/16。

到目前为止只是说明了假设CCD成像器16的象素数与监视器68的象素数相同的情况。但是，当监视器68的象素数少于CCD成像器16的象素数时，即使在显示1倍的运动画面时，也有必要压缩从第一信号处理电路22获得的Y、U和V数据。在这种情况下，在把影像数据写入DRAM 32之前，由H插补电路26生成水平压缩的象素数据。在从DRAM阅读该影像数据之后，由H/V插补电路58生成被水平压缩的影像数据，即H变焦影像数据。

下面进行更详细的解释，当监视器68的象素数是CCD成像器16的象素数的0.7倍时，系统控制器48赋给系数计算电路44“1.4”的H变焦系数。因此，在奇数场H累积变焦系数根据如图16所示的“0.0”→““1.4”→“2.8”→“4.2”…变化。把H累积变焦系数的小数部分赋给H插补电路26。根据输入给它的小数部分，H插补电路26对由第一信号处理电路22输出的Y、U和V数据进行水平插补。按照这种方式，被水平压缩的Y、U和V数据被象素混合电路30转换成4∶1∶1的格式，并被排列成1个字的结构。所排列的数据被存入DRAM32的存储区32a中。

另一方面，系统控制器48把“2.8”的V变焦系数和“1.0”的H变焦系数赋给第一系数计算电路46。即由于监视器68用隔行扫描方法输出变焦影像数据，V变焦系数被设为赋给第二系数计算电路44的H变焦系数“1.4”的两倍。由于它已由H插补电路26完成了水平插补H变焦系数被设为“1.0”。因此，从第一系数计算电路输出的V累积变焦系数根据如图17所示的“0.0”→“2.8”…变化。

存储器控制电路38检测一个与先前V累积变焦系数的整数部分的差值，以根据该差值量增加DRAM 32的行。保存在SRAM 40中的2行象素数据经第一寄存器56提供给H/V插补电路58，以根据第一系数计算电路46的V累积变焦系数的小数部分进行垂直插补。它提供了垂直的压缩影像数据。即，获得变焦影像数被H插补电路26在水平方向压缩，并被H/V插补电路58在垂直方向压缩，以与监视器68有同样数目的象素。

此外，一旦写在SRAM 40中的象素数据被发送给第一寄存器56，由于只能在1个字(＝32位)的基线上进行SRAM 40的写入和读取，因而不能仅靠SRAM 40进行分色和插补。

虽然已对本发明进行了详细的描述和说明，可清楚地理解上述内容只是说明和示例，但不限于此，本发明的精神和范围应限定在后附权利要求的各项条款中。

Claims (12)

1.一种生成具有所需要的变焦倍率的变焦影像数据的数字式静止照相机，包括：

一个保存源影像数据的视频存储器；

一个至少具有对应于生成一个变焦象素所需的特定源象素的数据量的第一容量的缓冲器；

一个读/写装置，用于以一个参考时钟频率乘以该特定源象素的垂直象素数或更大的数得到的预定时钟频率，从所述视频存储器读取包括该特定象素的象素数据，并写入所述缓冲器中；

一个用于以该参考时钟频率读取保存在所述缓冲器中的象素数据的读取装置；和

一个用于根据所述缓冲器的输出生成作为变焦象素的象素数据的生成装置。

2.一种如权利要求1所述的数字式照相机，还包括：

一个第一求和装置用于求取与变焦倍率相关的垂直变焦系数的总和；其中

所述读/写装置包括第一确定装置，以根据所述第一求和装置的第一求和结果确定在所述视频存储器的垂直方向上的读取位置。

3.一种如权利要求2所述的数字式照相机，其特征在于：

所述第一确定装置包括一个从求和结果抽取一个第一整数的第一整数抽取装置，一个检测由所述第一整数抽取装置抽取的前一次抽取的第一整数与这一次抽取的第一整数的一个第一差值的第一差值检测装置，和一个根据该第一差值改变该垂直方向上的读取位置的第一读取位置更新装置。

4.一种如权利要求1所述的数字式照相机，其特征在于：

所述缓冲器包括一个至少具有第一容量并被一个字信息元存取的SRAM，和一个用于保存从所述SRAM读取预定字数的象素数据的寄存器。

5.一种如权利要求4所述的数字式照相机，其特征在于

所述缓冲器还包括一个象素选择装置用以从保存在所述寄存器中的象素数据中，同时选择包含在特定源象素的垂直方向中的象素数据。

6.一种如权利要求5所述的数字式静止照相机，进一步包括：

一个用以对与变焦倍率相关的水平变焦系数求和的第二求和装置；其中

所述读取装置还包括一个选择控制装置，以根据所述第二求和装置的一个第二求和结果控制所述象素选择装置。

7.一种如权利要求6所述的数字式静止照相机，其特征在于

所述选择控制装置包括一个从第二求和结果抽取一个第二整数的第二整数抽取装置，一个用于检测由所述第二整数抽取装置前次抽取的第二整数与这次抽取的第二整数的一个第二差值的第二差值检测装置，和一个根据该第二差值改变所述象素选择装置的选择工作过程的选择转换装置。

8.一种如权利要求6所述的数字式静止照相机，其特征在于进一步包括：

一个用隔行扫描法输出变焦影像数据的存储器；

所述水平变焦系数是垂直变焦系数的1/2。

9.一种如权利要求1所述的数字式静止照相机，其特征在于

所述生成装置包括一个对包含在特定源象素的垂直方向中的象素数据进行垂直插补的垂直插补装置，和一个对包含在特定源象素水平方向中的象素数据进行水平插补的水平插补装置。

10.一种如权利要求9所述的数字式静止照相机，其特征在于

包含在源影像数据中的每一个象素都有一个Y组元、一个U组元和一个V组元。

11.一种如权利要求1所述的数字式静止照相机，其特征在于

所述生成装置包括一个对包含在特定源象素的垂直方向中的象素数据进行分色的分色装置。

12.一种如权利要求11所述的数字式静止照相机，其特征在于

包含在源影像数据中的每一个象素都有Y_e组元、C_y组元和M_g组元中的任何一个。

Images