CN1201254A - 封装的集成电路器件 - Google Patents

封装的集成电路器件 Download PDF

Info

Publication number
CN1201254A
CN1201254A CN98108800A CN98108800A CN1201254A CN 1201254 A CN1201254 A CN 1201254A CN 98108800 A CN98108800 A CN 98108800A CN 98108800 A CN98108800 A CN 98108800A CN 1201254 A CN1201254 A CN 1201254A
Authority
CN
China
Prior art keywords
chip
substrate
integrated circuit
welding pad
packaged integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98108800A
Other languages
English (en)
Inventor
孔炳植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970016158A external-priority patent/KR100248202B1/ko
Priority claimed from KR1019970020013A external-priority patent/KR100248203B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1201254A publication Critical patent/CN1201254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种封装的集成电路装置,包括具有其上形成有信号图形和电接触的第一表面和与第一表面相对的第二表面的衬底,该衬底具有至少一个贯通狭缝。在衬底的第二表面上,固定集成电路芯片,该芯片具有其上形成有有源区和键合焊盘的第一表面和与第一表面相对并暴于封装外部的第二表面。键合线用于通过贯通狭缝把衬底的信号图形电连接到键合焊盘上。芯片的有源区和键合线根据毛细现象用注入的不满溶液密封。

Description

封装的集成电路器件
本发明涉及封装的集成电路器件，特别涉及具有与集成电路芯片相同尺寸的半导体封装，例如芯片尺寸封装，微球栅阵列封装等。
芯片尺寸封装或微球栅阵列封装一般表示完成的封装在尺寸上与集成电路芯片相同，或者比集成电路芯片大1mm不到1mm。
具有LOC(芯片上的引线)型的芯片尺寸封装的典型结构如图1所示。参照图1，芯片尺寸封装包括集成电路芯片1和固定到集成电路芯片1的表面上并延伸到芯片1的外面的多根引线3。集成电路芯片1和引线3通过键合线4彼此电连接。集成电路芯片1的有源区和键合线4用模制化合物5密封。
在这种芯片尺寸封装中，在模制过程中集成电路芯片1和引线3之间会存在空隙，而且在模制过程中有些引线可能变形。并且，在芯片尺寸封装中，在修齐过程中，引线附近可能产生封装破碎或龟裂。另外，芯片尺寸封装其厚度需要进一步减小。
而且，在制造上述芯片尺寸封装时，使用了向下设置的引线，因而降低了工作效率。
同时，图2表示微球栅阵列封装的典型结构。参照图2，微球栅阵列封装包括集成电路芯片11和固定到芯片11的表面上的合成橡胶可塑层12。在芯片11的表面上具有形成在其上的有源区，并沿着边缘形成多个键合焊盘11a。可塑层12具有形成在与固定在集成电路芯片11上的表面相对的表面上的电路图形12a。电路图形12a具有多个外部连接焊盘12b。在连接焊盘12a上，分别固定焊球14，其作用是用于电连接外部器件，例如印刷电路板。键合焊盘11a通过TAB引线13与电路图形12a电连接。
但是，图2中所示的微球栅阵列封装具有局限性，即：为了在设计芯片时使芯片的键合焊盘设置在芯片的边缘上，在芯片的电路上必须制成特殊的金属线。这样的电路设计导致芯片尺寸的增加，而且由于电路的多条延伸部分，可能导致芯片特性改变。另外，在制造图2所示的封装时，需要特殊专用的设备而且成本高。
因此，本发明的一个目的是提供基本上不会存在空隙和变形的引线的芯片尺寸封装。
本发明的另一目的是提供没有封装破碎和龟裂的芯片尺寸封装。
本发明的又一目的是提供具有薄厚度的芯片尺寸封装。
本发明的又一目的是提供制造的具有改进了的工作效率的芯片尺寸封装。
本发明又一目的是提供能够不管键合焊盘的位置而使集成电路芯片被封装的微球栅阵列封装。
本发明另外的目的是提供能够在不需要特殊专用设备而减少成本的情况下制造的微球栅阵列封装。
根据本发明，所提供的封装的集成电路器件包括：具有其上形成有信号图形和电接触的第一表面和与第一表面相对的第二表面的衬底，衬底具有至少一个贯通狭缝(through-slot)；具有其上形成有有源区和键合焊盘的第一表面和与第一表面相反并暴露于封装外部的第二表面的集成电路芯片，该芯片在第一部分固定到衬底的第二表面上，并且键合焊盘通过贯通狭缝暴露于第一表面的外部；通过贯通狭缝把衬底的信号图形电连接到键合焊盘上的键合线；以及围绕芯片的有源区和键合线的密封材料。
参照附图，通过对本发明的优选实施例的详细说明，将更有利于理解本发明上述和其它的目的、方案和优点，其中：
图1是表示现有技术中的芯片尺寸封装的典型结构的截面图；
图2是表示现有技术中的微球栅阵列封装的典型结构的截面图；
图3是表示根据本发明的第一实施例的芯片尺寸封装的截面图；
图4是图3封装的仰视图，表示其上没有形成阻焊剂和焊球的衬底第一表面；以及
图5是表示根据本发明第二实施例的微球栅阵列封装的截面图。
图3是表示根据本发明的第一实施例的芯片尺寸封装的截面图。参照图3，芯片尺寸封装包括条型或矩阵型叠层衬底101，衬底101具有其上形成有信号图形的第一表面101a，和与第一表面101a相对的第二表面101b。衬底101在其中部具有贯通狭缝103，并由两层组成。但是应该明白，虽然图3中所示衬底101是由两层组成，但是衬底可以是单层制成或三层或更多的层制成的。在衬底101的第一表面101a上形成信号图形。如图4所示，图4表示其上没有形成阻焊剂和焊球的衬底101的第一表面101a，信号图形包括线键合部分105、焊球固定部分107和电路线部分109。
如图3所示，在衬底101的第二表面101b上用粘合剂121，最好是用两面胶带固定集成电路芯片111。集成电路芯片111具有其上形成有键合焊盘的第一表面111a，集成电路芯片111通过其第一表面111a固定到衬底101的第二表面101b上。如图4所示，集成电路芯片111的键合焊盘112通过贯通狭缝103暴露于衬底101的第一表面101a的外部。而且，如图3和4所示，集成电路芯片111的键合焊盘112通过键合线113与衬底101的第一表面101a中的线键合部分105电连接。由于集成电路芯片111的键合焊盘112和衬底101的线键合部分105之间的电连接是用键合线穿过贯通狭缝103形成的，因此封装的厚度减小了，而且如现有技术中的引线变形的缺陷也基本上避免了。
衬底的第一表面101a在除了线键合部分和焊球固定部分以外的部分用阻焊剂115涂覆，因而与外部绝缘。键合线113和集成电路芯片111的有源区用固化的不满(under-fill)溶液117密封。该不满溶液117是通过把例如环氧基树脂这样的树脂溶液用分配器利用毛细现象注入集成电路芯片111的第一表面111a和衬底101的第二表面101b之间的缝隙中，然后固化注入的树脂形成的。这种不满溶液117被填充到远至集成电路芯片111的边缘。
同时，在衬底101的第一表面101a中的焊球固定部分上，固定相应的多个焊球，在将封装安装到印刷电路板上时用作电接触。
由于集成电路芯片的键合焊盘和衬底的线键合部分之间的电连接是用键合线通过贯通狭缝形成的，因此图3中所示芯片尺寸封装的厚度比现有的芯片尺寸封装的厚度薄。而且，因为，为了封装集成电路芯片的有源区和键合线，利用了毛细现象浇注不满溶液，所以图3中所示芯片尺寸封装在模制过程中基本上不会产生如现有技术那样的空隙。另外，图3中所示芯片尺寸封装不包括会导致工作效率降低的引线、引线的变形和封装破碎或龟裂。
图5是表示根据本发明第二实施例的微球栅阵列封装的截面图。参照图5，芯片尺寸封装包括条形或矩阵形叠层衬底201，该衬底201具有其上形成有信号图形的第一表面201a和与第一表面201a相对的第二表面201b。衬底201在第一表面201a的彼此相对的两边缘上具有两个贯通狭缝203，且该衬底由两层组成。但是应该明白，虽然图5中所示衬底201是由两层组成的，但该衬底可以是由单层，或三层或更多层组成的。这种叠层衬底201与使用常规陶瓷衬底的现有技术的封装相比，封装厚度大大减小了。在衬底201的第一表面201a上形成信号图形。应该明白，象图4中所示芯片尺寸封装的情况一样，信号图形包括线键合部分、焊球固定部分和电路线部分。
在衬底201的第二表面201b上用粘合剂221，最好是用两面胶带固定集成电路芯片211。集成电路芯片211具有第一表面211a，在第一表面211a上在对应衬底201的贯通狭缝203的位置上形成键合焊盘212，并且在该第一表面211a处，集成电路芯片211固定到衬底201的第二表面201b上。集成电路芯片211的键合焊盘212通过贯通狭缝203暴露于衬底201的第一表面201a的外部。
而且，集成电路芯片211的键合焊盘212通过键合线213与衬底201的第一表面201a中的线键合部分电连接。
衬底201的第一表面201a除了线键合部分和焊球固定部分以外的部分用阻焊剂215涂覆，从而与外部绝缘。键合线213和集成电路芯片211的有源区用固化的不满溶液217密封。不满溶液217是通过使用分配器利用毛细现象把例如环氧基树有脂这样的树脂溶液注入集成电路芯片211的第一表面211a和衬底201的第二表面201b之间的缝隙，然后固化注入的树脂形成的。这种不满溶液217被填充到远至集成电路芯片211的边缘。
同时，在衬底201的第一表面201a中的焊球固定部分上固定相应的多个焊球，在把封装安装到印刷电路板上时用作电接触。
图5中所示微球栅阵列封装使用了条形或矩阵形叠层衬底，该衬底中形成有贯通狭缝，而且键合焊盘利用键合线通过该贯通狭缝与叠层衬底电连接。因而，由于可以根据集成电路芯片上的键合焊盘的布局制造衬底，所以在设计芯片时，集成电路芯片上的键合焊盘的设置以自由选择，因而键合焊盘不需要安置在集成电路芯片的边缘上。这种键合焊盘的自由设置而不管它们在芯片上什么位置，使得芯片尺寸减小，并且电性能也提高。
而且，图5中所示封装不包括现有技术中使用的TAB引线。在制造封装时，工作效率和生产率提高了，而且由于缩短了信号路径而使电性能提高了。除了这些优点之外，图5所示的封装在模制过程中不会产生象现有技术中那样的空隙，这是由于集成电路芯片的有源区和键合线用不满溶液密封，这种不满溶液根据毛细现象被注入到集成电路芯片和衬底之间的缝隙。
本发明已经参照具体实施例进行了描述，本说明书不具有限制性。参照本说明书，各种其它的实施例对于本领域技术人员来说是显而易见的。因此，后面所附的权利要求书应该包括落入本发明实际范围内的任何对实施例的修改。

Claims (8)

1.一种封装的集成电路装置，包括：一衬底，该衬底具有其上形成有信号图形和电接触的第一表面和与第一表面相对的第二表面，该衬底具有至少一个贯通狭缝；
一集成电路芯片，其具有其上形成有有源区和键合焊盘的第一表面和与第一表面相对并暴露于封装外面的第二表面，该芯片在第一表面处固定到所述衬底的第二表面上，并且所述键合焊盘通过所述贯通狭缝暴露于所述第一表面的外面；
通过所述贯通狭缝把衬底的信号图形电连接到键合焊盘上的键合线；以及
包围芯片的有源区和键合线的密封材料。
2.如权利要求1的封装的集成电路装置，其中，密封材料是固化的不满溶液，它是通过利用毛细现象把树脂溶液注入集成电路芯片的第一表面和衬底的第二表面之间的缝隙，然后固化注入的树脂形成的。
3.如权利要求1的封装的集成电路装置，其中，衬底是具有条形或矩阵形的叠层衬底。
4.如权利要求1的封装的集成电路装置，其中，所述的电接触是焊球。
5.如权利要求1的封装的集成电路装置，其中，芯片的所述键合焊盘形成在所述芯片的第一表面的中部，所述贯通狭缝形成在对应芯片的中部的位置，从而所述键合焊盘通过所述贯通狭缝暴露在外面。
6.如权利要求1的封装的集成电路装置，其中，所述芯片的键合焊盘形成在所述芯片的第一表面彼此相对的两边缘上，衬底的贯通狭缝形成在对应每个边缘的位置上，从而键合焊盘通过贯通狭缝暴露在外面。
7.如权利要求1的封装的集成电路装置，其中，把所述芯片固定到所述衬底上是用两面胶带实现的。
8.如权利要求1的封装的集成电路装置，其中，所述树脂溶液是环氧基树脂。
CN98108800A 1997-04-29 1998-04-29 封装的集成电路器件 Pending CN1201254A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019970016158A KR100248202B1 (ko) 1997-04-29 1997-04-29 칩 크기의 패키지 및 그의 형성방법
KR16158/97 1997-04-29
KR20013/97 1997-05-22
KR1019970020013A KR100248203B1 (ko) 1997-05-22 1997-05-22 마이크로-볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
CN1201254A true CN1201254A (zh) 1998-12-09

Family

ID=26632700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98108800A Pending CN1201254A (zh) 1997-04-29 1998-04-29 封装的集成电路器件

Country Status (1)

Country Link
CN (1) CN1201254A (zh)

Similar Documents

Publication Publication Date Title
US5489059A (en) Semiconductor device having an universal die size inner lead layout
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100441532B1 (ko) 반도체장치
US5854512A (en) High density leaded ball-grid array package
US6838754B2 (en) Multi-chip package
US20030197271A1 (en) Module assembly for stacked BGA packages
CN1823558A (zh) 具有增加的表面组装元件可靠性的翻模多芯片模块
US5295045A (en) Plastic-molded-type semiconductor device and producing method therefor
US5548087A (en) Molded plastic packaging of electronic devices
US5327009A (en) Miniaturized integrated circuit package
US6903464B2 (en) Semiconductor die package
KR20050021905A (ko) 반도체 장치용 패키지
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US7968997B2 (en) Semiconductor device
KR0179802B1 (ko) 반도체 패키지
CN1201254A (zh) 封装的集成电路器件
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR20010062929A (ko) 적층 칩 패키지
JP2696122B2 (ja) 半導体装置
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH06216492A (ja) 電子装置
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR20010068781A (ko) 반도체 칩 패키지
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication