CN1187941C - 基带数据限幅方法和设备 - Google Patents

基带数据限幅方法和设备 Download PDF

Info

Publication number
CN1187941C
CN1187941C CNB018084869A CN01808486A CN1187941C CN 1187941 C CN1187941 C CN 1187941C CN B018084869 A CNB018084869 A CN B018084869A CN 01808486 A CN01808486 A CN 01808486A CN 1187941 C CN1187941 C CN 1187941C
Authority
CN
China
Prior art keywords
signal
data
threshold
coupling
communication unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018084869A
Other languages
English (en)
Other versions
CN1426652A (zh
Inventor
贾森·R·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MemoryLink Corp
Original Assignee
MemoryLink Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MemoryLink Corp filed Critical MemoryLink Corp
Publication of CN1426652A publication Critical patent/CN1426652A/zh
Application granted granted Critical
Publication of CN1187941C publication Critical patent/CN1187941C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Noise Elimination (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

DC耦合数据限幅器(903)根据可变阈值(921)对基带信号进行操作和AC耦合数据限幅器(905)根据固定阈值(909)对基带信号进行操作。可变阈值最初被设置成与可变阈值以前使用过的值相对应的存储阈值。确定DC耦合限幅数据与AC耦合限幅数据之间的差值,将这个差值用于调整可变阈值。在一个实施例中,AC耦合数据限幅器(905)的特征在于稳定时间常数。在最好设置成稳定时间常数数倍的预定延迟截止之前,不调整可变阈值。在预定延迟截止之后,对可变阈值加以调整,以便纠正DC耦合数据限幅器输出的期望忙闲度的任何检测变化。这样,本发明就克服了源自现有技术中固有的稳定时间的各种问题。

Description

基带数据限幅方法和设备
技术领域
本发明一般涉及通信系统,尤其涉及进行基带数据限幅的方法和设备。
背景技术
在现有技术中,通信系统是众所周知的。在许多这样的系统中,要从发送通信单元传送到接收通信单元的信息(例如,语音或数据信息)被表示成基带信号,基带信号又用于调制载波信号。在接收通信单元上,应用解调处理从载波信号中提取基带信号。当基带信号代表数字数据时,在接收机上进行所谓的数据限幅,以便确定已经接收到什么样的二进制数字。一般说来,数据限幅指的是将还原的基带信号与阈值相比较,以确定在给定数据间隔内已经发送了二进制1值还是二进制0值。进行这样的基带数据限幅的各种技术在现有技术中是已知的。
图2显示了进行AC(交流)耦合基带数据限幅的现有设备。在当前背景下,术语AC耦合指的是只有基带信号的较高频成分才与阈值相比较的情况。如图2所示,利用已知解调技术的解调器202输出还原的基带信号。解调器202输出的基带信号往往包括含有DC成分或偏置的低频成分。图3以电压随时间变化的形式显示了示范性基带信号Vin为了简便起见,图3所示的基带信号302被表示成纯正弦波形。但是,实际上,这样的基带信号通常包括多种频率成分,形成更加复杂的时域波形。如图所示,基带信号包括偏置成分VDC304。在理想系统中,假设基带信号保持50%忙闲度。也就是说,二进制1值(例如,用正电压表示)在时域基带信号中占有等于二进制0值(例如,用负电压表示)的宽度。为了精确地将接收基带信号与阈值相比较,并且仍然假设50%忙闲度限制,AC耦合数据限幅器利用高通滤波器204过滤出包括偏置VDC在内的所有低频成分。实际上,高通滤波器使基带信号变得集中在0电压值上,而不是在DC偏置值上。图4显示了这种情况,其中显示了基带信号402被高通滤波后随时间变化的样子。
正如现有技术中已知的那样,这样的高通滤波器的特征在于,使输入信号中的DC成分按照衰减指数曲线从滤波器输出中消除的稳定时间常数。图4显示了这种作用,其中DC成分404逐渐从滤波基带信号402中消失。提高高通滤波器的衰减作用通常需要相应地增大稳定时间常数,而稳定时间常数的增大又意味着滤波器输出将越来越多地滞后于滤波器输入。因此,滤波器设计通常必须在所需衰减与系统能够忍受的稳定时间常数之间权衡利弊。
再参照图2,把高通滤波基带信号提供给将滤波信号与阈值Vth相比较的比较器206。由于高通滤波器204具有把基带信号集中在0电压或地电平的作用,因此,最好把Vth设置成那个电平上。通常,比较器对于阈值以上的任何输入信号,将输出预定正电压,对于阈值以下的任何输入信号,将输出预定负电压(幅度相同)。例如,假设把图4的滤波基带信号402施加到图2的比较器上,示范性输出Vout502如图5中的粗虚线所示。请注意,由于高通滤波器的稳定时间常数,比较器206的输出502并不精确地跟随解调器202输出的基带信号302。在稳定时间常数可忽略的理想系统中,比较器206的输出对应于图5中的标号504所示的曲线。但是,在典型的应用中,在认为比较器的数据输出是可靠的之前,必须经过较长的预定延迟406(通常是稳定时间常数长度的数倍)。这样,在所接收信号的开始,就可能损失了一些数据。为了解决这个问题,可以把足够数量的伪数据作为前置码插入正在发送的基带信号,以便在解调和限幅实际基带数据之前,在接收机上对伪数据的处理过去预定的延迟。但是,这种措施埋伏了并非在所有应用中都能接受的固定信号延迟。这种措施带来的进一步困难就是,基带信号所代表的0或1的长间隔被高通滤波器当作要过滤掉的DC成分,从而衰减了有用信号,导致系统性能下降。
取代AC耦合方法的另一种方法是图6所示的DC耦合方法。在这种方法中,把接收基带信号的未滤波形式提供给比较器,并且提供DC偏置的滤波形式作为提供给比较器的阈值。在某种意义上,不是像AC耦合方法那样,把基带信号滤波成恰当的阈电平,DC耦合方法滤波基带信号,以确定必要的阈电平。为此,低通滤波器604用于衰减来自基带信号的所有较高频成分,最好只留下要用作比较器阈值输入的DC偏置。但是,与高通滤波器204一样,低通滤波器604的特征也在于稳定时间常数,这意味着,在把DC偏置施加给低通滤波器的时刻与在输出信号中反映出来的时刻之间存在着时间滞后。图3显示了这种情况,其中低通滤波器的输出Vlpf306如虚线所示。由于稳定时间常数,图6中的比较器的输出与图5中所示的滤波输出502相似。也就是说,在经过预定延迟之前,比较器的输出是不可靠的。并且,基带信号中1或0的长字符串将使低通滤波器604的输出漂移,引起阈电平的相应改变。本质上,图6所示的DC耦合措施存在与AC耦合措施相同的缺陷。
DC耦合措施的一种变型是设置等于解调器输出中的期望偏置值的初始预定值,而不是通过低通滤波来确定阈值。但是,在来自传输信道或接收机前端的干扰使实际偏置值与假设偏置值不同的情况下,这种措施遇到麻烦,从而导致非最佳阈值的使用。为了克服偏置值的可能漂移,如图7所示,还有一种措施就是不断调整阈电平。
最初,把阈值设置成预定值Vth(0)。如图7所示,让比较器的输出经过具有均化比较器输出的忙闲度作用的低通滤波器708。例如,如果阈值太低,比较器输出将具有过分长的高间隔,例如,忙闲度大于50%。低通滤波器通过越来越大的正输出值来反映忙闲度的这种增加。然后,通过加法器710把这种增加的低通滤波器输出加入初始阈值中,从而,有助于纠正阈值。当阈值太高,导致过分长的低间隔,例如,忙闲度小于50%时,相同的过程以相反的方式进行。在这种情况下,低通滤波器的输出将变成越来越小的负值,从而使实际阈值变小。但是,与上述其它基于滤波器的措施一样,这种方法也受到二进制1和0值的长字符串的负面影响。图8显示了这种情况,其中显示了示范性比较器输出波形802和来自低通滤波器708的对应输出804。请注意,二进制0值(在输出波形802中被显示成负电压)和二进制1值(在输出波形802中被显示成正电压)的长字符串使低通滤波器708的输出804漂移了。这个漂移的幅度取决于使用的实际滤波器构成和遇到的1字符串和0字符串的长度。但是,这种漂移的总体效果是引起阈值不必要的改变,从而使系统性能变差。
因此,需要一种改进的数据限幅技术,它能够降低通常在AC耦合和DC耦合数据限幅技术中遇到的滤波器稳定时间的影响。
发明内容
本发明提供了基本上能够克服现有技术中由滤波器稳定时间引起的性能变差的数据限幅技术。提供了DC耦合数据限幅器和AC耦合数据限幅器,这两者分别根据可变阈值和固定阈值,对基带信号进行数据限幅。可变阈值最初被设置成存储的阈值,其中存储的阈值代表可变阈值以前使用过的值。确定DC耦合限幅数据与AC耦合限幅数据之间的差值,将这个差值用于调整可变阈值。在优选实施例中,采取异或门形式的比较器用于确定DC耦合限幅数据与AC耦合限幅数据之间的差值,以便提供阈值误差信号,这个阈值误差信号又被转换成提供阈值纠正信号的调整量。AC耦合数据限幅器的特征在于稳定时间常数。因此,在最好设置成稳定时间常数数倍的预定延迟截止之前,不调整可变阈值。在预定延迟还未定时,DC耦合数据限幅器提供可靠数据。在预定延迟截止之后,对可变阈值加以调整,以便纠正DC耦合数据限幅器输出的期望忙闲度的任何检测变化。这样,本发明就克服了源自现有技术中固有的稳定时间的各种问题。
附图说明
图1是可以从本发明的应用中获益的通信系统的方块图;
图2是根据现有技术进行AC耦合基带数据限幅的设备的方块图;
图3-5显示了在现有AC和DC耦合基带数据限幅系统中出现的示范性波形;
图6是根据现有技术进行DC耦合基带数据限幅的设备的方块图;
图7是根据现有技术进行另一种形式DC耦合基带数据限幅的设备的方块图;
图8显示了在图7的设备中出现的示范性波形;
图9是根据本发明进行基带数据限幅的设备的方块图;和
图10-12显示了在图9的设备中出现的示范性波形。
具体实施方式
现在参照图9-12更全面地描述本发明。图9所示的设备包括利用已知解调技术提供基带信号的解调器902。正如现有技术中已知的那样,使用的具体解调技术取决于使用的调制技术。例如,当使用频移键控(FSK)调制时,要使用相应的FSK解调器;在这一点上本发明不受限制。
把解调器902的输出提供给DC耦合数据限幅器903和AC耦合数据限幅器905。DC和AC耦合数据限幅器903和905的具体实施例显示在图9中。DC和AC耦合数据限幅器903和905两者分别包括比较器906和908。在优选实施例中,正如现有技术中已知的那样,比较器906和908包括适当配置的运算放大器。这两个比较器都包括阈值输入端。在DC耦合限幅器903中,通过加法器925的输出端提供可变阈值907。正如下面所述的那样,可变阈值907是最初设置成以前存储的阈值Vth(0)的固定阈值与定期施加的阈值纠正信号的不断更新的和值。相反,把固定阈值909施加到AC耦合比较器908的阈值输入端上。如图所示,最好把固定阈值909设置成AC耦合的参考点。
AC耦合数据限幅器905的特征还在于,存在用于滤波输入到限幅器905的基带信号的高通滤波器904。就设计选择而言,各种设备(例如,数字或模拟滤波器)的任何一种都可以用作高通滤波器。实际上,已经证明,时间常数是单基带态的最大期望宽度的6.9倍的、单极点设计的简单模拟高通滤波器能提供可接受的结果。实际上,单基带态的最大期望宽度取决于正在发送的信息的类型,并且是单数据间隔的宽度乘以连续不变最大位数。对于压缩数据,连续1或0的最大个数是受到极大限制的,并且,在本发明的一种实施方案中,假设为32个数据间隔。在本发明的背景下,刻划基带信号的数字间隔是用于发送信息的一个信号位的时间长度。一般说来,稳定时间常数应该比基带信号的数据间隔长,并且,在优选实施例中,至少是比数据间隔长的数量级。
DC耦合限幅数据由DC耦合限幅器903输出,AC耦合限幅数据由AC耦合限幅器905输出。DC耦合限幅数据被认为是设备的接收数据输出。AC耦合限幅数据用于与DC耦合限幅数据相比较,以便确定对输入到DC耦合限幅器903的比较器906的可变阈值907应该作什么样的纠正(假如有的话)。
为此,配备了另一个比较器910。比较器910的特征在于,当它的各个输入是不同值时,它以正电压输出的形式提供提示,当它们相同时,它提供0输出,故优选形式是如图所示的异或门。因此,比较器910的输出采取脉冲序列的形式,其中各个脉冲的宽度与DC耦合限幅数据输出与AC耦合限幅数据输出之差成正比。尤其是,比较器910的输出起阈值误差信号的作用,因为它指示可变阈值907与其它最佳阈值之间的失配。在图10-12中通过举例显示了这种情况。
图10显示了与DC耦合数据限幅器903的输出(Vc)相对应的示范性波形。如图10所示,假设初始阈值Vth(0)是可靠的,那么,DC耦合输出从一开始就是有意义的。如图11所示,并且如上面针对图2-6所述,在稳定时间常数的作用还没有消失之前,AC耦合输出(Vd)是没有意义的。在所示的例子中,图10显示了用于确定DC耦合输出的后一部分的可变阈值907太低,导致忙闲度大于50%的条件。因此,当与假设能提供50%忙闲度的可靠AC耦合输出相比较时(倘若在稳定时间常数的失真作用已经消失之后),可以弄清DC耦合输出与AC耦合输出之间的精确差值。在图12中比较器910的输出显示了这种情况。如图所示,比较器910的输出(Ve)包括一系列脉冲,其中每个脉冲的宽度代表两个波形之差,从而代表阈值误差信号。
本发明提供了把阈值误差信号转换成可以用于调整可变阈值907的阈值纠正信号的能力。为此,配备了AND(“与”)门912、914。把比较器910输出的阈值误差信号提供给AND门912和914每一个的输入端。另外,把DC耦合数据提供给第一AND门912的正常输入端,和第二AND门914的反相输入端。在这种安排下,当可变阈值907太低时,第一AND门912的输出将跟随阈值误差信号的脉冲,而第二AND门914的输出将是0。相反,当可变阈值907太高时,第二AND门914的输出将跟随阈值误差信号的脉冲,而第一AND门912的输出将是0。当然,在DC和AC耦合输出基本匹配(即,在比较器910的分辨率之外)的那些情况下,AND门912和914两者的输出将都是0。这样,AND门912和914的输出起可以用于把调整量加入可变阈值907中的互斥纠正信号的作用。
如上所述,在稳定时间常数的作用还没有消失之前,AC耦合数据限幅器的输出是不可靠的。在优选实施例中,在经过预定延迟之前,这些作用通过忽略AC耦合限幅器905的输出,从而忽略比较器910和AND门912和914的输出来解决。将预定延迟设置得比刻划高通滤波器904的稳定时间常数长,在优选实施例中,将其设置成稳定时间常数的倍数。实际上,已经证明,是高通滤波器时间常数的6.9倍的预定延迟是可接受的。图4显示了示范性预定延迟406。预定延迟通过第二对AND门916和918引入图9的设备中。尤其是,第一对AND门912和914输出的纠正信号由只有在预定延迟截止之后才确信存在的“ENABLE(允许)”信号选通,该“ENABLE(允许)”信号的存在可由,例如,定时器电路、适当编程的控制器或在现有技术中已经的任何其它装置确定。每当解调器开始提供有意义的输出时,即,在开始接收兼容调制信号时,初始化预定延迟。
一旦允许经过第二对AND门916和918,就把纠正信号施加到累加设备920。在所示的实施例中,通过标号为916的AND门的纠正信号是可变阈值需要向上调整的指示。相反,通过标号为918的AND门的纠正信号是可变阈值需要向下调整的指示。在这两种纠正信号中,所表示的脉冲数和它们各自的宽度是加入可变阈值907中的调整量的指示。配备累加设备920是为了集中这些调整量的效应。
例如,累加设备920可以包括边缘触发可逆计数器、带有充电泵输入端的模拟积分器等。在边缘触发可逆计数器的情况中,参考取样时钟用于启动向上或向下计数。在模拟积分器的情况中,积分器输出分别向上或向下地与AND门916和918的输出的宽度成比例。与它的具体构成无关,累加设备920在预定时间截止之后,以递增方式响应每个纠正信号,并且提供代表纠正信号的累加效应的阈值纠正信号。阈值纠正信号是以模拟或数据格式提供,这取决于累加设备920的具体构成,在加入可变阈值907中之前,阈值纠正信号的格式可能需要转换器922(即,模拟-数字或数字-模拟转换器)转换。
由于可变阈值907的性能是随时间而改变的,因此,必须定期施加阈值纠正信号,以便纠正可变阈值。用采取频率fs定期关闭的开关923就代表这种操作。所使用的具体采样频率是设计选择的事,并且依赖于高通滤波器截止频率。在如上所述的本发明的实施方案中,采取频率是高通滤波器截止频率的6.9倍。每当采样时,就由加法器903把转换设备923的输出加入初始阈值Vth(0)中。和值是施加给比较器906的有效阈值907。在断电之前,初始阈值Vth(0)保持不变。一旦断电,就把可变阈值907存储在存储器924中,代表以前的好阈值。一旦通电,就从非易失性存储器924中装入以前的好阈值,用作Vth(0)。
在一个实施例中,图9的设备可以包括在图1所示那种类型的无线通信系统100中,尤其包括在接收单元104中。在优选实施例中,无线通信设备100包括在所谓U-NII5.25-5.35GHz频带中运行的射频(RF)系统。本领域的普通技术人员应该认识到,图9的设备可以包括在需要数据限幅操作的任何通信系统中的接收单元中,并且,在这一点上,本发明不受任何限制。
上面所描述的内容只不过说明了本发明原理的应用。本领域的普通技术人员可以在不偏移本发明的精神和范围的情况下,实施其它装置和方法。

Claims (38)

1.一种对基带信号进行基带数据限幅的设备,该设备包括:
DC耦合数据限幅器,用于根据可变阈值,对基带信号进行数据限幅,以便提供DC耦合限幅数据;和
AC耦合数据限幅器,用于只有在刻划该AC耦合数据限幅器的稳定时间常数截止之后,才根据固定阈值,对基带信号进行数据限幅,以便提供AC耦合限幅数据,
其中,DC耦合限幅数据与AC耦合限幅数据之间的差值用于调整可变阈值。
2.根据权利要求1所述的设备,其中,所述稳定时间常数长于刻划基带信号的数据间隔。
3.根据权利要求2所述的设备,其中,所述稳定时间常数至少是比数据间隔大的数量级。
4.根据权利要求1所述的设备,其中,在预定延迟截止之前,不调整可变阈值。
5.根据权利要求4所述的设备,其中,预定延迟是稳定时间常数的倍数。
6.一种包括根据权利要求1所述的设备的无线通信单元。
7.根据权利要求6所述的无线通信单元,还包括提供所述基带信号的解调器。
8.根据权利要求6所述的无线通信单元,还包括存储器,其中,一旦该无线通信单元断电,就把可变阈值存储在存储器中,以便提供存储的阈值,和其中,一旦该无线通信单元通电,所存储的阈值就用于初始化可变阈值。
9.一种根据基带信号确定阈值误差信号的设备,该设备包括:
DC耦合数据限幅器,用于把基带信号和第一数据阈值取作输入,并且提供第一信号作为输出;
AC耦合数据限幅器,用于把基带信号和第二数据阈值取作输入,并且提供第二信号作为输出;和
比较器,用于把第一信号和第二信号取作输入,并且提供阈值误差信号作为输出。
10.根据权利要求9所述的设备,其中,所述AC耦合数据限幅器还包括根据基带信号操作的高通滤波器,其中,刻划高通滤波器的稳定时间常数长于刻划基带信号的数据间隔。
11.根据权利要求10所述的设备,其中,所述稳定时间常数至少是比所述数据间隔大的数量级。
12.根据权利要求9所述的设备,其中,所述比较器包括异或门,其中,所述阈值误差信号代表所述第一信号与所述第二信号之间的差值。
13.根据权利要求9所述的设备,还包括:
根据阈值误差信号提供阈值纠正信号的装置,其中,施加该阈值纠正信号是为了纠正所述第一数据阈值。
14.根据权利要求13所述的设备,其中,在预定延迟截止之前,不提供所述阈值纠正信号。
15.根据权利要求14所述的设备,其中,所述预定延迟是刻划AC耦合数据限幅器的稳定时间常数的倍数。
16.根据权利要求13所述的设备,其中,所述提供装置还包括:
第一与门,用于把所述第一信号和所述阈值误差信号取作输入,并且提供第一纠正信号作为输出;
第二与门,用于把所述第一信号的反相形式和所述阈值误差信号取作输入,并且提供第二纠正信号作为输出,
其中,所述第一纠正信号用于把第一调整量加入到所述阈值纠正信号中,和所述第二纠正信号用于把与所述第一调整量相反的第二调整量加入到所述阈值纠正信号中。
17.根据权利要求16所述的设备,其中,所述提供装置还包括:
累加地存储所述第一调整量和所述第二调整量并且提供所述阈值纠正信号作为输出的装置。
18.一种包括根据权利要求9所述的设备的无线通信单元。
19.根据权利要求18所述的无线通信单元,还包括提供所述基带信号的解调器。
20.根据权利要求18所述的无线通信单元,还包括存储器,其中,一旦该无线通信单元断电,就把所述第一数据阈值存储在存储器中,以便提供存储的阈值,和其中,一旦该无线通信单元通电,所存储的阈值就用于初始化所述第一数据阈值。
21.一种在通信单元中对基带信号进行基带数据限幅的方法,该方法包括如下步骤:
根据可变阈值,对基带信号进行DC耦合数据限幅,以便提供DC耦合限幅数据;
只有在刻划AC耦合数据限幅的稳定时间常数截止之后,才根据固定阈值,对基带信号进行AC耦合数据限幅,以便提供AC耦合限幅数据;和
根据DC耦合限幅数据与AC耦合限幅数据之间的差值调整可变阈值。
22.根据权利要求21所述的方法,其中,所述稳定时间常数长于刻划基带信号的数据间隔。
23.根据权利要求22所述的方法,其中,所述稳定时间常数至少是比所述数据间隔大的数量级。
24.根据权利要求21所述的方法,其中,在预定延迟截止之前,不执行所述调整步骤。
25.根据权利要求24所述的方法,其中,所述预定延迟是稳定时间常数的倍数。
26.根据权利要求21所述的方法,其中所述通信单元是无线通信单元。
27.根据权利要求21所述的方法,还包括如下步骤:
一旦该通信单元断电,就把所述可变阈值存储在存储器中,以便提供该存储的阈值;和
一旦该通信单元通电,就根据所存储的阈值初始化所述可变阈值。
28.一种在通信单元中根据基带信号确定阈值误差信号的方法,该方法包括如下步骤:
根据第一数据阈值对所述基带信号进行DC耦合数据限幅,以便提供第一信号;
根据第二数据阈值对所述基带信号进行AC耦合数据限幅,以便提供第二信号;和
将所述第一信号和所述第二信号进行比较,以便提供所述阈值误差信号。
29.根据权利要求28所述的方法,所述进行AC耦合数据限幅的步骤还包括如下步骤:
高通滤波所述基带信号,其中,刻划所述高通滤波的稳定时间常数长于刻划所述基带信号的数据间隔。
30.根据权利要求29所述的方法,其中,所述稳定时间常数至少是比所述数据间隔大的数量级。
31.根据权利要求28所述的方法,其中,所述比较步骤还包括如下步骤:
对所述第一信号和所述第二信号进行异或运算,以便提供所述阈值误差信号。
32.根据权利要求28所述的方法,还包括如下步骤:
根据所述阈值误差信号提供阈值纠正信号,其中,施加该阈值纠正信号是为了纠正所述第一数据阈值。
33.根据权利要求32所述的方法,其中,在预定延迟截止之前,不执行所述提供阈值纠正信号的步骤。
34.根据权利要求33所述的方法,其中,所述预定延迟是刻划所述执行AC耦合数据限幅的步骤的稳定时间常数的倍数。
35.根据权利要求32所述的方法,其中,所述提供步骤还包括如下步骤:
对所述第一信号和所述阈值误差信号进行第一与运算,以便提供第一纠正信号;
对所述第一信号的反相形式和所述阈值误差信号进行第二与运算,以便提供第二纠正信号;和
把基于所述第一纠正信号的第一调整量和基于所述第二纠正信号的第二调整量加入阈值纠正信号中,其中,所述第二调整量与所述第一调整量相反。
36.根据权利要求35所述的方法,其中,所述加入第一和第二调整量的步骤还包括如下步骤:
累加地存储所述第一调整量和所述第二调整量,以便提供累加调整量;和
提供所述累加调整量作为所述阈值纠正信号。
37.根据权利要求28所述的方法,其中,所述通信单元是无线通信单元。
38.根据权利要求28所述的方法,还包括如下步骤:
一旦所述通信单元断电,就把所述第一数据阈值存储在存储器中,以便提供存储的阈值;和
一旦所述通信单元通电,就根据所存储的阈值初始化所述第一数据阈值。
CNB018084869A 2000-03-15 2001-03-14 基带数据限幅方法和设备 Expired - Fee Related CN1187941C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/525,789 US6349121B1 (en) 2000-03-15 2000-03-15 Baseband data slicing method and apparatus
US09/525,789 2000-03-15

Publications (2)

Publication Number Publication Date
CN1426652A CN1426652A (zh) 2003-06-25
CN1187941C true CN1187941C (zh) 2005-02-02

Family

ID=24094602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018084869A Expired - Fee Related CN1187941C (zh) 2000-03-15 2001-03-14 基带数据限幅方法和设备

Country Status (10)

Country Link
US (1) US6349121B1 (zh)
EP (1) EP1264457B1 (zh)
JP (1) JP4954416B2 (zh)
CN (1) CN1187941C (zh)
AR (1) AR029238A1 (zh)
AT (1) ATE533268T1 (zh)
BR (1) BR0109222A (zh)
HK (1) HK1050438A1 (zh)
MX (1) MXPA02009005A (zh)
WO (1) WO2001069874A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680984B1 (en) * 2000-04-13 2004-01-20 Vtech Communications Ltd. Data slicer with digitally-controlled reference
GB2371187A (en) * 2001-01-15 2002-07-17 Marconi Comm Ltd Signal slicing circuit with variable threshold levels
JP2004064196A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp スライス回路
US7356095B2 (en) * 2002-12-18 2008-04-08 Agere Systems Inc. Hybrid data recovery system
TWI226756B (en) * 2003-10-06 2005-01-11 Mediatek Inc Data slice capable of calibrating current mismatch
KR100673899B1 (ko) * 2005-03-02 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US7903501B2 (en) * 2007-07-10 2011-03-08 Seiko Epson Corporation Radio-controlled timepiece and control method for a radio-controlled timepiece
CN101374217B (zh) * 2007-08-22 2010-06-09 联咏科技股份有限公司 具有错误校正装置的数据限幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339727A (en) 1978-03-07 1982-07-13 Nippon Electric Co., Ltd. Waveform converting circuit
GB8820778D0 (en) * 1988-09-02 1988-10-05 Renishaw Plc Setting up of quadrature signals
GB2283381B (en) * 1993-10-29 1997-12-03 Plessey Semiconductors Ltd DC restoration circuit
JP3059622B2 (ja) * 1994-01-10 2000-07-04 富士通株式会社 光ディスク装置

Also Published As

Publication number Publication date
EP1264457A4 (en) 2006-04-19
AR029238A1 (es) 2003-06-18
MXPA02009005A (es) 2003-02-12
US6349121B1 (en) 2002-02-19
ATE533268T1 (de) 2011-11-15
JP2003527042A (ja) 2003-09-09
HK1050438A1 (zh) 2003-06-20
JP4954416B2 (ja) 2012-06-13
EP1264457A1 (en) 2002-12-11
BR0109222A (pt) 2003-02-11
WO2001069874A1 (en) 2001-09-20
CN1426652A (zh) 2003-06-25
EP1264457B1 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
CN1097928C (zh) 码处理改善的接收机和传输系统
EP0782278B1 (en) Signal processing method
CN1187941C (zh) 基带数据限幅方法和设备
CN1052591C (zh) 一种用于脉冲串信号的自动增益控制电路
CN1314039A (zh) 提供无线收发信机的加强的同步的方法和装置
CA2082431A1 (en) Method and apparatus for timing recovery in digital data communications systems
CN1136377A (zh) 具有可调符号限幅解调器的接收机
JPH04506734A (ja) 多重レベル・データをセンタリングする方法
US5969547A (en) Analog signal processing circuit with noise immunity and reduced delay
CN1276632C (zh) 数据网络中多种信号格式的输入增益调整方法与装置
US5023562A (en) Digitizing circuit for demodulated digital data signals
US5949829A (en) Central error detecting circuit for FSK receiver
US6529565B1 (en) Circuit for detecting a center error to correct same
US5608762A (en) Apparatus and method for automatic discriminator compensation in a FSK receiver
US4348769A (en) Circuitry for extraction of a transmission clock signal from-modulated data transmissions
CN1625833A (zh) 输入突发信号中包含的加性直流分量检测
CA1222291A (en) Transmission response measurements
CN1179525C (zh) 估计cpfsk信号频移的方法
CN1266855C (zh) 一种单音信号相位翻转的检测方法
RU2291560C1 (ru) Декодер дифференциального сигнала кода rz
CA2178847A1 (en) Tracking filter
JP2812290B2 (ja) 副信号多重化回路
US20040151260A1 (en) Method for determining a reference clock phase form band-limited digital data streams
CN1077830A (zh) 前向浮动基准式判决器
US6950479B2 (en) DC offset compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MEMLINK DIGITAL CO., LTD.

Free format text: FORMER OWNER: MEMORY CHAIN CO., LTD.

Effective date: 20080111

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080111

Address after: Delaware

Patentee after: Memorylink Corporation

Address before: Wisconsin

Patentee before: Memorylink Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20130314